TWI575884B - 時間數位轉換器、影像感測器、以及使用影像感測器的方法 - Google Patents

時間數位轉換器、影像感測器、以及使用影像感測器的方法 Download PDF

Info

Publication number
TWI575884B
TWI575884B TW104138900A TW104138900A TWI575884B TW I575884 B TWI575884 B TW I575884B TW 104138900 A TW104138900 A TW 104138900A TW 104138900 A TW104138900 A TW 104138900A TW I575884 B TWI575884 B TW I575884B
Authority
TW
Taiwan
Prior art keywords
signal
counter
output
clock
stop signal
Prior art date
Application number
TW104138900A
Other languages
English (en)
Other versions
TW201631900A (zh
Inventor
劉啟源
艾瑞克 索南
馬汀 肯亞
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201631900A publication Critical patent/TW201631900A/zh
Application granted granted Critical
Publication of TWI575884B publication Critical patent/TWI575884B/zh

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Description

時間數位轉換器、影像感測器、以及使用影像感測器的方法
本發明係有關於一種時間數位轉換器，特別是有關於一種與影像感測器輸出相容的時間數位轉換器。
類比數位轉換器(analog to digital converter，ADC)用於各種應用中，以將檢測到的類比信號轉換為數位信號。隨著技術節點減少，電源電壓也減小。然而，反應應於減少的技術節點，增加了時間解析度。結果，時間數位轉換器(time to digital converter，TDC)則被用於執行時域處理，以將檢測到的信號轉換為數位信號。
在一些方法中，計數器用來確定參考電壓的起始信號與在參考電壓相等於檢測到的類比信號的電壓之後所產生的時脈停止信號之間的時脈週期數。基於連接至計數器的多個檢測元件來確定計數器所使用的時脈頻率。在一些方法中，計數器分為粗計數器(coarse counter)和精密計數器(fine counter)。粗計數器用於確定時脈週期數，而精密計數器用於使用多個時脈延遲而內插於多個時脈週期之間。
在一些方法中，相繼使用粗計數器和精密計數器，以將檢測到的信號轉換為數位信號。粗計數器用來於計數 起始信號和時脈停止信號之間的時脈週期數，而精密計數器用於計算停止信號和時脈停止信號之間的時脈週期數。當參考電壓等於檢測到的信號的電壓時，會產生停止信號。由粗計數器計數獲得的時脈週期數與由精密計數器計數獲得的時脈週期數之間的差值用於確定被轉換為數位信號的時域。
為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種時間數位轉換器，包括：同步器，被配置為接收停止信號和主時脈信號，其中，所述同步器被配置為產生時脈停止信號和計數器致能信號；粗計數器，被配置為接收所述主時脈信號和所述計數器致能信號，其中，所述粗計數器被配置為基於所述計數器致能信號和所述主時脈信號產生最高有效位元信號；以及延遲線計數器，其中，所述延遲線計數器被配置為基於所述停止信號和所述時脈停止信號產生最低有效位元信號，並且所述延遲線計數器還被配置為執行相關雙重取樣。
在此時間數位轉換器中，所述延遲線計數器包括：第一延遲元件，被配置為接收所述停止信號；第二延遲元件，被配置為接收所述第一延遲元件的輸出；第一正反器，被配置為選擇性地接收所述第一延遲元件的輸出；第二正反器，被配置為選擇性地接收所述第二延遲元件的輸出；以及編碼器，被配置為接收所述第一正反器的輸出和所述第二正反器的輸出。
在此時間數位轉換器中，所述第二正反器還被配 置為選擇性地接收所述第一正反器的輸出。
在此時間數位轉換器中，所述延遲線計數器還包括：第一延遲多工器，被配置為將所述第一延遲元件的輸出選擇性地傳輸至所述第一正反器；以及第二延遲多工器，被配置為將所述第二延遲元件的輸出選擇性地傳輸至所述第二正反器。
在此時間數位轉換器中，所述延遲線計數器還包括：時脈多工器，其中，所述時脈多工器被配置為將所述主時脈信號或所述時脈停止信號選擇性地傳輸至所述第一正反器和所述第二正反器。
在此時間數位轉換器中，所述編碼器被配置為輸出溫度編碼。
在此時間數位轉換器中，所述同步器被配置為在接收所述停止信號之後的所述主時脈信號的第二個上升緣處產生所述時脈停止信號。
根據本發明的另一方面，提供了一種影像感測器，包括：畫素陣列，被配置為接收入射光並且產生第一輸入信號；比較器，被配置為接收所述第一輸入信號並且產生停止信號；時間數位轉換器，被配置為接收所述停止信號，其中，所述時間數位轉換器包括：同步器，被配置為接收所述停止信號和主時脈信號，其中，所述同步器被配置為產生時脈停止信號和計數器致能信號；粗計數器，被配置為接收所述主時脈信號和所述計數器致能信號，其中，所述粗計數器被配置為基於所述計數器致能信號和所述主時脈信號產生第一輸出信號；以 及延遲線計數器，被配置為接收所述停止信號和所述時脈停止信號，其中，所述延遲線計數器被配置為基於所述停止信號和所述時脈停止信號產生第二輸出信號，並且所述延遲線計數器還被配置為執行相關雙重取樣。
此影像感測器還包括：斜波產生器，被配置為產生斜波電壓，其中，所述比較器被配置為基於所述第一輸入信號和所述斜波電壓產生所述停止信號。
在此影像感測器中，所述畫素陣列的單列被配置為產生所述第一輸入信號。
在此影像感測器中，所述延遲線計數器包括：多個延遲元件，其中，所述多個延遲元件中的第一延遲元件被配置為接收所述停止信號，並且所述多個延遲元件中的每一個其他延遲元件都被配置為接收來自所述多個延遲元件中的先前延遲元件的輸出；多個正反器，被配置為選擇性地接收所述多個延遲元件中的對應延遲元件的輸出；以及編碼器，被配置為接收所述多個正反器中的每一個正反器的輸出。
在此影像感測器中，所述多個正反器中的至少一個正反器被配置為接收來自所述多個正反器中的先前正反器的輸出。
在此影像感測器中，所述延遲線計數器還包括：多個延遲多工器，被配置為將來自所述多個延遲元件中的延遲元件的輸出選擇性地傳輸至所述多個正反器中的對應正反器。
在此影像感測器中，所述延遲線計數器還包括時脈多工器，所述時脈多工器被配置為將所述時脈停止信號或所 述主時脈信號選擇性地傳輸至所述多個正反器中的每一個正反器。
在此影像感測器中，所述編碼器被配置為輸出溫度編碼。
在此影像感測器中，所述同步器被配置為在接收所述停止信號之後的所述主時脈信號的第二個上升緣處產生所述時脈停止信號。
根據本發明的又一方面，提供了一種使用影像感測器的方法，所述方法包括：基於來自畫素陣列的輸入信號產生停止信號；基於所述停止信號和主時脈信號產生時脈停止信號和計數器致能信號；基於所述停止信號和所述時脈停止信號產生最低有效位元輸出；以及基於所述計數器致能信號和所述主時脈信號產生最高有效位元輸出。
在此方法中，產生所述最低有效位元輸出包括：使用延遲線計數器產生所述最低有效位元輸出，並且執行所述延遲線計數器的相關雙重取樣。
在此方法中，產生所述停止信號包括：基於所述輸入信號與斜波電壓之間的比較產生所述停止信號。
在此方法中，產生所述時脈停止信號包括：在接收所述停止信號之後的所述主時脈信號的第二個上升緣處產生所述時脈停止信號。
100‧‧‧影像感測器
110‧‧‧時間數位轉換器(TDC)
112‧‧‧同步器
114‧‧‧粗計數器
116‧‧‧延遲線計數器
120‧‧‧畫素陣列
122‧‧‧比較器
124‧‧‧斜波產生器
126‧‧‧鎖相迴路(PLL)
128‧‧‧延遲鎖定迴路(DLL)
130‧‧‧輸出裝置
130a‧‧‧水平掃描器
130b‧‧‧低壓擦動信號(LVDS)電路
132‧‧‧分頻器
134‧‧‧控制邏輯電路
136‧‧‧列解碼器
300‧‧‧延遲線計數器
302[1]...302[n]‧‧‧延遲元件
304[1]...304[n]‧‧‧延遲多工器
306[1]...306[n]‧‧‧正反器
308‧‧‧編碼器
310‧‧‧時脈多工器
400‧‧‧比較器
410、420、430‧‧‧比較元件
440‧‧‧位準移位器
500‧‧‧斜波產生器
510‧‧‧斜波電流產生器
512‧‧‧放大器
514a、514b、514c‧‧‧鏡像電晶體
516‧‧‧開關電容電阻器電路
518‧‧‧斜率控制部分
520a...520d‧‧‧電晶體
522a...522d‧‧‧電晶體
524a、524b‧‧‧二極體接法電晶體
600‧‧‧方法
602、604、...、616‧‧‧步驟
AZA1、AZA2‧‧‧開關
AZB1、AZB2‧‧‧開關
C1‧‧‧電容器
C01、C02‧‧‧電容器
CA1、CA2‧‧‧電容器
CB1、CB2‧‧‧電容器
Clk_stop‧‧‧時脈停止信號
Counter_enable‧‧‧計數器致能信號
DVDD‧‧‧預設電壓
DGND‧‧‧接地電源電壓
Input‧‧‧輸入信號
LSBs‧‧‧最低有效位元信號
Mclk‧‧‧主時脈信號
Mclk/N‧‧‧分頻時脈信號
Mode‧‧‧模式信號
MSBs‧‧‧最高有效位元信號
Q[1]...Q[n]‧‧‧正反器的輸出
Ramp‧‧‧斜波電壓
Ramp Enable‧‧‧斜波致能信號
Refclk‧‧‧參考時脈信號
Reset‧‧‧重置信號
Start‧‧‧開始信號
Stop‧‧‧停止信號
SW1...SW3‧‧‧開關
SWA1、SWA2、SWB1、SWB2‧‧‧開關
t0、t1、t2‧‧‧時間
tc、tf、tm‧‧‧時間段
Vc‧‧‧控制信號
Vcm‧‧‧共同電壓
Vbg‧‧‧帶隙電壓
VDD‧‧‧操作電壓
Vpixel‧‧‧輸入信號
Vramp‧‧‧斜波電壓
Vreset‧‧‧重置電壓
第1圖是根據一些實施例的包括時間數位轉換器的影像感 測器的示意圖。
第2圖是根據一些實施例的用於比較器和時間數位轉換器的波形的示圖。
第3圖是根據一些實施例的時間數位轉換器的延遲線計數器的示意圖。
第4圖是根據一些實施例的比較器的示意圖。
第5圖是根據一些實施例的斜波產生器的示意圖。
第6圖是根據一些實施例的使用影像感測器的方法的流程圖。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
以下公開內容提供了許多不同實施例或實例，用於實現所提供主題的不同特徵。以下將描述部件和佈置的特定實例以簡化本發明。當然，這些僅是實例並且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件被形成為直接接觸的實施例，也可以包括在第一部件和第二部件之間形成附加部件使得第一部件和第二部件不直接接觸的實施例。另外，本發明可以在多個實例中重複參考標號和/或字元。這種重複是為了簡化和清楚的目的，並且其本身不指示所討論的各個實施例和/或配置之間的關係。
第1圖是根據一些實施例的包括時間數位轉換器 (time to digital converter，TDC)110的影像感測器100的示意圖。影像感測器100包括用於接收入射光並且將接收的光轉換為電信號的畫素陣列120。複數比較器122配置來接收來自畫素陣列120的一行的輸出。每一個比較器122都配置為接收畫素陣列120中的一行的輸出。比較器122還配置來接收來自斜波產生器124的斜波電壓Ramp。透過TDC 110可接收每一個比較器122的輸出。TDC 110也配置來接收來自鎖相迴路(phase locked loop，PLL)126的主時脈信號Mclk和來自延遲鎖定迴路(delay locked loop，DLL)128的控制信號Vc。通過輸出裝置130可接收每一個TDC 110的輸出。輸出裝置130包括水平掃描器130a和低壓差動信號(LVDS)電路130b。分頻器132被配置來接收主時脈信號Mclk並且輸出被預定值N分頻的主時脈信號Mclk。控制邏輯電路134配置來接收分頻的主時脈信號Mclk(Mclk/N)並且將控制信號輸出至DLL 128和斜波產生器124。此外，斜波產生器124還配置來接收分頻時脈信號Mclk/N。列解碼器136也配置來接收分頻的主時脈信號Mclk(Mclk/N)。列解碼器136配置來選擇性地啟動畫素陣列120中的畫素列。
每一個TDC 110都包括被配置為接收來自對應的比較器122的停止信號Stop的同步器112。同步器112也配置來接收主時脈信號Mclk。透過粗計數器114可接收同步器112的輸出，以作為計數器致能信號Counter_enable。粗計數器114也配置為接收主時脈信號Mclk。粗計數器114被配置來將最高有效位元(most significant bit)信號MSBs輸出至輸出裝置130。透 過延遲線計數器116可接收同步器112的輸出，以作為時脈停止信號Clk_stop。延遲線計數器116配置來接收停止信號Stop和控制信號Vc。延遲線計數器116被配置為將最低有效位元(least significant bit)信號LSBs輸出至輸出裝置130。
每一個TDC 110都被配置為將來自對應的比較器122的停止信號Stop從時域信號轉換為數位信號。同步器112配置來為使用主時脈信號Mclk和停止信號Stop來確定產生計數器致能信號Counter_enable以啟動粗計數器114的開始時間。計數器致能信號Counter_enable從開始時間啟動粗計數器114直到停止信號Stop之後的主時脈信號Mclk的第二個上升緣為止。使用停止信號Stop之後的主時脈信號Mclk的第二個上升緣，以降低由於抖動所產生的TDC 110的誤差風險。在一些示範例中，如果主時脈信號Mclk更晚的上升緣用於停用粗計數器114，則降低TDC 110的速度。在一些示範例中，如果主時脈信號Mclk更早的上升緣用於停用粗計數器114，則增大了TDC 110的輸出誤差的風險。同步器112也配置來使用主時脈信號Mclk和停止信號Stop，以在停止信號Stop之後的主時脈信號Mclk的第二個上升緣處產生時脈停止信號Clk_stop。延遲線計數器116可以將時脈停止信號Clk_stop用作測量的結束時間。
第2圖說明TDC 110和對應的比較器122的操作。第2圖是根據一些實施例的用於比較器122和TDC 110的波形的示圖。在時間t0處，由比較器122所接收的斜波電壓Ramp開始升高；開始信號Start變成高邏輯；以及計數器致能信號Counter_enable變成高邏輯。在一些實施例中，時間t0稱為開 始時間。計數器致能信號Counter_enable啟動粗計數器114，並且粗計數器114開始計算主時脈信號Mclk的時脈週期數。斜波電壓Ramp從時間t0處開始升高，並且在時間t1處，斜波電壓Ramp等於比較器122從畫素陣列120所接收的輸入信號Input。在一些示範例中，時間t1稱為停止時間。在時間t1處，停止信號Stop變成高邏輯。停止信號Stop使延遲線計數器116在從停止時間到該停止時間之後的主時脈信號Mclk的第二個上升緣的持續時間段內進行計數。時間t2是時間t1之後的主時脈信號Mclk的第二個上升緣。在一些實施例中，時間t2稱為結束時間。在時間t2處，計數器致能信號Counter_enable變成低邏輯，並且時脈停止信號Clk_stop變成高邏輯。一旦斜波電壓Ramp達到最大值，斜波電壓Ramp就放電回到參考電壓。透過從粗計數器114的工作的持續時間(即，時間段(time period)tc)中減去延遲線計數器116對停止信號Stop進行編碼的持續時間(即，時間段tf)來確定輸入信號Input的時域部分(即，時間段tm)。即，tm=tc-tf。斜波電壓Ramp的斜率和時間段tm可用於確定輸入信號Input的值。
再次參考的1圖，同步器112配置來使計數器致能信號Counter_enable與測量時間段(如，第2圖中的時間段tm)同步化。同步器112更配置來在接收到來自比較器122的停止信號Stop之後的主時脈信號Mclk的第二個上升緣處，轉變時脈停止信號Clk_stop的邏輯狀態。在TDC 110的估計速度優先於精確度的一些實施例中，同步器112配置來在接收到停止信號Stop之後的主時脈信號Mclk的第二個上升緣之前，轉變時脈停 止信號Clk_stop的邏輯狀態。在精確度具有更高優先順序的一些實施例中，同步器112配置來在接收停止信號Stop之後的主時脈信號Mclk的第二個上升緣之後，轉變時脈停止信號Clk_stop的邏輯狀態。在一些實施例中，同步器112包括複數正反器。在一些實施例中，由接收到停止信號Stop和轉變時脈停止信號Clk_stop之間的延遲來確定同步器112中的正反器的數量。在一些實施例中，同步器112包括至少一個栓鎖器。
計數器114配置來在關於來自同步器112的計數器致能信號Counter_enable的測量時間段期間，確定主時脈信號Mclk的時脈週期的數量。計數器114包括編碼器，此編碼器被配置來在測量時間段期間對主時脈信號Mclk的時脈週期的數量進行編碼。在一些實施例中，計數器114配置來輸出時間段的數值以作為溫度編碼。溫度編碼是二進位碼，此二進位碼包括隨著計數器114所接收到的電壓位準升高而增加的位數。在一些實施例中，當電壓等於N伏時，溫度編碼被表示為N個“1”，且之後伴隨著一個“0”。在一些實施例中，當電壓等於N伏時，溫度編碼被表示為N個“0”，且之後伴隨著一個“1”。計數器114的輸出包括輸入信號的最高有效位元。
延遲線計數器116配置來確定接收到的停止信號Stop和結束時間之間的時間段(如，時間段tf(第2圖))的長度。延遲線計數器116包括編碼器，此編碼器被配置來對從接收到的停止信號Stop到結束時間的主時脈信號Mclk的時脈週期數量進行編碼。在一些實施例中，延遲線計數器116配置來輸出時間段的長度以作為溫度編碼。延遲線計數器116的輸出 包括輸入信號的最低有效位元。
第3圖是根據一些實施例的TDC的延遲線計數器300的示意圖。在一些實施例中，將延遲線計數器300用作延遲線計數器116(第1圖)。延遲線計數器300包括多個延遲元件302[1]、302[2]、...、302[n]。第一延遲元件302[1]配置來接收來自比較器的停止信號Stop。在一些實施例中，停止信號Stop是從比較器122接收。每一延遲元件302[2]、...、302[n]都配置來接收來自先前延遲元件的輸出。延遲線計數器300還包括多個延遲多工器304[1]、304[2]、...、304[n]。每一個延遲多工器304[1]、304[2]、...、304[n]都配置來在第一輸入端處接收來自對應的延遲元件302[1]、302[2]、...、302[n]的輸出。每一個延遲多工器304[1]、304[2]、...、304[n]也都配置為在選擇輸入端處接收一模式信號Mode。第一延遲多工器304[1]配置來在第二輸入端處接收預設電壓DVDD。延遲線計數器300還包括多個正反器306[1]、306[2]、...、306[n]。每一個正反器306[1]、306[2]、...、306[n]都配置來在資料輸入端處接收對應的延遲多工器304[1]、304[2]、...、304[n]的輸出。編碼器308和接下來的延遲多工器304[2]、...、304[n]可接收每一個正反器306[1]、306[2]、...、306[n]的輸出Q[1]、Q[2]、...、Q[n]。編碼器308被配置來接收每一個正反器306[1]、306[2]、...、306[n]的輸出Q[1]、Q[2]、...、Q[n]以及將這些輸出轉換為最低有效位元輸出信號D(LSBs)。延遲線計數器300還包括時脈多工器310。時脈多工器310被配置來在第一輸入端處接收時脈停止信號Clk_stop，並且在第二輸入端處接收主時脈信號Mclk。在一 些實施例中，同步器(如，同步器112)提供時脈停止信號Clk_stop。在一些實施例中，PLL(如，PLL 126)提供主時脈信號Mclk。時脈多工器310還被配置來在選擇輸入端接收模式信號Mode。正反器306[1]、306[2]、...、306[n]中的每一個都可以在正反器的時脈輸入端處接收時脈多工器310的輸出。模式信號Mode是基於輸入信號V1來確定的。
每一個延遲元件302[1]、302[2]、...、302[n]都被配置來使輸入延遲一預設延遲時間量。在一些實施例中，至少一個延遲元件302[1]、302[2]、...、302[n]包括串聯的反向器。在一些實施例中，至少一個延遲元件302[1]、302[2]、...、302[n]包括一控制電晶體，其選擇性地將延遲元件的至少一個反向器連接至參考電壓。在一些實施例中，每一個延遲元件302[1]、302[2]、...、302[n]都具有相同的結構。在一些實施例中，至少一個延遲元件302[1]、302[2]、...、302[n]具有與至少一個其他延遲元件不同的結構。
每一個延遲多工器304[1]、304[2]、...、304[n]都被配置來反應於模式信號Mode來使資料輸入切換至對應的正反器306[1]、306[2]、...、306[n]。在延遲多工器304[1]、304[2]、...、304[n]正輸出第一輸入(即，來自對應的延遲元件302[1]、302[2]、...、302[n]的輸出)的第一模式中，延遲線計數器300正輸出停止信號的數位表示。在延遲多工器304[1]、304[2]、...、304[n]正輸出第二輸入(即，來自預設電壓DVDD的輸出或先前正反器306[1]、306[2]、...、306[n]的輸出Q[1]、Q[2]、...、Q[n])的第二模式中，延遲線計數器300正輸出一參 考信號的數位表示。
使用相關雙重取樣(correlated double sampling，CDS)來提高延遲線計數器300的輸出的準確度。CDS將在參考值下的電路的輸出與接收一測試值的電路的輸出進行比較。在參考值下的電路的輸出提供了確定電路輸出中的潛在誤差的基準。透過從接收測試值的電路的輸出中減去接收參考值的電路的輸出，獲得測試值的更準確表示。延遲線計數器300通過從第一模式的輸出中減去第二模式的輸出而能夠執行CDS。對於延遲線計數器300的輸出執行CDS提高了停止信號Stop的數位表示的準確度。
在第一模式期間，每一個正反器306[1]、306[2]、...、306[n]都被配置來基於停止信號Stop的特定延遲將輸出提供給編碼器308。在第一模式期間，來自每一個正反器306[1]、306[2]、...、306[n]的輸出Q[1]、Q[2]、...、Q[n]都代表停止信號Stop的最低有效位元。在第二模式中，每一個正反器306[1]、306[2]、...、306[n]都被配置為基於預設電壓DVDD將輸出提供給編碼器308，以有助於確定正反器中的任何潛在誤差。
編碼器308被配置來接收來自每一個正反器306[1]、306[2]、...、306[n]的輸出Q[1]、Q[2]、...、Q[n]並且將這些輸出轉換為最低有效位元輸出信號D(LSBs)。在一些實施例中，最低有效位元輸出信號D(LSBs)是溫度編碼。在一些實施例中，最低有效位元輸出信號D(LSBs)是5-位元的信號。在一些實施例中，最低有效位元輸出信號D(LSBs)與5-位元的 信號不同。在第3圖中，最低有效位元輸出信號D(LSBs)作為第1圖的最低有效位元信號LSBs。
時脈多工器310被配置為基於延遲線計數器300的模式來改變每一個正反器306[1]、306[2]、...、306[n]的時脈輸入。在第一模式期間，時脈多工器310可用於致能每一個正反器306[1]、306[2]、...、306[n]，以基於來自對應的延遲元件302[1]、302[2]、...、302[n]的輸入來產生輸出。在第二模式期間，時脈多工器310可用於致能每一個正反器306[1]、306[2]、...、306[n]，以基於預設電壓DVDD來產生輸出。使用時脈多工器310有助於透過控制正反器306[1]、306[2]、...、306[n]的輸出Q[1]、Q[2]、...、Q[n]來推動延遲線計數器300中的CDS。
在一些實施例中，通過外部電路來提供輸入信號V1。在一些實施例中，基於時脈停止信號Clk_stop來確定輸入信號V1。例如，在輸入信號Input的測量時間段之後，第2圖中的時脈停止信號Clk_stop變成高邏輯。在一些實施例中，延遲線計數器300基於第2圖中的時脈停止信號Clk_stop在第一模式和第二模式之間切換允許用於CDS的延遲線計數器的參考輸出的週期性測量。在輸入信號Input的每一個測量時間段之後測量參考輸出有助於說明隨著時間在移延遲線計數器300中的偏移，這轉而提高了延遲線計數器300的準確度。
再次參考第1圖，畫素陣列120配置來獲得入射光並且將此入射光轉換為電信號。畫素陣列120包括配置成複數列與複數行的多個畫素。畫素陣列120從列解碼器136接收列解碼器信號。反應於列解碼器信號，啟動畫素陣列120中的一畫 素列行。啟動的畫素檢測入射光。來自啟動的畫素的電信號以行的形式傳送至對應的比較器122(即，畫素陣列120中每一列的畫素都連接至對應的比較器)。在一些實施例中，一個以上的比較器122耦接至畫素陣列120的每一列，以透過促使更低的時脈頻率來降低影像感測器100的功率消耗。在一些實施例中，每一個比較器122都耦接至畫素陣列120中一列以上畫素，以減小影像感測器100的尺寸。在一些實施例中，畫素陣列120的畫素包括光電二極體。在一些實施例中，畫素陣列120包括至少8.3M個畫素。在一些實施例中，畫素陣列120包括的畫素多於或少於8.3M。
比較器122被配置來對來自畫素陣列120的輸入信號Input與來自斜波產生器124的斜波電壓Ramp進行比較。當斜波電壓Ramp等於輸入信號Input時，比較器122則配置來產生停止信號Stop。關於以上第2圖的討論提供了產生停止信號Stop的非限制性的實例。比較器122配置來將停止信號Stop提供給對應的TDC 110。在一些實施例中，每個比較器122都選擇性地連接至一個以上的TDC 110。在一些實施例中，一個以上的比較器122都選擇性地連接至相同的TDC 110。
第4圖是根據一些實施例的比較器400的示意圖。在一些實施例中，比較器400作為比較器122(第1圖)。比較器400包括被配置來接收輸入信號Vpixel(如，來自畫素陣列120(第1圖)的列輸出，即是第1圖中的輸入信號Input)的電容器CA1。電容器CA1連接至比較元件410的第一輸入端。比較器400還包括被配置來接收斜波電壓Vramp(如，來自斜波產生 器124的斜波電壓Ramp)的電容器CA2。電容器CA2連接至比較元件410的第二輸入端。比較元件410的第一輸入端通過開關AZA1選擇性地連接至共同電壓Vcm。比較元件410的第二輸入端通過開關AZA2選擇性地連接至共同電壓Vcm。比較元件410的第一輸出端連接至電容器CB1。比較元件410的第二輸出端連接至電容器CB2。電容器CB1還連接至比較元件420的第一輸入端。電容器CB2還連接至比較元件420的第二輸入端。比較元件420的第一輸出端連接至比較元件430的第一輸入端，並且比較元件420的第二輸出端連接至比較元件430的第二輸入端。電容器CB1還可通過開關AZB1選擇性地連接至比較元件430的第一輸入端。電容器CB2還可通過開關AZB2選擇性地連接至比較元件430的第二輸入端。開關AZB1和AZB2可用於旁路比較元件420。比較元件430的輸出端連接至位準移位器440。位準移位器440配置來從比較器400輸出停止信號Stop。
在一些實施例中，電容器CA1具有與電容器CA2相同電容。在一些實施例中，電容器CA1具有與電容器CA2不同的電容。在一些實施例中，電容器CA1和電容器CA2的電容分別在大約0.9微微法拉(pF)至大約1.2pF的範圍內。在一些實施例中，共同電壓Vcm在大約0.6伏特(V)至大約1.2V的範圍內。
電容器CB1的電容和電容器CB2的電容小於電容器CA1和電容器CA2中的至少一個的電容。在一些實施例中，電容器CB1具有與電容器CB2相同的電容。在一些實施例中，電容器CB1具有與電容器CB2不同的電容。在一些實施例中， 電容器CB1和電容器CB2分別在大約500毫微微(femtofarad，fF)至大約800fF的範圍內。
比較元件410配置來在輸入信號Vpixel和斜波電壓Vramp之間提供高帶寬比較。比較元件410配來呈現小延遲變化，以有助於補償比較元件420和比較元件430的變化。透過將比較元件410選擇性地連接至共同電壓Vcm，能夠重置比較元件410，這有助於減少輸入信號Vpixel中的固定的圖樣雜訊。
將比較元件420和比較元件430配置來在比較元件410的第一輸出端和比較元件410的第二輸出端之間提供低帶寬比較。比較元件420和比較元件430有助於從比較元件410中濾除雜訊。在處理速度具有比信號準確度更為優先的一些示範中，使用開關AZB1和AZB2來旁路比較元件420。在信號準確度具有比處理速度更為優先的一些示範例中，來自比較元件410的輸出透過比較元件420和比較元件430兩者進行傳送。
位準移位器440配置來調整停止信號Stop的電壓位準，以與TDC(如，TDC 110(第1圖)或TDC 300(第3圖))的電壓域相匹配。在一些實施例中，預設電壓DVDD在大約0.6V至大約1.2V的範圍內。在一些實施例中，在比較器400和對應的TDC(如，TDC 110或TDC 300)這兩者中使用相同的預設電壓DVDD。DGND是接地電源電壓，其名義上等於0V。
再次參考第1圖，斜波產生器124配置來向比較器122提供斜波電壓Ramp，以與來自畫素陣列120的輸入信號Input進行比較。斜波產生器124配置來為提供隨著時間變化且具有固定電壓斜率的斜波電壓Ramp，以有利於將來自畫素陣 列120的輸入信號Input轉換為數位信號。斜波產生器124配置來接收來自控制邏輯電路134的重置信號Reset和斜波致能信號以及接收來自分頻器132的分頻時脈信號Mclk/N。斜波產生器124包括可變電流產生器，以產生斜波電壓Ramp。
第5圖是根據一些實施例的斜波產生器500的示意圖。在一些實施例中，斜波產生器500可用作斜波產生器124(第1圖)。斜波產生器500包括開關SW1，配置來接收操作電壓VDD，還包括開關SW2，配置來接收重置電壓Vreset。基於接收的重置信號Reset(如，來自控制邏輯134的重置信號)來選擇性地啟動開關SW1和開關SW2。開關SW3連接至開關SW1和開關SW2。基於斜波致能信號Ramp Enable(如，來自控制邏輯134的斜波致能信號)來選擇性地啟動開關SW3。斜波產生器500還包括連接在開關SW3與參考電壓之間的電容器C1。斜波電流產生器510與電容器C1並聯。斜波電流產生器510為電流產生器，其被配置來使斜波產生器500提供具有固定電壓斜率的斜波電壓Ramp。
斜波電流產生器510包括放大器512，配置來在第一輸入端處接收帶隙電壓Vbg並且在第二輸入端處接收回授信號。放大器512的輸出端連接至鏡像電晶體514a、514b和514c的閘極。每一個鏡像電晶體514a、514b和514c的第一端都配置來接收操作電壓VDD。鏡像電晶體514a的第二端連接至放大器512的第二輸入端。鏡像電晶體514a的第二端還連接至開關電容電阻器電路516。鏡像電晶體514b的第二端連接至電晶體520a至520d的閘極。鏡像電晶體514b的第二端還連接至二極體 接法電晶體(diode-connected transistor)524a和524b。鏡像電晶體514c的第二端連接至電晶體522a至522d的閘極。鏡像電晶體514c的第二端還連接至二極體接法電晶體526。斜率控制部分518連接在操作電壓VDD與電晶體520a至520d之間。斜率控制部分518配置來提供來自斜波電流產生器510的輸出電流。
開關電容電阻器電路516包括電容器C01，其透過開關SWA1選擇性地連接至鏡像電晶體514a。開關電容電阻器電路516還包括電容器C02，其透過開關SWA2選擇性地連接至鏡像電晶體514a。開關SWB1配置來將電容器C01選擇性地連接至參考電壓。開關SWB2配置來將電容器C02選擇性地連接至參考電壓。包括開關電容電阻器電路516有助於保持用於斜波產生器500的斜波電壓Ramp的固定斜率。關於電容器C1而設置電容器C01和C02的電容提供了對於斜波電壓Ramp的斜率的粗略控制。
斜率控制部分518包括多個開關，其配置來將電晶體520a至520d中的對應電晶體選擇性地連接至操作電壓VDD。藉由選擇性地啟動斜率控制部分518中的多個開關中的開關，能夠調整來自斜波產生器500的斜波電壓Ramp的斜率。斜率控制部分518有助於細調斜波電壓Ramp的斜率，其中基於電容器C1、C01和C02的電容來粗略地限定該斜波電壓Ramp的斜率。
在操作中，基於開關電容電阻器電路516提供的電阻來確定由鏡像電晶體514b所鏡像獲得的電流。由鏡像電晶體514b所鏡像獲得的電流對電晶體520a至520d進行偏壓。基於開 關電容電阻器電路516提供的電阻來確定由鏡像電晶體514c所鏡像獲得的電流。由鏡像電晶體514c所鏡像獲得的電流對電晶體522a至522d進行偏壓。電晶體520a至520d的縱橫比和電晶體522a至522d的縱橫比向斜率控制部分518的開關提供不同的電流。透過選擇性地啟動斜率控制部分518的開關來調整斜波電壓Ramp的斜率。在一些實施例中，電晶體520a至520d中的至少一個電晶體具有與電晶體520a至520d中的至少一個其他電晶體不同的電晶體尺寸，以向斜率控制部分518的對應開關提供不同電流。在一些實施例中，電晶體522a至522d的至少一個電晶體具有與電晶體522a至522d的至少一個其他電晶體不同的電晶體尺寸，以向斜率控制部分518的對應開關提供不同電流。
再次參考第1圖，PLL 126配置來保持與關於參考時脈信號Refclk有關的主時脈信號Mclk的頻率。PLL 126配置來接收來自外部電路的參考時脈信號Refclk並且向分頻器132、TDC 110、和輸出裝置130提供主時脈信號Mclk。
DLL 128配置來接收來自控制邏輯134的信號並且產生控制信號Vc。在一些實施例中，控制信號Vc可用在TDC 110中，以選擇延遲線計數器116的模式。
輸出裝置130配置來接收TDC 110的輸出和來自PLL 126的Mclk。水平掃描器130a配置來沿著畫素陣列120的列方向掃描來自TDC 110的輸出，以保持畫素陣列120中的檢測到的入射光的位置資訊。LVDS 130b配置來基於經由水平掃描器130a而來自TDC 110的輸出，以輸出差動信號。LVDS 130b有助於透過感測差動電壓而不是感測共模電壓來降低雜訊。輸出 裝置130的輸出資料Data是數位信號。在一些實施例中，外部電路可接收輸出資料Data，以用於基於來自畫素陣列120的檢測光產生影像、分析來自畫素陣列120的檢測光、存儲涉及來自畫素陣列12的檢測光的資訊或其他合適的目的。
分頻器132配置來透過預設值N對主時脈信號Mclk分頻並且將分頻時脈信號Mclk/N提供給控制邏輯134、斜波產生器124和列解碼器136。在一些實施例中，預設值N等於畫素陣列120中的行數。在一些實施例中，預設值N等於TDC 110的數量。在一些實施例中，預定值N不同於畫素陣列120中的行數和TDC 110的數量。
控制邏輯134配置來控制斜波產生器124和DLL 128。在一些實施例中，省略DLL 128。
列解碼器136配置來選擇性地啟動畫素陣列120的列，使得通過啟動行的畫素所獲得的資訊被讀出給比較器122和TDC 110。列解碼器136配置來為接收來自分頻器132的分頻時脈信號Mclk/N。
第6圖是根據一些實施例使用影像感測器的方法600的流程圖。方法600開始於步驟602，其中，從畫素陣列接收輸入信號。在一些實施例中，此輸入信號是類比信號。在一些實施例中，從畫素陣列的至少一行接收輸入信號。在一些實施例中，畫素陣列是畫素陣列120(第1圖)。在一些實施例中，由至少一個比較器(如，比較器122或比較器400(第4圖))接收輸入信號。在一些實施例中，從畫素陣列接收多個輸入信號。在一些實施例中，輸入信號的數量等於畫素陣列的行數。 在一些實施例中，輸入信號的數量與畫素陣列的行數不同。
在步驟604中，從斜波產生器接收斜波電壓。斜波電壓具有關於時間的實質上固定的電壓斜率。斜波電壓的實質上固定的斜率有助於提高影像感測器的輸出的準確度。在一些實施例中，斜波產生器是斜波產生器124(第1圖)或斜波產生器500(第5圖)。在一些實施例中，由比較器(如，比較器122(第1圖)或比較器400(第4圖))接收此斜波電壓。
在步驟606中，基於輸入信號和斜波電壓信號來產生停止信號。當斜波電壓等於輸入信號時，產生停止信號。在一些實施例中，由比較器(如，比較器122(第1圖)或比較器400(第4圖))產生停止信號。
在步驟608中，接收主時脈信號Mclk。主時脈信號Mclk用於將輸入信號從時域信號轉換為數位信號。在一些實施例中，TDC的同步器(如，同步器112(第1圖))接收主時脈信號Mclk。在一些實施例中，TDC的粗計數器(如，粗計數器114)接收主時脈信號Mclk。
在步驟610中，基於停止信號和主時脈信號Mclk產生時脈停止信號和計數器致能信號。時脈停止信號用於識別測量時間段(如，tc(第2圖))的結束。在一些實施例中，在接收停止信號之後的主時脈信號Mclk的第二個上升緣處產生時脈停止信號。在一些實施例中，在接收停止信號之後的主時脈信號Mclk的第二個上升緣之前或之後產生時脈停止信號。在一些實施例中，通過同步器(如，同步器112)來產生時脈停止信號。在一些實施例中，將時脈停止信號提供給延遲線計數 器(如，延遲線計數器116)，以產生最低有效位元並且提高影像感測器的輸出的準確度。
產生計數器致能信號，以對應於主時脈信號Mclk在斜波電壓開始升高的時間。計數器致能信號用於啟動粗計數器(如，粗計數器114(第1圖))。在一些實施例中，計數器致能信號用於在接收停止信號之後的主時脈信號Mclk的第二個上升緣處關閉粗計數器。在一些實施例中，計數器致能信號用於在接收停止信號之後的主時脈信號Mclk的第二個上升緣之前或之後關閉粗計數器。
在步驟612中，基於計數器致能信號和主時脈信號Mclk，產生最高有效位元(MSB)信號。最高有效位元信號用於在接收停止信號之後，測量斜波電壓開始升高和主時脈信號Mclk的預設次數的時脈週期之間的時間段(如，tm(第2圖))。在一些實施例中，通過粗計數器(如，粗計數器114(第1圖))來產生最高有效位元信號。
在步驟614中，基於停止信號、時脈停止信號和控制信號來產生最低有效位元(LSB)信號。最低有效位元信號用於測量接收到停止信號和時脈停止信號的轉變之間的時間段(如，時間段tf(第2圖))。在一些實施例中，通過延遲線計數器(如，延遲線計數器116(第1圖))來產生最低有效位元信號。在一些實施例中，控制信號用於確定延遲線計數器的模式。在一些實施例中，延遲線計數器使用用於CDS的時脈停止信號，以提高最低有效位元信號的準確度，這轉而提高了影像感測器的輸出的準確度。在一些實施例中，控制信號(如， 控制信號Vc)用於改變延遲線計數器的模式。
在步驟616中，基於最低有效位元信號和最高有效位元信號來產生輸出信號。輸出信號是從畫素陣列接收的輸入信號數位表示。在一些實施例中，使用LVDS(如，LVDS 130b(第1圖))來產生輸出信號。在一些實施例中，使用水平掃描器(如，水平掃描器130a)來產生輸出信號。
在一些實施例中，改變方法600的步驟順序。在一些實施例中，方法600包括附加操作。在一些實施例中，方法600中的至少一個步驟被省略或與其他操作結合。
本發明的一個方面涉及一種時間數位轉換器。時間數位轉換器包括同步器，其配置來接收停止信號和主時脈信號，其中，同步器配置來產生時脈停止信號和計數器致能信號。時間數位轉換器還包括粗計數器，其配置來接收主時脈信號和計數器致能信號，其中，粗計數器配置來基於計數器致能信號和主時脈信號產生最高有效位元信號。時間數位轉換器還包括延遲線計數器，其配置來接收停止信號和時脈停止信號，其中，延遲線計數器配置來基於停止信號和時脈停止信號產生最低有效位元信號，並且延遲線計數器還配置來執行相關雙重取樣。
本發明的另一個方面涉及一種影像感測器。影像感測器包括畫素陣列，其配置來接收入射光並且產生第一輸入信號。影像感測器還包括比較器，其配置來接收第一輸入信號，並且產生停止信號。影像感測器還包括時間數位轉換器，其配置來接收停止信號。時間數位轉換器包括：同步器，其配 置來接收停止信號和主時脈信號，其中，同步器配置來產生時脈停止信號和計數器致能信號。時間數位轉換器還包括粗計數器，其配置來接收主時脈信號和計數器致能信號，其中，粗計數器配置來基於計數器致能信號和主時脈信號來產生第一輸出信號。時間數位轉換器還包括延遲線計數器，配置來接收停止信號和時脈停止信號，其中，延遲線計數器配置來基於停止信號和時脈停止信號來產生第二輸出信號，並且延遲線計數器還配置來執行相關雙重取樣。
本發明的又一個方面涉及一種使用影像感測器的方法。此方法包括：基於來自畫素陣列的輸入信號來產生停止信號。方法還包括：基於停止信號和主時脈信號來產生時脈停止信號和計數器致能信號。方法還包括：基於停止信號和時脈停止信號來產生最低有效位元輸出。方法還包括：基於計數器致能信號和主時脈信號來產生最高有效位元輸出。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧影像感測器
110‧‧‧時間數位轉換器(TDC)
112‧‧‧同步器
114‧‧‧粗計數器
116‧‧‧延遲線計數器
120‧‧‧畫素陣列
122‧‧‧比較器
124‧‧‧斜波產生器
126‧‧‧鎖相迴路(PLL)
128‧‧‧延遲鎖定迴路(DLL)
130‧‧‧輸出裝置
130a‧‧‧水平掃描器
130b‧‧‧低壓擦動信號(LVDS)電路
132‧‧‧分頻器
134‧‧‧控制邏輯電路
136‧‧‧列解碼器
Clk_stop‧‧‧時脈停止信號
Counter_enable‧‧‧計數器致能信號
Input‧‧‧輸入信號
LSBs‧‧‧最低有效位元信號
Mclk‧‧‧主時脈信號
Mclk/N‧‧‧分頻時脈信號
MSBs‧‧‧最高有效位元信號
Ramp‧‧‧斜波電壓
Ramp Enable‧‧‧斜波致能信號
Refclk‧‧‧參考時脈信號
Reset‧‧‧重置信號
Stop‧‧‧停止信號
Vc‧‧‧控制信號

Claims (10)

  1. 一種時間數位轉換器，包括：一同步器，配置來接收一停止信號和一主時脈信號，其中，該同步器配置來產生一時脈停止信號和一計數器致能信號；一粗計數器，配置來接收該主時脈信號和該計數器致能信號，其中，該粗計數器配置來基於該計數器致能信號和該主時脈信號產生一最高有效位元信號；以及一延遲線計數器，其中，該延遲線計數器配置來基於該停止信號和該時脈停止信號產生一最低有效位元信號，並且該延遲線計數器還配置來執行一相關雙重取樣。
  2. 根據申請專利範圍第1項所述的時間數位轉換器，其中，該延遲線計數器包括：一第一延遲元件，配置來接收該停止信號；一第二延遲元件，配置來接收該第一延遲元件的輸出；一第一正反器，配置來選擇性地接收該第一延遲元件的輸出；一第二正反器，配置來選擇性地接收該第二延遲元件的輸出；以及一編碼器，配置來接收該第一正反器的輸出和該第二正反器的輸出。
  3. 根據申請專利範圍第2項所述的時間數位轉換器，其中，該第二正反器還配置來選擇性地接收該第一正反器的輸出。
  4. 根據申請專利範圍第2項所述的時間數位轉換器，其中，該延遲線計數器還包括： 一第一延遲多工器，配置來將該第一延遲元件的輸出選擇性地傳輸至該第一正反器；以及一第二延遲多工器，配置來將該第二延遲元件的輸出選擇性地傳輸至該第二正反器。
  5. 根據申請專利範圍第2項所述的時間數位轉換器，其中，該延遲線計數器還包括一時脈多工器，該時脈多工器配置來選擇性地將該主時脈信號或該時脈停止信號傳輸至該第一正反器和該第二正反器。
  6. 根據申請專利範圍第2項所述的時間數位轉換器，其中，該編碼器配置來輸出一溫度編碼。
  7. 根據申請專利範圍第1項所述的時間數位轉換器，其中，該同步器配置來在接收該停止信號之後該主時脈信號的第二個上升緣處產生該時脈停止信號。
  8. 一種影像感測器，包括：一畫素陣列，配置來接收入射光並且產生一第一輸入信號；一比較器，配置來接收該第一輸入信號並且產生一停止信號；一時間數位轉換器，配置來接收該停止信號，其中，該時間數位轉換器包括：一同步器，配置來接收該停止信號和一主時脈信號，其中，該同步器配置來產生一時脈停止信號和一計數器致能信號；一粗計數器，配置來接收該主時脈信號和該計數器致能信號，其中，該粗計數器配置來基於該計數器致能信號和該 主時脈信號產生一第一輸出信號；以及一延遲線計數器，配置來接收該停止信號和該時脈停止信號，其中，該延遲線計數器配置來基於該停止信號和該時脈停止信號產生一第二輸出信號，並且該延遲線計數器還配置來執行一相關雙重取樣。
  9. 根據申請專利範圍第8項所述的影像感測器，還包括：一斜波產生器，配置來產生一斜波電壓，其中，該比較器配置來基於該第一輸入信號和該斜波電壓產生該停止信號。
  10. 一種使用影像感測器的方法，包括：基於來自一畫素陣列的一輸入信號產生一停止信號；基於該停止信號和一主時脈信號產生一時脈停止信號和一計數器致能信號；使用一延遲線計數器來接收該停止信號和該時脈停止信號以產生一最低有效位元輸出；以及基於該計數器致能信號和該主時脈信號產生一最高有效位元輸出。
TW104138900A 2015-02-25 2015-11-24 時間數位轉換器、影像感測器、以及使用影像感測器的方法 TWI575884B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/630,929 US9529336B2 (en) 2015-02-25 2015-02-25 Analog to digital converter compatible with image sensor readout

Publications (2)

Publication Number Publication Date
TW201631900A TW201631900A (zh) 2016-09-01
TWI575884B true TWI575884B (zh) 2017-03-21

Family

ID=56693149

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138900A TWI575884B (zh) 2015-02-25 2015-11-24 時間數位轉換器、影像感測器、以及使用影像感測器的方法

Country Status (4)

Country Link
US (1) US9529336B2 (zh)
KR (1) KR101821458B1 (zh)
CN (1) CN105915820B (zh)
TW (1) TWI575884B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660590B (zh) * 2017-01-25 2019-05-21 奧地利商Ａｍｓ有限公司 用來校準時間至數位轉換器系統的方法及時間至數位轉換器系統

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016081046A2 (en) * 2014-09-03 2016-05-26 University Of Southern California Wideband nyquist vco-based analog-to-digital converter
KR101639064B1 (ko) * 2014-11-07 2016-07-12 서울대학교산학협력단 이종 샘플링 지연선 기반 시간-디지털 변환기
US10009036B2 (en) * 2016-09-09 2018-06-26 Samsung Electronics Co., Ltd System and method of calibrating input signal to successive approximation register (SAR) analog-to-digital converter (ADC) in ADC-assisted time-to-digital converter (TDC)
US10132921B2 (en) * 2016-11-02 2018-11-20 Stmicroelectronics (Research & Development) Ltd Light communications receiver and decoder with time to digital converters
US10404241B2 (en) * 2017-01-31 2019-09-03 SK Hynix Inc. Electronic device
KR102377846B1 (ko) * 2017-10-30 2022-03-24 엘지디스플레이 주식회사 터치 구동 회로, 터치 컨트롤러 및 터치 디스플레이 장치
CN108781082B (zh) 2018-03-30 2020-10-16 深圳市汇顶科技股份有限公司 模数转换电路、图像传感器和模数转换方法
US10848703B2 (en) * 2018-04-09 2020-11-24 Omnivision Technologies, Inc. Digital CDS readout with 1.5 ADC conversions per pixel
US11101813B2 (en) * 2019-08-16 2021-08-24 Stmicroelectronics S.R.L. Multiple input analog-to-digital converter device and corresponding method
KR20210047117A (ko) 2019-10-21 2021-04-29 삼성전자주식회사 지연 회로와 보상기를 포함하는 아날로그 디지털 컨버터, 이를 포함하는 이미지 센서 및 이의 동작 방법
CN111835357A (zh) * 2020-08-04 2020-10-27 二十一世纪（北京）微电子技术有限公司 一种单斜率adc电路
US11575853B2 (en) * 2020-09-29 2023-02-07 Shenzhen GOODIX Technology Co., Ltd. Image sensor having high resolution analog to digital converter
US20220321809A1 (en) * 2021-03-30 2022-10-06 Allegro Microsystems, Llc Differential active pixel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253616B2 (en) * 2008-04-09 2012-08-28 Cmosis Nv Analog-to-digital conversion in pixel arrays using a ramp signal having a single cycle
US8724001B2 (en) * 2008-06-26 2014-05-13 University Of Idaho Analog-to-digital converter using a ramp generator
US8810676B2 (en) * 2010-11-09 2014-08-19 Samsung Electronics Co., Ltd. Analog to digital converters, image sensor systems, and methods of operating the same
US8822933B2 (en) * 2012-06-21 2014-09-02 General Electric Company Time-to-digital converter for a medical imaging system

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL87334C (zh) 1938-10-03
KR100560660B1 (ko) * 2003-03-28 2006-03-16 삼성전자주식회사 듀티 사이클 보정을 위한 장치 및 방법
US7978110B2 (en) 2009-05-11 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Digital-to-analog converter
US8223047B2 (en) 2009-08-11 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. ADC calibration
US8629795B2 (en) 2009-09-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof
KR101647366B1 (ko) * 2009-09-25 2016-08-11 삼성전자주식회사 카운터 회로, 이를 포함하는 장치 및 카운팅 방법
WO2011047861A1 (en) * 2009-10-21 2011-04-28 Stmicroelectronics S.R.L. Ring oscillator, time-digital converter circuit and relating method of time-digital measure
US8299946B2 (en) 2010-02-03 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Noise shaping for digital pulse-width modulators
US8476971B2 (en) 2010-05-14 2013-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer operational amplifier with self-offset compensator and embedded segmented DAC for improved linearity LCD driver
US8279102B2 (en) 2010-10-05 2012-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for analog to digital conversion
US8564471B1 (en) * 2011-01-06 2013-10-22 Marvell International Ltd. High resolution sampling-based time to digital converter
US8325074B2 (en) 2011-03-22 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method and circuit for continuous-time delta-sigma DAC with reduced noise
US8493259B2 (en) 2011-12-06 2013-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pipeline analog-to-digital converter
US8547259B1 (en) 2012-07-31 2013-10-01 Taiwan Semiconductor Manufacturing Company Limited Buffer offset modulation
JP5973321B2 (ja) * 2012-10-30 2016-08-23 ルネサスエレクトロニクス株式会社 固体撮像素子
US9350372B2 (en) 2012-12-06 2016-05-24 Taiwan Semiconductor Manufacturing Company Limited Arrangement for digital-to-analog converter
US8872686B2 (en) 2013-03-14 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low glitch current digital-to-analog converter
EP2796945A1 (en) 2013-04-24 2014-10-29 Asahi Kasei Microdevices Corporation Time-to-digital conversion with analog dithering
KR101503732B1 (ko) * 2013-06-14 2015-03-20 연세대학교 산학협력단 시간-디지털 변환기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253616B2 (en) * 2008-04-09 2012-08-28 Cmosis Nv Analog-to-digital conversion in pixel arrays using a ramp signal having a single cycle
US8724001B2 (en) * 2008-06-26 2014-05-13 University Of Idaho Analog-to-digital converter using a ramp generator
US8810676B2 (en) * 2010-11-09 2014-08-19 Samsung Electronics Co., Ltd. Analog to digital converters, image sensor systems, and methods of operating the same
US8822933B2 (en) * 2012-06-21 2014-09-02 General Electric Company Time-to-digital converter for a medical imaging system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI660590B (zh) * 2017-01-25 2019-05-21 奧地利商Ａｍｓ有限公司 用來校準時間至數位轉換器系統的方法及時間至數位轉換器系統

Also Published As

Publication number Publication date
CN105915820B (zh) 2018-01-26
US9529336B2 (en) 2016-12-27
KR101821458B1 (ko) 2018-01-23
CN105915820A (zh) 2016-08-31
US20160246262A1 (en) 2016-08-25
KR20160103908A (ko) 2016-09-02
TW201631900A (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
TWI575884B (zh) 時間數位轉換器、影像感測器、以及使用影像感測器的方法
US8253616B2 (en) Analog-to-digital conversion in pixel arrays using a ramp signal having a single cycle
US9667899B2 (en) Analog-digital converting device and method having a successive approximation register analog-digital converting circuit and a single-slop analog-digital converting circuit, and image sensor including the same
US8040269B2 (en) Analog-to-digital conversion in pixel array
US8446309B2 (en) Analog-to-digital conversion in pixel arrays
US20110001039A1 (en) A/d converter circuit and solid-state imaging device
JP5372667B2 (ja) Ａｄ変換器および固体撮像装置
JP4153026B2 (ja) Ａｄ変換器およびａｄ変換方法
US7884748B2 (en) Ramp-based analog to digital converters
US10129496B2 (en) Imaging device and imaging system
Sesta et al. A novel sub-10 ps resolution TDC for CMOS SPAD array
JP2009278500A (ja) Ａ／ｄ変換器、ａ／ｄ変換方法、およびａ／ｄ変換器もしくはａ／ｄ変換方法を備えた固体撮像装置
US8779954B2 (en) AD (analog-to-digital) conversion circuit, micro-controller, and method of adjusting sampling time
US11575853B2 (en) Image sensor having high resolution analog to digital converter
US9967491B2 (en) Imaging device and imaging system
CN112770068A (zh) 模数转换器、图像传感器、及操作模数转换器的方法
KR20220163778A (ko) 캐패시턴스 검출방법 및 검출장치
JP2005244758A (ja) Ａ／ｄ変換装置
Tamborini et al. TDC with 1.5% DNL based on a single-stage vernier delay-loop fine interpolation
Tong et al. A Two-Step Resolution-Reconfigurable Time-to-Digital Converter Using SAR ADC
CN114593830A (zh) 用于非制冷红外探测器的模数转换器及其控制方法
Lyu et al. Integral Type Multi-ramp for Single-slope ADC
CN114726375A (zh) 模数转换器及其控制方法