CN105892559A - 时钟域交互的电路及方法 - Google Patents

时钟域交互的电路及方法 Download PDF

Info

Publication number
CN105892559A
CN105892559A CN201610263747.5A CN201610263747A CN105892559A CN 105892559 A CN105892559 A CN 105892559A CN 201610263747 A CN201610263747 A CN 201610263747A CN 105892559 A CN105892559 A CN 105892559A
Authority
CN
China
Prior art keywords
unit
clock
frequency dividing
signal
judging unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610263747.5A
Other languages
English (en)
Other versions
CN105892559B (zh
Inventor
廖裕民
陈丽君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201610263747.5A priority Critical patent/CN105892559B/zh
Publication of CN105892559A publication Critical patent/CN105892559A/zh
Application granted granted Critical
Publication of CN105892559B publication Critical patent/CN105892559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种时钟域交互的电路及方法，包括源时钟、同步单元、循环累加器、标准分频门限判断单元、或门、反相器、与门以及ICG gating单元；所述源时钟分别连接循环累加器、ICG gating单元的CK端和同步单元；所述同步单元连接分频系数和标准分频门限判断单元；所述标准分频门限判断单元还连接循环累加器，并输出clken信号和控制时钟的enable源信号，所述enable源信号连接与门；或门分别接收电源域开关状态信号和时钟开关控制信号，并通过反相器连接与门，与门再连接所述ICG gating单元的Enable端，使所述ICG gating单元产生clk_out信号。本发明电路及方法的交互面积小,功耗低、效率高，使每个模块都可以运行在最高频率。

Description

时钟域交互的电路及方法
技术领域
本发明涉及一种芯片设计领域，特别涉及一种芯片的时钟域交互的电路及方法。
背景技术
随着芯片设计中的电路功能越来越多,而每个模块对频率的需求是不一样的,比如模块A最高可以工作在200MHz,模块B最高可以工作在100MHz.在传统的解决方法中,可以让所有电路都运行在所有模块中运行频率最低的时钟频率下,这样来简化设计难度。但是当前技术中为了让所有模块都可以工作在自己的最高频率以提高系统整体性能,所以越来越多的芯片中出现大量的工作在相同相位但是不同频率时钟下面的电路模块。但是这样又带来一个新的问题，就是不同频率之间的电路信号交互如何进行,当前技术通常解决方法是通过握手信号方式完成信号交互,比如模块A向B发出信号，先需要A时钟域中发出一个请求信号,在模块B的时钟采集到A的请求信号后,使用B的时钟域发出收到确认信号到A,然后A时钟域的时钟采集到确认信号后则可以发送下一个信息，这种方式的缺点很明显就是效率太低，不能每一时钟节拍完成一次交互。
如图1所示，为clken(时钟有效)信号的时序，图中CLK高频时钟，PERIPHCLK为低频时钟，PERIPHCLKEN是用于两个时钟域交互的时钟有效信号，应用时只需要把PERIPHCLKEN信号送到高频CLK时钟域用于通知高频时钟域在哪个高频时钟沿时低频时钟有效,高频时钟域以此为依据对低频时钟域信号进行采样，即完成了数据交互，不再需要向高频时钟域送低频时钟PERIPHCLK。
再如图2所示，是一个典型的ICG门控时钟单元的内部结构示意图，功能是当Enable控制端为1时,输入时钟clk_in可以传输到clk_out，如果Enable控制端为0时,输出clk_out始终为0。
发明内容
本发明要解决的技术问题，在于提供一种时钟域交互的电路方法，使用电路产生clken(时钟有效)信号进行不同频率相同相位时钟域之间的信号交互，具体方法是低频时钟产生的时候同时产生一个clken(时钟有效)信号,这个信号送到高频时钟域用于通知高频时钟域在哪个高频时钟沿时低频时钟有效,高频时钟域以此为依据对低频时钟域信号进行采样，即完成了数据交互。
本发明电路是这样实现的：一种时钟域交互的电路，包括源时钟、同步单元、循环累加器、标准分频门限判断单元、或门、反相器、与门以及ICGgating单元；
所述源时钟是分频前的时钟,分别连接所述循环累加器、所述ICGgating单元的CK端和所述同步单元；
所述同步单元连接分频系数和所述标准分频门限判断单元；
所述标准分频门限判断单元还连接所述循环累加器，并输出clken信号和控制时钟的enable源信号，所述enable源信号连接所述与门；
所述或门分别接收电源域开关状态信号和时钟开关控制信号，并通过反相器连接所述与门，所述与门再连接所述ICG gating单元的Enable端，使所述ICG gating单元产生clk_out信号。
进一步的，所述标准分频门限判断单元分为第一标准分频门限判断单元和第二标准分频门限判断单元；
所述第一标准分频门限判断单元分别连接所述循环累加器和所述同步单元并输出clken信号；
所述第二标准分频门限判断单元分别连接所述循环累加器和所述同步单元并输出控制时钟的enable源信号。
进一步的，所述第一标准分频门限判断单元和第二标准分频门限判断单元结构相同，均包括分频系数减一单元、第一比较器单元、第二比较器单元以及电平输出单元；
所述循环累加器的输出分别连接所述第一比较器单元和第二比较器单元；
所述分频系数减一单元分别连接所述同步单元和所述第一比较器单元；
所述第二比较器单元分别连接所述低电平零信号和所述电平输出单元。
本发明方法是这样实现的：一种时钟域交互的方法，提供本发明所述的电路，所述方法包括：
(1)所述同步单元负责使用源时钟对分频系数进行两级同步处理并送往所述标准分频门限判断单元；
所述循环累加器使用源时钟进行计数累加，累加值从零开始累加，并将累加值送往所述标准分频门限判断单元；
(2)所述标准分频门限判断单元接收累加值及同步后的分频系数后，控制所述循环累加器进行累计回零操作，并负责输出输出clken和控制时钟的enable源信号；
(3)所述或门将电源域开关状态和时钟开关控制两个信号进行逻辑处理后经反相器送往与门；
(4)所述与门将控制信号和门限判断单元输出后信号进行逻辑与处理后送往所述ICG gating单元的Enable端；
(5)所述ICG gating单元根据Enable端的控制信号和CK端的源时钟产生一个clk_out信号；产生的时序为:当CK端的上升沿采样到Enable为高时,会将CK信号的时钟紧接着的一个高电平送到clk_out输出端。
进一步的，所述步骤(2)中，所述标准分频门限判断单元对接收的累加值和分频系数进行判断，当累加值等于分频系数减一的值时，控制所述循环累加器进行累加回零操作；并在累加值为0时将所述循环累加器的输出信号置为1,且输出时钟的初始状态为零。
本发明具有如下优点：
(1)本发明使用clken的信号进行交互，相较当前现有技术的握手交互方式，交互面积更小,功耗更低，交互效率更高；
(2)本发明每个模块都可以运行在最高频率；
(3)本发明同时产生时钟和clken,分别给需要时钟的模块和需要clken的模块。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为时钟有效信号时序示意图。
图2为ICG门控时钟模块结构图。
图3为本发明时钟域交互的电路的原理结构框图。
图4为本发明时钟域交互的电路中的标准分频门限判断单元的原理结构框图。
图5为在3分频配置下，本发明电路的clk和clken输出和内部累加器值的时序示意图。
具体实施方式
请参阅图3所示，为一本发明时钟域交互的电路的较佳实施例，其包括源时钟100、同步单元200、循环累加器300、标准分频门限判断单元400、或门500、反相器600、与门700以及ICG gating单元800；
所述源时钟100是分频前的时钟,分别连接所述循环累加器300、所述ICG gating单元800的CK端和所述同步单元200；
所述同步单元200连接分频系数和所述标准分频门限判断单元400；
所述标准分频门限判断单元400还连接所述循环累加器300，并输出clken信号和控制时钟的enable源信号，所述enable源信号连接所述与门700；
所述或门500分别接收电源域开关状态信号和时钟开关控制信号，并通过反相器600连接所述与门700，所述与门700再连接所述ICG gating单元800的Enable端，使所述ICG gating单元800产生clk_out信号。
其中，
所述源时钟100是分频前的时钟；
所述同步单元200负责使用源时钟对分频系数进行两级同步处理到当前的源时钟的时钟域；分频系数为分频的比值,比如系数为2则表示1/2倍分频,系数为3表示1/3倍分频,系数最小值为2；
所述循环累加器300负责使用源时钟进行计数累加，累加值从零开始累加,并将累加值送往所述标准分频门限判断单元400，并受标准分频门限判断单元400的控制进行累加回零操作；累加回零是指将累加值清零并重新从零开始累加；
所述标准分频门限判断单元400负责接收循环累加器300的累加值后控制循环累加器300回零并负责输出输出clken和控制时钟的enable源信号,当累加值等于分频系数减一的值后控制循环累加器300进行累加回零操作；
所述或门500负责将电源域开关状态和时钟开关控制两个信号进行逻辑或处理后送往与门700；其中,电源域开关状态和时钟开关控制两个信号都是高电平有效,分别代表关闭电源域电源和关闭时钟控制，使用或门500实现了任何一个控制为高电平有效时,输出结果就为高,如果两个控制信号都为无效的低电平,或门输出为低.然后经过一个反相器600,让电平反向；
所述与门700负责将控制信号和门限判断单元输出后信号进行逻辑与处理后送往所述ICG gating单元800的Enable端；其中,
所述ICG gating单元800负责根据Enable端的控制信号和CK端的源时钟产生一个clk_out信号；产生时序为:当CK的上升沿采样到Enable为高时,会将CK信号的时钟紧接着的一个高电平送到clk_out输出端。
该较佳实施例中，所述标准分频门限判断单元400分为第一标准分频门限判断单元401和第二标准分频门限判断单元402；所述第一标准分频门限判断单元401分别连接所述循环累加器300和所述同步单元200并输出clken信号；所述第二标准分频门限判断单元402分别连接所述循环累加器300和所述同步单元200并输出控制时钟的enable源信号。将所述标准分频门限判断单元400分为第一标准分频门限判断单元401和第二标准分频门限判断单元402分开的好处是可以让clken和时钟电路分开,在做sta(静态时序分析)时更便于时序收敛。
如图4所示，所述第一标准分频门限判断单元401和第二标准分频门限判断单元402结构相同，均包括分频系数减一单元411、第一比较器单元412、第二比较器单元413以及电平输出单元414；所述循环累加器300的输出分别连接所述第一比较器单元412和第二比较器单元412；所述分频系数减一单元411分别连接所述同步单元200和所述第一比较器单元412；所述第二比较器单元413分别连接所述低电平零信号和所述电平输出单元414。
其中，
所述分频系数减一单元411用于对同步后的分频系数值减一之后输出到第一比较器单元412；
所述第一比较器单元412用于将减一之后的分频系数和循环累加器300输出值进行比较后，输出比较结果到循环累加器300用于clken的产生；当分频系数和循环累加器300输出值相等时将相等的比较结果送往循环累加器300进行累加回零操作；
所述第二比较器单元413用于将循环累加器300输出值和低电平零进行比较，并将比较结果送往电平输出单元414；
所述电平输出单元414用于在循环累加器300输出值和低电平零进行比较结果为相等时，输出让门控时钟打开的高电平，否则输出让门控时钟关闭的低电平。
基于上述本发明时钟域交互的电路，本发明时钟域交互的方法包括：
(1)所述同步单元200使用源时钟对分频系数进行两级同步处理并送往所述标准分频门限判断单元；
所述循环累加器300使用源时钟进行计数累加，累加值从零开始累加，并将累加值送往所述标准分频门限判断单元400；
(2)所述标准分频门限判断单元400接收累加值及同步后的分频系数后，控制所述循环累加器300进行累加回零操作，并负责输出输出clken和控制时钟的enable源信号；其控制的具体过程是：所述标准分频门限判断单元400对接收的累加值和分频系数进行判断，当累加值等于分频系数减一的值时，控制所述循环累加器300进行累加回零操作；并在累加值为0时将所述循环累加器300的输出信号置为1,且输出时钟的初始状态为零。
(3)所述或门500将电源域开关状态和时钟开关控制两个信号进行逻辑处理后经反相器送往与门；其中,电源域开关状态和时钟开关控制两个信号都是高电平有效,分别代表关闭电源域电源和关闭时钟控制，使用或门500实现了任何一个控制为高电平有效时,输出结果就为高,如果两个控制信号都为无效的低电平,或门输出为低.然后经过反相器600让电平反向；
(4)所述与门将控制信号和门限判断单元输出后信号进行逻辑与处理后送往所述ICG gating单元800的Enable端；
(5)所述ICG gating单元800根据Enable端的控制信号和CK端的源时钟产生一个clk_out信号；产生的时序为:当CK端的上升沿采样到Enable为高时,会将CK信号的时钟紧接着的一个高电平送到clk_out输出端。
再如图5所示，其为在3分频配置下，本发明电路的clk和clken输出和内部累加器值的时序示意图。从图中可以看出：源时钟CK经过本发明的电路后,会产生两个输出时钟有效信号clken和clk_out.时钟有效信号clken可以用于给高频时钟CK时钟域用于时钟域交互,clk_out用于给低频时钟域clk_out时钟域作为工作时钟。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (7)

1.一种时钟域交互的电路，其特征在于：包括源时钟、同步单元、循环累加器、标准分频门限判断单元、或门、反相器、与门以及ICG gating单元；
所述源时钟是分频前的时钟,分别连接所述循环累加器、所述ICGgating单元的CK端和所述同步单元；
所述同步单元连接分频系数和所述标准分频门限判断单元；
所述标准分频门限判断单元还连接所述循环累加器，并输出clken信号和控制时钟的enable源信号，所述enable源信号连接所述与门；
所述或门分别接收电源域开关状态信号和时钟开关控制信号，并通过反相器连接所述与门，所述与门再连接所述ICG gating单元的Enable端，使所述ICG gating单元产生clk_out信号。
2.根据权利要求1所述的时钟域交互的电路，其特征在于：
所述标准分频门限判断单元分为第一标准分频门限判断单元和第二标准分频门限判断单元；
所述第一标准分频门限判断单元分别连接所述循环累加器和所述同步单元并输出clken信号；
所述第二标准分频门限判断单元分别连接所述循环累加器和所述同步单元并输出控制时钟的enable源信号。
3.根据权利要求2所述的时钟域交互的电路，其特征在于：所述第一标准分频门限判断单元和第二标准分频门限判断单元结构相同，均包括分频系数减一单元、第一比较器单元、第二比较器单元以及电平输出单元；
所述循环累加器的输出分别连接所述第一比较器单元和第二比较器单元；
所述分频系数减一单元分别连接所述同步单元和所述第一比较器单元；
所述第二比较器单元分别连接所述低电平零信号和所述电平输出单元。
4.一种时钟域交互的方法，其特征在于：提供如权利要求1所述的电路，所述方法包括：
(1)所述同步单元使用源时钟对分频系数进行两级同步处理并送往所述标准分频门限判断单元；
所述循环累加器使用源时钟进行计数累加，累加值从零开始累加，并将累加值送往所述标准分频门限判断单元；
(2)所述标准分频门限判断单元接收累加值及同步后的分频系数后，控制所述循环累加器进行回零操作，并负责输出输出clken和控制时钟的enable源信号；
(3)所述或门将电源域开关状态和时钟开关控制两个信号进行逻辑处理后经反相器送往与门；
(4)所述与门将控制信号和门限判断单元输出后信号进行逻辑与处理后送往所述ICG gating单元的Enable端；
(5)所述ICG gating单元根据Enable端的控制信号和CK端的源时钟产生一个clk_out信号；产生的时序为:当CK端的上升沿采样到Enable为高时,会将CK信号的时钟紧接着的一个高电平送到clk_out输出端。
5.根据权利要求4所述的时钟域交互的方法，其特征在于：
所述步骤(2)中，所述标准分频门限判断单元对接收的累加值和分频系数进行判断，当累加值等于分频系数减一的值时，控制所述循环累加器进行累加回零操作；并在累加值为0时将所述循环累加器的输出信号置为1,且输出时钟的初始状态为零。
6.根据权利要求4或5所述的时钟域交互的方法，其特征在于：
所述标准分频门限判断单元分为第一标准分频门限判断单元和第二标准分频门限判断单元；所述第一标准分频门限判断单元分别连接所述循环累加器和所述同步单元并输出clken信号；所述第二标准分频门限判断单元分别连接所述循环累加器和所述同步单元并输出控制时钟的enable源信号。
7.根据权利要求6所述的时钟域交互的方法，其特征在于：所述第一标准分频门限判断单元和第二标准分频门限判断单元结构相同，均包括分频系数减一单元、第一比较器单元、第二比较器单元以及电平输出单元；
所述循环累加器的输出分别连接所述第一比较器单元和第二比较器单元；
所述分频系数减一单元分别连接所述同步单元和所述第一比较器单元；
所述第二比较器单元分别连接所述低电平零信号和所述电平输出单元。
CN201610263747.5A 2016-04-26 2016-04-26 时钟域交互的电路及方法 Active CN105892559B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610263747.5A CN105892559B (zh) 2016-04-26 2016-04-26 时钟域交互的电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610263747.5A CN105892559B (zh) 2016-04-26 2016-04-26 时钟域交互的电路及方法

Publications (2)

Publication Number Publication Date
CN105892559A true CN105892559A (zh) 2016-08-24
CN105892559B CN105892559B (zh) 2018-12-18

Family

ID=56704738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610263747.5A Active CN105892559B (zh) 2016-04-26 2016-04-26 时钟域交互的电路及方法

Country Status (1)

Country Link
CN (1) CN105892559B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224140A (ja) * 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd 直交周波数分割多重装置
JP4867768B2 (ja) * 2007-04-06 2012-02-01 パナソニック電工株式会社 同期確立方法並びに直交周波数分割多重変調方法、通信装置
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
CN103067001A (zh) * 2011-10-24 2013-04-24 中国科学院微电子研究所 高效率射频电源的相位同步电路
CN103607183A (zh) * 2013-12-02 2014-02-26 哈尔滨理工大学 一种多通道隔离函数信号发生器及信号发生方法
CN103728516A (zh) * 2014-01-09 2014-04-16 福州瑞芯微电子有限公司 Soc芯片时钟检测电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224140A (ja) * 1999-02-03 2000-08-11 Matsushita Electric Ind Co Ltd 直交周波数分割多重装置
JP4867768B2 (ja) * 2007-04-06 2012-02-01 パナソニック電工株式会社 同期確立方法並びに直交周波数分割多重変調方法、通信装置
CN103067001A (zh) * 2011-10-24 2013-04-24 中国科学院微电子研究所 高效率射频电源的相位同步电路
CN102868395A (zh) * 2012-10-11 2013-01-09 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
CN103607183A (zh) * 2013-12-02 2014-02-26 哈尔滨理工大学 一种多通道隔离函数信号发生器及信号发生方法
CN103728516A (zh) * 2014-01-09 2014-04-16 福州瑞芯微电子有限公司 Soc芯片时钟检测电路

Also Published As

Publication number Publication date
CN105892559B (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN104270007B (zh) 开关电源电路及方法
CN103546125B (zh) 一种多选一无毛刺时钟切换电路
CN103645794B (zh) 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法
CN103197728A (zh) 不同时钟域无毛刺时钟切换电路的实现方法及电路
CN101592975B (zh) 一种时钟切换电路
CN100495918C (zh) 一种同步信号检测装置
CN103631360A (zh) 一种支持睡眠模式的芯片及方法
CN101593221B (zh) 一种防止异域时钟动态切换毛刺的方法和电路
CN106484029A (zh) 安全无毛刺时钟切换结构
CN103684375B (zh) 一种时钟分频切换电路及时钟芯片
CN104779935A (zh) 一种时钟无毛刺动态切换电路
CN101350612B (zh) 一种防止门控时钟毛刺的电路
CN102707766A (zh) 信号同步装置
CN104639159B (zh) 一种超低功耗且无亚稳态的频率数字转换器
CN202043085U (zh) 基于振荡环电路的全程可调数字脉宽调制器
CN109947226A (zh) 一种mcu芯片的uart唤醒电路
CN102156899B (zh) Rfid标签芯片时钟管理单元
CN102857222B (zh) 一种系统时钟的动态调整方法和电路
CN105892559A (zh) 时钟域交互的电路及方法
CN104518785B (zh) 跨域启动方法及电子装置
CN105958982A (zh) 提前时钟有效信号的电路及方法
CN109002277A (zh) 一种伪随机信号动态配置系统及方法
CN202135115U (zh) 一种随机时间-数字转换器
CN103647558A (zh) 一种曼彻斯特编码器电路
CN104917517B (zh) 用于实现低功耗、宽测量范围时间数字转换器的节能电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee after: Ruixin Microelectronics Co., Ltd

Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee before: Fuzhou Rockchips Electronics Co.,Ltd.