CN105847714A - Cmos输入图像数据的延时校正系统 - Google Patents
Cmos输入图像数据的延时校正系统 Download PDFInfo
- Publication number
- CN105847714A CN105847714A CN201610348757.9A CN201610348757A CN105847714A CN 105847714 A CN105847714 A CN 105847714A CN 201610348757 A CN201610348757 A CN 201610348757A CN 105847714 A CN105847714 A CN 105847714A
- Authority
- CN
- China
- Prior art keywords
- data
- processor
- cmos
- primary processor
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
CMOS输入图像数据的延时校正系统,涉及一种输入图像数据的延时校正系统,解决现有满足航天应用环境的器件内部未集成IODELAY和BITSLIP模块,导致难以实现高速串行输入数据的train工作模式的问题,本发明采用FPGA内部的DCM模块产生各独立的采样时钟,可在线实时调整以获得各位数据的最佳相位,实现位校正;通过内部可置位的移位寄存器进行输入数据的串并转换和字校正;采用DCM来产生不同相位的时钟,避免了采用比高速数据高数倍的采样时钟来进行数据采样,降低了功耗,提高了可靠性,本发明中把数据通道分类进行DCM的共用,减少FPGA内部DCM的使用数量。
Description
技术领域
本发明涉及一种输入图像数据的延时校正系统,具体涉及一种高速CMOS输入图像数据的延时校正方法。
背景技术
目前,CMOS图像传感器通常采用一个频率较低的主频时钟和与之同步控制信号输入,而输出的高速图像数据通常采用DDR方式输出,输出的图像数据频率为输出主频时钟的数倍。由于数据通道的输出信号存在延时,不同通道间的延时不尽相同,且各通道的数据与DDR的伴随时钟在每次上电的相对延迟也不同,故需要在接受数据前先进行延时校正。该过程是通过将一个已知的数据包存入芯片内的寄存器,然后再通过给芯片发一个读出指令,最后再收取该数据包,并记录下延时时间。这样就能获得每个通道的延时时间。
对于高档的可编程逻辑器件,如virtex 6等,在器件内部集成有IODELAY和BITSLIP模块,可方便实现位校正和字校正。而对于特殊的应用如航天应用,低档的可编程逻辑器件如virtex 2等,内部未集成IODELAY和BITSLIP模块,需要采用新的方法和芯片内别的资源来实现。
发明内容
本发明为解决现有满足航天应用环境的器件内部未集成IODELAY和BITSLIP模块,进而导致难以实现高速串行输入数据的train工作模式的问题,提供一种CMOS输入图像数据的延时校正系统。
CMOS输入图像数据的延时校正系统,包括主处理器和从处理器,多数据通道的CMOS图像传感器输出的图像数据分组同时传送至主处理器和从处理器,所述主处理器和从处理器同时对CMOS图像传感器输出的多数据通道的图像数据进行处理;
所述主处理器的工作过程为:主处理器在加电后进行上电初始化,初始化完毕后配置CMOS图像传感器的train模式,并等待从处理器发出准备好的信号,当主处理器接收到从处理器发出的准备好的信号后,启动CMOS图像传感器的train模式,同时所述主处理器向从处理器发出train模式开始命令;然后主处理器开始接收CMOS图像传感器输出的train数据,直到train模式完成;
所述主处理器等待接收从处理器的train模式完成信号,当接收到从处理器的train模式完成信号后,配置所述CMOS图像传感器摄像模式,同时向从处理器发出摄像开始命令;所述主处理器接收CMOS图像传感器输出的图像数据并进行处理;
所述从处理器的工作过程为:从处理器在加电后进行上电初始化,初始化完毕后向主处理器发出准备好的信号,然后从处理器开始等待;
当接收到主处理器发出train开始命令后,开始接收CMOS图像传感器输出的train数据,直到train模式完成,所述从处理器向主处理器发送train模式完成信号;开始等待;当接收到主处理器发出摄像开始命令后接收CMOS图像传感器输出的图像数据并进行处理。
本发明的有益效果:
1、本发明可使用低档的可编程逻辑器件实现高档器件的功能,满足高速CMOS图像数据的延时校正;
2、本发明采用DCM来产生不同相位的时钟,避免了采用比高速数据高数倍的采样时钟来进行数据采样,降低了功耗,提高了可靠性;
3、本发明采用各数据通道间的相对延迟在每次上电为固定的物理延迟,可事先测量通道间的延迟值,把数据通道分类进行DCM的共用,减少FPGA内部DCM的使用数量;
4、本发明采用伴随数据通道输出的同步像素时钟,利用其上升沿和串行数据的首位在每次上电的相对延迟固定,通过检测其上升沿来确定串行数据首位的位置,减少字校验的步骤和时间。
附图说明
图1为本发明所述的CMOS输入图像数据的延时校正系统的结构示意图;
图2为本发明所述的CMOS输入图像数据的延时校正系统中主处理器的工作流程图;
图3为本发明所述的CMOS输入图像数据的延时校正系统中从处理器的工作流程图;
图4为本发明所述的CMOS输入图像数据的延时校正系统中主从处理器进行字校验的原理示意图;
图5为本发明所述的CMOS输入图像数据的延时校正系统中字校验的流程图。
具体实施方式
具体实施方式一、结合图1至图5说明本实施方式,CMOS输入图像数据的延时校正系统,包括主处理器和从处理器,针对输入图像数据的通道数,本实施方式中对输入图像数据的延时校正可采用单片处理器或多片处理器来实现。对于采用多片处理器,结合图1,主处理器与从处理器进行通信,确认从处理器的状态,实现对CMOS图像传感器进行不同工作模式的控制。
所述主处理器和从处理器同时对CMOS图像传感器输出的不同通道的图像数据进行处理。所述主处理器的工作过程为:
主处理器在加电后实现进行上电初始化,在初始化完毕后配置CMOS传感器的train模式,配置CMOS传感器的train模式完毕后,等待从处理器发出的准备好信号;当接收到从处理器发出的准备好信号后启动CMOS传感器的train工作模式,同时向从处理器发出train开始命令;然后开始接收CMOS传感器输出的train数据,直到train过程完成;接着等待接收从处理器的train过程完成信号;当接收到接收从处理器的train过程完成信号后,配置CMOS传感器的正常摄像模式,同时向从处理器发出摄像开始命令;最后主处理器接收CMOS传感器正常摄像模式输出的图像数据,进行相关处理。
所述从处理器的工作过程:从处理器在加电后实现进行上电初始化,在初始化完毕后向处理器发出的准备好信号,然后开始等待;当接收到主处理器发出train开始命令,开始接收CMOS传感器输出的train数据,直到train过程完成,向主处理器发送train过程完成信号;然后开始等待;当接收到主处理器发出摄像开始命令,接收CMOS传感器正常摄像模式输出的图像数据,进行相关处理。
本实施方式中基于内部无IODELAY和BITSLIP专用模块的FPGA,采用各数据通道间的相对延迟在每次上电的物理延迟相对变化不大,可事先测量通道间的延迟值,把各数据通道分类进行内部DCM的共用,可共用的标准是通道间的延迟tdelay小于输出图像数据周期T的一半减去2倍采样保持时间的最大值tset_hold,并减去时钟和数据的抖动的最大值tjitter;即
根据上述标准把输入的图像数据分为多组,即确定产生不同相位的采样时钟的DCM个数,同时计算出各DCM输出时钟的相对相位延迟;可在线实时调整采样时钟的相位来获得数据的最佳相位,实现位校正。每次上电时位校正的步骤为:首先测量出第一组图像数据对应的DCM最佳相位值;然后根据之前计算出的各组图像数据对应的DCM最佳相位值的偏差值,计算出其余组图像数据对应的DCM最佳相位值,即实现位校正。
针对输出图像数据和时钟会随供电电压和温度的漂移而出现输出图像数据和时钟的相对相位发生漂移,导致采样数据错误的风险;可在每行图像数据的消隐期间进行漂移相对的检测,然后调整采样时钟相位,避免出现采样数据错误的风险。
本实施方式的主处理器和从处理器采用FPGA,通过在FPGA内部采用可置位的移位寄存器进行输入图像数据串行转换和字校正,同时产生各数据通道对应数据有效信号,通过FIFO将不同采样时钟域的数据转换为在同一个时钟域数据。利用数据有效信号的上升沿和串行数据的首位在每次上电的相对延迟变化小,通过检测数据有效信号上升沿来确定串行数据首位的位置范围,减少字校验的步骤和时间。
确定输入串行数据首位位置的步骤:首先采用FPGA内部工作时钟,即fclk=2fddrclk,fddrclk为伴随数据通道输出的DDR时钟的频率,对输入伴随数据通道输出的同步像素时钟进行采样,并在同步像素时钟的上升沿,产生脉冲宽度为1/fclk的正脉冲;然后把此正脉冲的位置作为移位寄存器转移的起始位置,进行字校验,结合图5,若校验正确,则此位置即为串行数据首位;若校验不正确,把此正脉冲的位置作为移位寄存器转移的起始位置的前一位置,进行字校验,若校验正确,则此位置即为串行数据首位;若不正确,把此正脉冲的位置作为移位寄存器转移的起始位置的后一位置。
本实施方式中,针对CMOS图像传感器,在输出数据的同时伴随数据通道输出的DDR时钟频率为伴随数据通道输出的同步像素时钟的频率,n为数据通道中串行数据位数。
结合图4说明本实施方式,各数据通道对应数据有效信号和对应时钟,通过FIFO将各通道数据转换为在同一个时钟下同步输出的数据,同时产生新的数据有效信号,然后进行后续处理。
本实施方式所述的主处理器和从处理器均采用virtex 2器件及其内部资源;所述CMOS图像传感器采用长光辰芯公司的全局快门的GSENSE2020。
Claims (7)
1.CMOS输入图像数据的延时校正系统,包括主处理器和从处理器,多数据通道的CMOS图像传感器输出的图像数据分组同时传送至主处理器和从处理器,所述主处理器和从处理器同时对CMOS图像传感器输出的多数据通道的图像数据进行处理;其特征是;所述主处理器的工作过程为:
主处理器在加电后进行上电初始化,初始化完毕后配置CMOS图像传感器的train模式,并等待从处理器发出准备好的信号,当主处理器接收到从处理器发出的准备好的信号后,启动CMOS图像传感器的train模式,同时所述主处理器向从处理器发出train模式开始命令;然后主处理器开始接收CMOS图像传感器输出的train数据,直到train模式完成;
所述主处理器等待接收从处理器的train模式完成信号,当接收到从处理器的train模式完成信号后,配置所述CMOS图像传感器摄像模式,同时向从处理器发出摄像开始命令;所述主处理器接收CMOS图像传感器输出的图像数据并进行处理;
所述从处理器的工作过程为:
从处理器在加电后进行上电初始化,初始化完毕后向主处理器发出准备好的信号,然后从处理器开始等待;
当接收到主处理器发出train开始命令后,开始接收CMOS图像传感器输出的train数据,直到train模式完成,所述从处理器向主处理器发送train模式完成信号;开始等待;
当接收到主处理器发出摄像开始命令后接收CMOS图像传感器输出的图像数据并进行处理。
2.根据权利要求1所述的CMOS输入图像数据的延时校正系统,其特征在于,所述主处理器和从处理器将多数据通道分类进行内部DCM共用,共用DCM的标准为:
式中,tdelay为CMOS图像传感器多通道间的延迟,T为CMOS图像传感器输出图像数据的周期,tset_hold为主从处理器内电路采样时间的最大值,tjitter为CMOS图像传感器输出时钟和数据的抖动的最大值。
3.根据权利要求2所述的CMOS输入图像数据的延时校正系统,其特征在于,根据共用DCM的标准,将主处理器和从处理器接收的图像数据分为多组,并计算各DCM输出时钟的相对相位延迟,实时调整采样时钟的相位,获得数据的最佳相位,实现位校正。
4.根据权利要求3所述的CMOS输入图像数据的延时校正系统,其特征在于,所述位校正的步骤为:首先测量出第一组图像数据对应的DCM最佳相位值;然后根据计算出的各组图像数据对应的DCM最佳相位值的偏差,计算出其余组图像数据对应的DCM最佳相位值,实现位校正。
5.根据权利要求1所述的CMOS输入图像数据的延时校正系统,其特征在于,在所述主处理器和从处理器采用FPGA,且FPGA内部采用可置位的移位寄存器进行输入图像数据串行转换和字校验,同时产生各数据通道对应数据有效信号,通过检测数据有效信号上升沿来确定串行数据首位的位置。
6.根据权利要求5所述的CMOS输入图像数据的延时校正系统,其特征在于,确定输入串行数据首位位置的步骤:首先采用FPGA内部工作时钟fclk对输入的伴随数据通道输出的同步像素时钟进行采样,并在同步像素时钟的上升沿,产生脉冲宽度为1/fclk的正脉冲;所述fclk=2fddrclk,fddrclk为伴随数据通道输出的DDR时钟的频率;
然后把所述正脉冲的位置作为移位寄存器转移的起始位置进行字校验,如果校验正确,将所述正脉冲的位置是移位寄存器转移的起始位置;如果校验不正确,则将所述正脉冲的位置作为移位寄存器转移的起始位置的前一位置进行字校验,若校验正确,则所述正脉冲的位置是移位寄存器转移的起始位置的前一位置;若校验不正确,则正脉冲的位置是移位寄存器转移的起始位置的后一位置。
7.根据权利要求5所述的CMOS输入图像数据的延时校正系统,其特征在于,各数据通道对应数据有效信号和时钟,通过FIFO将多数据通道不同采样时钟域的数据转换为在同一个时钟下同步输出的数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610348757.9A CN105847714B (zh) | 2016-05-24 | 2016-05-24 | Cmos输入图像数据的延时校正系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610348757.9A CN105847714B (zh) | 2016-05-24 | 2016-05-24 | Cmos输入图像数据的延时校正系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105847714A true CN105847714A (zh) | 2016-08-10 |
CN105847714B CN105847714B (zh) | 2018-10-09 |
Family
ID=56593306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610348757.9A Expired - Fee Related CN105847714B (zh) | 2016-05-24 | 2016-05-24 | Cmos输入图像数据的延时校正系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105847714B (zh) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106294228A (zh) * | 2016-08-17 | 2017-01-04 | 上海兆芯集成电路有限公司 | 输入输出扩展芯片以及其验证方法 |
CN106686323A (zh) * | 2016-11-08 | 2017-05-17 | 中国科学院西安光学精密机械研究所 | 一种高速cmos相机成像方法及系统 |
CN107257447A (zh) * | 2017-04-27 | 2017-10-17 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器的模拟装置 |
CN107454385A (zh) * | 2017-07-28 | 2017-12-08 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像数据训练系统及图像数据串并转换的仿真检测方法 |
CN107590093A (zh) * | 2017-09-15 | 2018-01-16 | 中国科学院长春光学精密机械与物理研究所 | 一种基于可变相位时钟模块的异步图像数据接收方法 |
CN107659807A (zh) * | 2017-09-27 | 2018-02-02 | 中国科学院长春光学精密机械与物理研究所 | 基于交替变换脉冲的cmos图像数据的训练方法 |
CN108810431A (zh) * | 2018-06-22 | 2018-11-13 | 中国科学院长春光学精密机械与物理研究所 | 多通道低频cmos串行图像数据的训练方法 |
CN109413348A (zh) * | 2018-11-14 | 2019-03-01 | 中国航空工业集团公司洛阳电光设备研究所 | 可应用于图像传感器的基于帧重置时序驱动方法 |
CN110035244A (zh) * | 2019-04-19 | 2019-07-19 | 中国科学院长春光学精密机械与物理研究所 | 多通道低频cmos串行图像数据的训练方法 |
CN110753221A (zh) * | 2019-11-18 | 2020-02-04 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器串行图像数据训练的实时校正系统 |
CN110830738A (zh) * | 2019-11-18 | 2020-02-21 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器的串行图像数据训练系统及仿真系统 |
CN111064862A (zh) * | 2019-12-27 | 2020-04-24 | 中国科学院长春光学精密机械与物理研究所 | 高速大面阵多通道cmos图像传感器数据训练方法 |
CN111147690A (zh) * | 2019-12-24 | 2020-05-12 | 浙江未来技术研究院(嘉兴) | 一种多图像传感器摄像机的帧同步装置及方法 |
CN112118441A (zh) * | 2020-09-22 | 2020-12-22 | 中国科学院长春光学精密机械与物理研究所 | 一种位校正改进的串行cmos图像数据训练方法 |
CN115334264A (zh) * | 2022-08-17 | 2022-11-11 | 中国电子科技集团公司第四十四研究所 | Cmos图像传感器片上时钟产生电路、模块及方法 |
CN117490838A (zh) * | 2024-01-03 | 2024-02-02 | 成都善思微科技有限公司 | 一种高可靠性的平板探测器数据采集方法、系统及计算机 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1385773A (zh) * | 2001-05-11 | 2002-12-18 | 华硕电脑股份有限公司 | 主机板cmos数据的自动设定方法及其装置 |
CN1717014A (zh) * | 2004-06-29 | 2006-01-04 | 富士通株式会社 | 图像处理对图像传感器的影响的降低 |
US20070127600A1 (en) * | 2005-12-06 | 2007-06-07 | Fujitsu Limited | Timing recovery circuit |
CN101212562A (zh) * | 2006-12-28 | 2008-07-02 | 比亚迪股份有限公司 | Cmos图像传感器固定模式噪声消除电路 |
CN101390379A (zh) * | 2006-02-27 | 2009-03-18 | 伊斯曼柯达公司 | 用于读出s/h阵列的延迟电路 |
CN101604968A (zh) * | 2009-05-21 | 2009-12-16 | 北京大学深圳研究生院 | 一种通道可扩展多相位高性能时钟设计方法及系统 |
US20120223757A1 (en) * | 2009-11-23 | 2012-09-06 | Texas Memory Systems, Inc. | Method and Apparatus for Clock Calibration in a Clocked Digital Device |
CN104166639A (zh) * | 2014-05-23 | 2014-11-26 | 中国人民解放军国防科学技术大学 | 10GSps8bit高速信号实时采集传输存储与回放系统 |
CN104597802A (zh) * | 2014-11-28 | 2015-05-06 | 苏州工业职业技术学院 | 一种超高采样率可重现数据采集系统 |
CN104836573A (zh) * | 2015-04-30 | 2015-08-12 | 北京空间机电研究所 | 一种超大面阵cmos相机多路高速信号的同步时钟系统 |
CN105049667A (zh) * | 2014-05-01 | 2015-11-11 | 柯尼卡美能达株式会社 | 图像处理装置以及图像形成装置 |
-
2016
- 2016-05-24 CN CN201610348757.9A patent/CN105847714B/zh not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1385773A (zh) * | 2001-05-11 | 2002-12-18 | 华硕电脑股份有限公司 | 主机板cmos数据的自动设定方法及其装置 |
CN1717014A (zh) * | 2004-06-29 | 2006-01-04 | 富士通株式会社 | 图像处理对图像传感器的影响的降低 |
US20070127600A1 (en) * | 2005-12-06 | 2007-06-07 | Fujitsu Limited | Timing recovery circuit |
CN101390379A (zh) * | 2006-02-27 | 2009-03-18 | 伊斯曼柯达公司 | 用于读出s/h阵列的延迟电路 |
CN101212562A (zh) * | 2006-12-28 | 2008-07-02 | 比亚迪股份有限公司 | Cmos图像传感器固定模式噪声消除电路 |
CN101604968A (zh) * | 2009-05-21 | 2009-12-16 | 北京大学深圳研究生院 | 一种通道可扩展多相位高性能时钟设计方法及系统 |
US20120223757A1 (en) * | 2009-11-23 | 2012-09-06 | Texas Memory Systems, Inc. | Method and Apparatus for Clock Calibration in a Clocked Digital Device |
CN105049667A (zh) * | 2014-05-01 | 2015-11-11 | 柯尼卡美能达株式会社 | 图像处理装置以及图像形成装置 |
CN104166639A (zh) * | 2014-05-23 | 2014-11-26 | 中国人民解放军国防科学技术大学 | 10GSps8bit高速信号实时采集传输存储与回放系统 |
CN104597802A (zh) * | 2014-11-28 | 2015-05-06 | 苏州工业职业技术学院 | 一种超高采样率可重现数据采集系统 |
CN104836573A (zh) * | 2015-04-30 | 2015-08-12 | 北京空间机电研究所 | 一种超大面阵cmos相机多路高速信号的同步时钟系统 |
Non-Patent Citations (2)
Title |
---|
宁永慧等: "FPGA中信号可靠性设计的方法研究", 《计算机测量与控制》 * |
王冶等: "CMOS图像传感器IBIS5A应用设计", 《微计算机信息》 * |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106294228B (zh) * | 2016-08-17 | 2019-06-04 | 上海兆芯集成电路有限公司 | 输入输出扩展芯片以及其验证方法 |
CN106294228A (zh) * | 2016-08-17 | 2017-01-04 | 上海兆芯集成电路有限公司 | 输入输出扩展芯片以及其验证方法 |
CN106686323A (zh) * | 2016-11-08 | 2017-05-17 | 中国科学院西安光学精密机械研究所 | 一种高速cmos相机成像方法及系统 |
CN106686323B (zh) * | 2016-11-08 | 2023-05-02 | 中国科学院西安光学精密机械研究所 | 一种高速cmos相机成像方法及系统 |
CN107257447A (zh) * | 2017-04-27 | 2017-10-17 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器的模拟装置 |
CN107257447B (zh) * | 2017-04-27 | 2019-11-29 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器的模拟装置 |
CN107454385A (zh) * | 2017-07-28 | 2017-12-08 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像数据训练系统及图像数据串并转换的仿真检测方法 |
CN107454385B (zh) * | 2017-07-28 | 2019-02-26 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像数据训练系统及图像数据串并转换的仿真检测方法 |
CN107590093A (zh) * | 2017-09-15 | 2018-01-16 | 中国科学院长春光学精密机械与物理研究所 | 一种基于可变相位时钟模块的异步图像数据接收方法 |
CN107590093B (zh) * | 2017-09-15 | 2020-05-05 | 中国科学院长春光学精密机械与物理研究所 | 一种基于可变相位时钟模块的异步图像数据接收方法 |
CN107659807A (zh) * | 2017-09-27 | 2018-02-02 | 中国科学院长春光学精密机械与物理研究所 | 基于交替变换脉冲的cmos图像数据的训练方法 |
CN108810431A (zh) * | 2018-06-22 | 2018-11-13 | 中国科学院长春光学精密机械与物理研究所 | 多通道低频cmos串行图像数据的训练方法 |
CN108810431B (zh) * | 2018-06-22 | 2021-04-09 | 中国科学院长春光学精密机械与物理研究所 | 多通道低频cmos串行图像数据的训练方法 |
CN109413348A (zh) * | 2018-11-14 | 2019-03-01 | 中国航空工业集团公司洛阳电光设备研究所 | 可应用于图像传感器的基于帧重置时序驱动方法 |
CN109413348B (zh) * | 2018-11-14 | 2021-01-01 | 中国航空工业集团公司洛阳电光设备研究所 | 可应用于图像传感器的基于帧重置时序驱动方法 |
CN110035244A (zh) * | 2019-04-19 | 2019-07-19 | 中国科学院长春光学精密机械与物理研究所 | 多通道低频cmos串行图像数据的训练方法 |
CN110035244B (zh) * | 2019-04-19 | 2021-03-30 | 中国科学院长春光学精密机械与物理研究所 | 多通道低频cmos串行图像数据的训练方法 |
CN110753221B (zh) * | 2019-11-18 | 2021-04-27 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器串行图像数据训练的实时校正系统 |
CN110830738A (zh) * | 2019-11-18 | 2020-02-21 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器的串行图像数据训练系统及仿真系统 |
CN110753221A (zh) * | 2019-11-18 | 2020-02-04 | 中国科学院长春光学精密机械与物理研究所 | Cmos图像传感器串行图像数据训练的实时校正系统 |
CN111147690A (zh) * | 2019-12-24 | 2020-05-12 | 浙江未来技术研究院(嘉兴) | 一种多图像传感器摄像机的帧同步装置及方法 |
CN111064862A (zh) * | 2019-12-27 | 2020-04-24 | 中国科学院长春光学精密机械与物理研究所 | 高速大面阵多通道cmos图像传感器数据训练方法 |
CN111064862B (zh) * | 2019-12-27 | 2021-06-01 | 中国科学院长春光学精密机械与物理研究所 | 高速大面阵多通道cmos图像传感器数据训练方法 |
CN112118441A (zh) * | 2020-09-22 | 2020-12-22 | 中国科学院长春光学精密机械与物理研究所 | 一种位校正改进的串行cmos图像数据训练方法 |
CN112118441B (zh) * | 2020-09-22 | 2021-06-15 | 中国科学院长春光学精密机械与物理研究所 | 一种位校正改进的串行cmos图像数据训练方法 |
CN115334264A (zh) * | 2022-08-17 | 2022-11-11 | 中国电子科技集团公司第四十四研究所 | Cmos图像传感器片上时钟产生电路、模块及方法 |
CN115334264B (zh) * | 2022-08-17 | 2024-04-09 | 中国电子科技集团公司第四十四研究所 | Cmos图像传感器片上时钟产生电路、模块及方法 |
CN117490838A (zh) * | 2024-01-03 | 2024-02-02 | 成都善思微科技有限公司 | 一种高可靠性的平板探测器数据采集方法、系统及计算机 |
CN117490838B (zh) * | 2024-01-03 | 2024-03-19 | 成都善思微科技有限公司 | 一种高可靠性的平板探测器数据采集方法、系统及计算机 |
Also Published As
Publication number | Publication date |
---|---|
CN105847714B (zh) | 2018-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105847714A (zh) | Cmos输入图像数据的延时校正系统 | |
CN106253902B (zh) | 具有多器件同步复位识别校正功能的多通道并行采集系统 | |
US8942333B2 (en) | Apparatus and methods for clock alignment for high speed interfaces | |
US5115455A (en) | Method and apparatus for stabilized data transmission | |
CN106537783B (zh) | 时钟同步 | |
KR100283635B1 (ko) | 데이타처리장치,반도체기억장치,및데이타처리방법 | |
KR102448923B1 (ko) | 조정된 단일 클록 소스 동기 직렬화기역직렬화기 프로토콜을 사용하는 고속 데이터 전송 | |
US9478268B2 (en) | Distributed clock synchronization | |
CN106385256A (zh) | 具有存储同步识别功能的多通道并行采集系统 | |
CN205750775U (zh) | 源同步数据传送装置与系统 | |
CN102931994B (zh) | 应用于信号处理芯片的高速信号采样和同步的架构及方法 | |
CN102035512B (zh) | 一种基于时钟分相技术的数字延时同步机及延时方法 | |
JP4272515B2 (ja) | 位相補正回路 | |
CN108804371A (zh) | 一种多通道高速数据接收的同步自校正方法 | |
US20200106597A1 (en) | Low-power, low-latency time-to-digital-converter-based serial link | |
US20150380067A1 (en) | Memory controller | |
CN109905701A (zh) | 时间同步精度的检测系统 | |
CN102651685B (zh) | 信号延迟装置和方法 | |
CN104298150B (zh) | 一种基于fpga专用逻辑资源的tdc实现方法及其装置 | |
CN105306058A (zh) | 一种基于时钟调相的高速数字信号采集系统 | |
CN106850178A (zh) | 多路高速串行图像数据的传输系统 | |
CN106209090A (zh) | 一种基于fpga的合并单元秒脉冲同步输出系统及方法 | |
KR102256556B1 (ko) | 반도체 장치 및 그를 포함하는 반도체 시스템 | |
US8513989B1 (en) | Integrated circuit, micro-controller unit, and method including a synchronous sampling controller | |
TWI635706B (zh) | 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20181009 |