CN105826211A - 半导体产品、制造该半导体产品的治具及方法 - Google Patents

半导体产品、制造该半导体产品的治具及方法 Download PDF

Info

Publication number
CN105826211A
CN105826211A CN201610308240.7A CN201610308240A CN105826211A CN 105826211 A CN105826211 A CN 105826211A CN 201610308240 A CN201610308240 A CN 201610308240A CN 105826211 A CN105826211 A CN 105826211A
Authority
CN
China
Prior art keywords
semiconductor product
product
groove
upper groove
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610308240.7A
Other languages
English (en)
Other versions
CN105826211B (zh
Inventor
汪虞
王政尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Riyuexin Semiconductor Suzhou Co ltd
Original Assignee
SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd filed Critical SUZHOU RIYUEXIN SEMICONDUCTOR CO Ltd
Priority to CN201610308240.7A priority Critical patent/CN105826211B/zh
Publication of CN105826211A publication Critical patent/CN105826211A/zh
Application granted granted Critical
Publication of CN105826211B publication Critical patent/CN105826211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明是关于半导体产品、制造该半导体产品的治具及方法。根据本发明一实施例的半导体产品治具包括上表面、与所述上表面相对的下表面，及若干呈阵列排布的产品承载区。每一产品承载区具有上凹槽及下凹槽，其中上凹槽自上表面凹陷延伸且在上表面的开口经配置以与所承载的产品尺寸相适应以经配置将所承载的产品固持于上凹槽；下凹槽自上凹槽底部的一部分向下延伸并贯穿下表面。本发明允许在不改变传统溅镀工艺机台和材料且不增加成本的条件下，在BGA封装型半导体产品上形成电磁屏蔽层，而不影响该BGA封装型半导体产品的正常电路性能。

Description

半导体产品、制造该半导体产品的治具及方法
技术领域
本发明涉及半导体技术领域，特别是涉及半导体产品、制造该半导体产品的治具及方法。
背景技术
目前在对噪声敏感的半导体产品设置电磁(EMI，ElectromagneticInterference)屏蔽层时，通常使用溅镀工艺。在传统的溅镀工艺中，金属原子处于高度激发的状态。即使需要溅镀的半导体产品底部和保护胶带之间存在一点点空隙，也会导致金属溢镀到半导体产品的引脚面，造成半导体产品短路。对于焊球阵列封装(BGA，BallGridArray)产品而言，由于其背面植有锡球，势必无法以引脚面贴于胶带的传统方式制作电磁屏蔽层。
鉴于BGA封装的各种优势，其得到越来越广泛的应用。因而业内亟需解决BGA封装型半导体产品的电磁屏蔽层设置问题。
发明内容
本发明的一个目的是提供一种半导体产品治具及使用该半导体产品治具的制造方法，该半导体产品治具及使用该半导体产品治具的制造方法允许在不改变传统溅镀工艺机台和材料且不增加成本的条件下，在BGA封装型半导体产品上形成电磁屏蔽层，而不影响该BGA封装型半导体产品的正常电路性能。
本发明的一实施例提供一半导体产品治具，其包括：上表面、与上表面相对的下表面，及若干呈阵列排布的产品承载区。产品承载区中的每一者具有上凹槽及下凹槽，其中上凹槽自上表面凹陷延伸，且上凹槽在上表面的开口经配置以与所承载的产品尺寸相适应以经配置将所承载的产品固持于上凹槽，下凹槽自上凹槽底部的一部分向下延伸并贯穿下表面。
在本发明的一实施例中，下凹槽经配置在应用时为真空。所承载的产品是焊球阵列封装芯片，其中焊球阵列封装芯片于固持于上凹槽方向上的宽度大于等于上凹槽在该方向上的宽度，上凹槽的深度大于焊球阵列封装芯片的焊球高度d，且焊球阵列封装芯片的位于外侧的焊球到该外侧的距离c>1.45*d+0.075mm。半导体产品治具可经配置进一步包含贴附于上表面的胶带，且胶带贴附上凹槽的底部以遮蔽下凹槽在底部的开口，胶带厚度为100μm以上。
本发明的另一实施例提供一在半导体产品上形成电磁屏蔽层的方法，其包括：提供半导体产品治具。该半导体治具包括：一上表面；一下表面，与上表面相对；及若干呈阵列排布的产品承载区。产品承载区中的每一者具有上凹槽及下凹槽，其中上凹槽自上表面凹陷延伸，下凹槽自上凹槽底部的一部分向下延伸并贯穿下表面。该在半导体产品上形成电磁屏蔽层的方法进一步包含将胶带贴附于上表面，及将胶带贴附于上凹槽的底部以遮蔽下凹槽在底部的开口；将半导体产品固持于产品承载区中相应一者的上凹槽以使得半导体产品的边缘与胶带充分粘合；将下凹槽设置为真空；及在半导体产品的上表面上形成电磁屏蔽层。
本发明的又一实施例还提供一具有电磁屏蔽层的半导体产品，其可由上述方法使用上述半导体产品治具得到。
本发明实施例可有效地防止在溅镀工艺中从靶材溅射出的金属原子接触到半导体产品的底面，从而避免半导体产品的引脚间因溢镀而发生短路；尤其适用于BGA封装型的半导体产品。
附图说明
图1是根据本发明一实施例的半导体产品治具的俯视图；
图2是图1中所示的半导体产品治具的剖面图；及
图3a-3d是根据本发明一实施例在半导体产品上形成EMI屏蔽层的方法的流程图，其可使用图1、2所示的半导体产品治具。
具体实施方式
为更好的理解本发明的精神，以下结合本发明的部分优选实施例对其作进一步说明。
在实施溅镀工艺期间，从靶材溅射出的金属原子，通常为铜(Cu)或不锈钢(SUS)金属原子，处于高度激发的状态。由于BGA封装型的半导体产品的引脚面上植有呈阵列分布的锡球，如果以传统的方式将胶带粘附在平坦溅镀板上时，半导体产品和胶带之间势必存在一定高度的空隙。因此，在实施溅镀工艺时，从靶材溅射出的一部分金属原子将通过半导体产品和胶带之间的空隙溢镀到引脚面上，从而导致半导体产品的锡球间短路。本发明实施例提供的半导体产品治具10可很好的解决上述问题，而且并不局限于BGA封装型的半导体产品。
图1是根据本发明一实施例的半导体产品治具10的俯视图，图2是图1中所示的半导体产品治具10的剖面图。
如图1、2所示，该半导体产品治具10具有相对的上表面100和下表面102，及自上表面100贯穿下表面102的呈阵列排布的多个产品承载区12。产品承载区12中的每一者具有上凹槽120和下凹槽122，其中上凹槽120自上表面100向下凹陷延伸，且上凹槽120在上表面100的开口124经配置以与所承载的产品(待处理的半导体产品)20尺寸相适应以经配置将所承载的产品20固持于上凹槽120。下凹槽122自上凹槽120的底部126的一部分向下延伸并贯穿下表面102，即下凹槽122于上凹槽120的底部126的开口128的尺寸小于上凹槽120的底部126的尺寸。对BGA封装型的半导体产品20而言，优选的，其固持于上凹槽120方向上的宽度大于等于上凹槽120在该方向上的宽度。同时，上凹槽120的深度大于该BGA封装型的半导体产品20的焊球200的高度d，且该BGA封装型的半导体产品20的位于外侧的焊球200到该外侧的距离c>1.45*d+0.075mm。
产品承载区12的上凹槽120在垂直方向上的截面形状可为楔形或矩形，本实施例中，半导体产品治具10同时包括截面形状为楔形以及截面为矩形的上凹槽120。产品承载区12的下凹槽122在垂直方向的截面可为矩形或其它便于配置为真空的形状。在根据本发明的一实施例中，该半导体产品治具10可进一步包含贴合于上表面100上的胶带14(参见图3a-3d),该胶带14可固定产品承载区12所承载的半导体产品20及遮蔽产品承载区12的下凹槽122于上凹槽120的底部126上的开口128。
图3a-图3d是根据本发明一实施例在半导体产品20上形成EMI屏蔽层22的方法的流程图，该方法可使用图1、2所示的半导体产品治具10。
如图3a所示，提供一半导体产品治具10，本实施例中该半导体产品治具10如图1、2实施例所示。该半导体产品治具10的上表面100上可预设胶带14，或另外设置，使胶带14贴附于半导体产品治具10的上表面100，且经产品承载区12的上凹槽120的侧壁和底部126，从而遮蔽下凹槽122在上凹槽120的底部126的开口128以利后续的真空操作。胶带14可选用具有一定厚度的双面粘性胶膜，例如硅胶双面胶膜以便胶带14可承受一定的冲击力。在根据本发明的一实施例中，胶带14的厚度大于等于100μm，例如胶带14的厚度可为200μm。
如图3b所示，将待处理的半导体产品20，例如BGA芯片20固持于产品承载区12中相应一者的上凹槽120处。显然，除BGA芯片20外，本发明还适用于其它封装类型的半导体产品20，此处不赘述。相应的，该BGA芯片20的延伸于上凹槽120外的底面与胶带14充分粘合而被固定于半导体治具10的上表面100上。在其它实施例中，待处理的半导体产品20也可小于上凹槽120的开口124的宽度b而卡嵌于上凹槽120。
如图3c所示，将产品承载区12的下凹槽122设置为真空并开启真空操作。此时，位于下凹槽122在上凹槽120的底部126的开口128处的胶带14在真空作用下向下弯曲；同时，在BGA芯片20上施加一定的外力，使得BGA芯片20的底面的边缘与上凹槽120在上表面100上的开口124处的胶带14更加较紧地粘合。在保证BGA芯片20被有效固定之后，靶材40开始实施溅镀工艺。由于BGA芯片20的底面的边缘与胶带14充分地粘合，因此，在实施溅镀工艺期间，能够防止从靶材100溅射出的金属原子42进入上凹槽120中而溢镀到BGA芯片20的底面，从而BGA芯片20的引脚(焊球)200间因溢镀而发生短路。
如图3d所示，溅镀工艺完成之后，在BGA芯片20的外表面即可形成EMI屏蔽层22。将BGA芯片20从半导体产品治具10上取下，即可得到具有EMI屏蔽层22的BGA芯片20。在根据本发明的一个实施例中，在半导体产品20的上表面上形成电磁屏蔽层22可进一步包括：溅镀帮助附着金属材料，如不锈钢以形成电磁屏蔽层22的最下层，溅镀电磁屏蔽金属材料，如铜以形成电磁屏蔽层22的中间层，以及溅镀抗氧化金属材料，如不锈钢以形成电磁屏蔽层22的最上层。相应的，所形成的EMI屏蔽层22可具有三层结构(未示出)。在根据本发明的一个实施例中，最下层的厚度为0.025-0.1μm，中间层的厚度为1-20μm，在另一实施例中，中间层的厚度为3-6μm，最上层和最下层的厚度之和为0.3-0.5μm。
本发明实施例所提供的半导体治具10及使用该半导体治具10的制造方法可适用于BGA封装类的半导体产品20，可有效防止在溅镀工艺中金属溢镀到半导体产品20的引脚面，从而避免半导体产品20短路而保证产品的良率。
本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (12)

1.一种半导体产品治具，其包括：
上表面；
下表面，与所述上表面相对；及
若干呈阵列排布的产品承载区，所述产品承载区中的每一者具有上凹槽及下凹槽，其中所述上凹槽自所述上表面凹陷延伸，且所述上凹槽在所述上表面的开口经配置以与所承载的产品尺寸相适应以经配置将所承载的产品固持于所述上凹槽，所述下凹槽自所述上凹槽底部的一部分向下延伸并贯穿所述下表面。
2.根据权利要求1所述的半导体产品治具，其中所述下凹槽经配置在应用时为真空。
3.根据权利要求1所述的半导体产品治具，其中所承载的产品是焊球阵列封装芯片。
4.根据权利要求3所述的半导体产品治具，其中所述焊球阵列封装芯片于固持于所述上凹槽方向上的宽度大于等于所述上凹槽在该方向上的宽度。
5.根据权利要求3所述的半导体产品治具，其中所述上凹槽的深度大于所述焊球阵列封装芯片的焊球高度d，且所述焊球阵列封装芯片的位于外侧的焊球到该外侧的距离c>1.45*d+0.075mm。
6.根据权利要求1所述的半导体产品治具，其中所述半导体产品治具经配置进一步包含贴附于所述上表面的胶带，且所述胶带贴附所述上凹槽的底部以遮蔽所述下凹槽在所述底部的开口。
7.根据权利要求6所述的半导体产品治具，其中所述胶带厚度为100μm以上。
8.一种在半导体产品上形成电磁屏蔽层的方法，其包括：
提供半导体产品治具，其包括：
一上表面；
一下表面，与所述上表面相对；及
若干呈阵列排布的产品承载区，所述产品承载区中的每一者具有上凹槽及下凹槽，其中所述上凹槽自所述上表面凹陷延伸，所述下凹槽自所述上凹槽底部的一部分向下延伸并贯穿所述下表面；
将胶带贴附于所述上表面，及将所述胶带贴附于所述上凹槽的底部以遮蔽所述下凹槽在所述底部的开口；
将所述半导体产品固持于所述产品承载区中相应一者的上凹槽以使得所述半导体产品的边缘与所述胶带充分粘合；
将所述下凹槽设置为真空；及
在所述半导体产品的上表面上形成电磁屏蔽层。
9.根据权利要求8所述的方法，其中在所述半导体产品的上表面上形成电磁屏蔽层进一步包括：溅镀帮助附着金属材料以形成所述电磁屏蔽层的最下层，溅镀电磁屏蔽金属材料以形成所述电磁屏蔽层的中间层，以及溅镀抗氧化金属材料以形成所述电磁屏蔽层的最上层。
10.根据权利要求8所述的方法，其中所述胶带是双面粘性胶膜。
11.根据权利要求8所述的方法，其中所述胶带的厚度为100μm以上。
12.一种半导体产品，其是焊球阵列封装芯片且具有通过权利要求8至11中任意一项所述的方法而形成的电磁屏蔽层。
CN201610308240.7A 2016-05-11 2016-05-11 半导体产品、制造该半导体产品的治具及方法 Active CN105826211B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610308240.7A CN105826211B (zh) 2016-05-11 2016-05-11 半导体产品、制造该半导体产品的治具及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610308240.7A CN105826211B (zh) 2016-05-11 2016-05-11 半导体产品、制造该半导体产品的治具及方法

Publications (2)

Publication Number Publication Date
CN105826211A true CN105826211A (zh) 2016-08-03
CN105826211B CN105826211B (zh) 2018-10-19

Family

ID=56528576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610308240.7A Active CN105826211B (zh) 2016-05-11 2016-05-11 半导体产品、制造该半导体产品的治具及方法

Country Status (1)

Country Link
CN (1) CN105826211B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364875A (zh) * 2017-12-29 2018-08-03 合肥通富微电子有限公司 Qfn封装体底部防镀处理方法
CN109055912A (zh) * 2018-08-21 2018-12-21 环旭电子股份有限公司 一种溅镀载具及溅镀方法
CN110098130A (zh) * 2019-03-13 2019-08-06 通富微电子股份有限公司 一种系统级封装方法及封装器件
CN110565058A (zh) * 2019-08-29 2019-12-13 江苏长电科技股份有限公司 一种bga产品的磁控溅射方法
CN114293164A (zh) * 2021-12-29 2022-04-08 立芯科技(昆山)有限公司 一种半导体产品的电磁屏蔽层制备方法及半导体产品
CN115074808A (zh) * 2021-03-16 2022-09-20 江苏长电科技股份有限公司 用于放置封装组件的电镀载台及电镀方法
CN115466576A (zh) * 2022-08-29 2022-12-13 青岛歌尔微电子研究院有限公司 Uv胶带、bga磁控溅射封装方法和bga电子产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507649A (zh) * 2001-02-13 2004-06-23 株式会社尼康 保持装置、保持方法、曝光装置以及器件制造方法
CN101172344A (zh) * 2006-11-02 2008-05-07 梁溶灿 真空吸附系统
US20110073776A1 (en) * 2009-09-30 2011-03-31 Kyocera Corporation Attraction member, and attraction device and charged particle beam apparatus using the same
CN102339780A (zh) * 2011-09-30 2012-02-01 格科微电子（上海）有限公司 晶片的吸附与支撑装置及其衬垫、半导体处理设备
CN205723454U (zh) * 2016-05-11 2016-11-23 苏州日月新半导体有限公司 半导体产品及其制造该半导体产品的治具

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507649A (zh) * 2001-02-13 2004-06-23 株式会社尼康 保持装置、保持方法、曝光装置以及器件制造方法
CN101172344A (zh) * 2006-11-02 2008-05-07 梁溶灿 真空吸附系统
US20110073776A1 (en) * 2009-09-30 2011-03-31 Kyocera Corporation Attraction member, and attraction device and charged particle beam apparatus using the same
CN102339780A (zh) * 2011-09-30 2012-02-01 格科微电子（上海）有限公司 晶片的吸附与支撑装置及其衬垫、半导体处理设备
CN205723454U (zh) * 2016-05-11 2016-11-23 苏州日月新半导体有限公司 半导体产品及其制造该半导体产品的治具

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364875A (zh) * 2017-12-29 2018-08-03 合肥通富微电子有限公司 Qfn封装体底部防镀处理方法
CN109055912A (zh) * 2018-08-21 2018-12-21 环旭电子股份有限公司 一种溅镀载具及溅镀方法
CN110098130A (zh) * 2019-03-13 2019-08-06 通富微电子股份有限公司 一种系统级封装方法及封装器件
CN110098130B (zh) * 2019-03-13 2021-11-23 通富微电子股份有限公司 一种系统级封装方法及封装器件
CN110565058A (zh) * 2019-08-29 2019-12-13 江苏长电科技股份有限公司 一种bga产品的磁控溅射方法
CN110565058B (zh) * 2019-08-29 2021-07-27 江苏长电科技股份有限公司 一种bga产品的磁控溅射方法
CN115074808A (zh) * 2021-03-16 2022-09-20 江苏长电科技股份有限公司 用于放置封装组件的电镀载台及电镀方法
CN114293164A (zh) * 2021-12-29 2022-04-08 立芯科技(昆山)有限公司 一种半导体产品的电磁屏蔽层制备方法及半导体产品
CN114293164B (zh) * 2021-12-29 2024-04-12 立芯科技(昆山)有限公司 一种半导体产品的电磁屏蔽层制备方法及半导体产品
CN115466576A (zh) * 2022-08-29 2022-12-13 青岛歌尔微电子研究院有限公司 Uv胶带、bga磁控溅射封装方法和bga电子产品
CN115466576B (zh) * 2022-08-29 2023-11-17 青岛歌尔微电子研究院有限公司 Uv胶带、bga磁控溅射封装方法和bga电子产品

Also Published As

Publication number Publication date
CN105826211B (zh) 2018-10-19

Similar Documents

Publication Publication Date Title
CN105826211A (zh) 半导体产品、制造该半导体产品的治具及方法
US9773753B1 (en) Semiconductor devices and methods of manufacturing the same
US11664239B2 (en) Lead frame for improving adhesive fillets on semiconductor die corners
JP6076559B1 (ja) 半導体パッケージのｅｍｉシールド処理工法
US7456494B2 (en) Surface mount electronic component and process for manufacturing same
US10177099B2 (en) Semiconductor package structure, package on package structure and packaging method
US10797004B2 (en) Semiconductor device package
KR20080019726A (ko) 치수 제어가 개선된 플라스틱 반도체 패키지
KR20160136498A (ko) Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프
CN110277374A (zh) 具有屏蔽件的集成电路（ic）封装及其生产方法
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
US20160013074A1 (en) Fabrication method of packaging substrate
CN109727945B (zh) 衬底结构及半导体封装元件的制造方法
KR101640773B1 (ko) 전자파 차폐막을 구비한 반도체 패키지의 제조 방법 및 이를 위한 장치
US20110241187A1 (en) Lead frame with recessed die bond area
KR20040037575A (ko) 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
US9171740B2 (en) Quad flat non-leaded semiconductor package and fabrication method thereof
CN105762127B (zh) 封装基板、半导体封装件及其制法
CN205723454U (zh) 半导体产品及其制造该半导体产品的治具
US8502358B2 (en) Integrated circuit packaging system with multi-row leads and method of manufacture thereof
CN101471320A (zh) 基板封装结构
US20210082836A1 (en) Substrate structure and method for manufacturing a semiconductor package
JP2015056540A (ja) 半導体装置及びその製造方法
CN113851445A (zh) 半导体封装件及其形成方法
KR100979998B1 (ko) 반도체 패키지 제조용 히트블럭

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 188, Suhong West Road, Suzhou Industrial Park, Suzhou, Jiangsu Province

Patentee after: Riyuexin semiconductor (Suzhou) Co.,Ltd.

Address before: 215026 No. 188, Suhong West Road, Suzhou Industrial Park, Jiangsu Province

Patentee before: SUZHOU ASEN SEMICONDUCTORS Co.,Ltd.