CN205723454U - 半导体产品及其制造该半导体产品的治具 - Google Patents

Abstract

本实用新型是关于半导体产品及其制造该半导体产品的治具。根据本实用新型一实施例的半导体产品治具包括上表面、与所述上表面相对的下表面，及若干呈阵列排布的产品承载区。每一产品承载区具有上凹槽及下凹槽，其中上凹槽自上表面凹陷延伸且在上表面的开口经配置以与所承载的产品尺寸相适应以经配置将所承载的产品固持于上凹槽；下凹槽自上凹槽底部的一部分向下延伸并贯穿下表面。本实用新型允许在不改变传统溅镀工艺机台和材料且不增加成本的条件下，在BGA封装型半导体产品上形成电磁屏蔽层，而不影响该BGA封装型半导体产品的正常电路性能。

Description

半导体产品及其制造该半导体产品的治具

技术领域

本实用新型涉及半导体技术领域，特别是涉及半导体产品、制造该半导体产品的治具及方法。

背景技术

目前在对噪声敏感的半导体产品设置电磁(EMI，ElectromagneticInterference)屏蔽层时，通常使用溅镀工艺。在传统的溅镀工艺中，金属原子处于高度激发的状态。即使需要溅镀的半导体产品底部和保护胶带之间存在一点点空隙，也会导致金属溢镀到半导体产品的引脚面，造成半导体产品短路。对于焊球阵列封装(BGA，Ball GridArray)产品而言，由于其背面植有锡球，势必无法以引脚面贴于胶带的传统方式制作电磁屏蔽层。

鉴于BGA封装的各种优势，其得到越来越广泛的应用。因而业内亟需解决BGA封装型半导体产品的电磁屏蔽层设置问题。

实用新型内容

本实用新型的一个目的是提供一种半导体产品治具，该半导体产品治具允许在不改变传统溅镀工艺机台和材料且不增加成本的条件下，在BGA封装型半导体产品上形成电磁屏蔽层，而不影响该BGA封装型半导体产品的正常电路性能。

本实用新型的一实施例提供一半导体产品治具，其包括：上表面、与上表面相对的下表面，及若干呈阵列排布的产品承载区。产品承载区中的每一者具有上凹槽及下凹槽，其中上凹槽自上表面凹陷延伸，且上凹槽在上表面的开口经配置以与所承载的产品尺寸相适应以经配置将所承载的产品固持于上凹槽，下凹槽自上凹槽底部的一部分向下延伸并贯穿下表面。

在本实用新型的一实施例中，下凹槽经配置在应用时为真空。所承载的产品是焊球阵列封装芯片，其中焊球阵列封装芯片于固持于上凹槽方向上的宽度大于等于上凹槽在该方向上的宽度，上凹槽的深度大于焊球阵列封装芯片的焊球高度d，且焊球阵列封装 芯片的位于外侧的焊球到该外侧的距离c>1.45*d+0.075mm。半导体产品治具可经配置进一步包含贴附于上表面的胶带，且胶带贴附上凹槽的底部以遮蔽下凹槽在底部的开口，胶带厚度为100μm以上。

本实用新型的另一实施例还提供了使用上述半导体产品治具制造的半导体产品。

本实用新型实施例可有效地防止在溅镀工艺中从靶材溅射出的金属原子接触到半导体产品的底面，从而避免半导体产品的引脚间因溢镀而发生短路；尤其适用于BGA封装型的半导体产品。

附图说明

图1是根据本实用新型一实施例的半导体产品治具的俯视图；

图2是图1中所示的半导体产品治具的剖面图；及

图3a-3d是根据本实用新型一实施例在半导体产品上形成EMI屏蔽层的方法的流程图，其可使用图1、2所示的半导体产品治具。

具体实施方式

为更好的理解本实用新型的精神，以下结合本实用新型的部分优选实施例对其作进一步说明。

在实施溅镀工艺期间，从靶材溅射出的金属原子，通常为铜(Cu)或不锈钢(SUS)金属原子，处于高度激发的状态。由于BGA封装型的半导体产品的引脚面上植有呈阵列分布的锡球，如果以传统的方式将胶带粘附在平坦溅镀板上时，半导体产品和胶带之间势必存在一定高度的空隙。因此，在实施溅镀工艺时，从靶材溅射出的一部分金属原子将通过半导体产品和胶带之间的空隙溢镀到引脚面上，从而导致半导体产品的锡球间短路。本实用新型实施例提供的半导体产品治具10可很好的解决上述问题，而且并不局限于BGA封装型的半导体产品。

图1是根据本实用新型一实施例的半导体产品治具10的俯视图，图2是图1中所示的半导体产品治具10的剖面图。

如图1、2所示，该半导体产品治具10具有相对的上表面100和下表面102，及自上表面100贯穿下表面102的呈阵列排布的多个产品承载区12。产品承载区12中的每一者具有上凹槽120和下凹槽122，其中上凹槽120自上表面100向下凹陷延伸，且上凹槽120在上表面100的开口124经配置以与所承载的产品(待处理的半导体产品)20 尺寸相适应以经配置将所承载的产品20固持于上凹槽120。下凹槽122自上凹槽120的底部126的一部分向下延伸并贯穿下表面102，即下凹槽122于上凹槽120的底部126的开口128的尺寸小于上凹槽120的底部126的尺寸。对BGA封装型的半导体产品20而言，优选的，其固持于上凹槽120方向上的宽度大于等于上凹槽120在该方向上的宽度。同时，上凹槽120的深度大于该BGA封装型的半导体产品20的焊球200的高度d，且该BGA封装型的半导体产品20的位于外侧的焊球200到该外侧的距离c>1.45*d+0.075mm。

产品承载区12的上凹槽120在垂直方向上的截面形状可为楔形或矩形，本实施例中，半导体产品治具10同时包括截面形状为楔形以及截面为矩形的上凹槽120。产品承载区12的下凹槽122在垂直方向的截面可为矩形或其它便于配置为真空的形状。在根据本实用新型的一实施例中，该半导体产品治具10可进一步包含贴合于上表面100上的胶带14(参见图3a-3d),该胶带14可固定产品承载区12所承载的半导体产品20及遮蔽产品承载区12的下凹槽122于上凹槽120的底部126上的开口128。

图3a-图3d是根据本实用新型一实施例在半导体产品20上形成EMI屏蔽层22的方法的流程图，该方法可使用图1、2所示的半导体产品治具10。

如图3a所示，提供一半导体产品治具10，本实施例中该半导体产品治具10如图1、2实施例所示。该半导体产品治具10的上表面100上可预设胶带14，或另外设置，使胶带14贴附于半导体产品治具10的上表面100，且经产品承载区12的上凹槽120的侧壁和底部126，从而遮蔽下凹槽122在上凹槽120的底部126的开口128以利后续的真空操作。胶带14可选用具有一定厚度的双面粘性胶膜，例如硅胶双面胶膜以便胶带14可承受一定的冲击力。在根据本实用新型的一实施例中，胶带14的厚度大于等于100μm，例如胶带14的厚度可为200μm。

如图3b所示，将待处理的半导体产品20，例如BGA芯片20固持于产品承载区12中相应一者的上凹槽120处。显然，除BGA芯片20外，本实用新型还适用于其它封装类型的半导体产品20，此处不赘述。相应的，该BGA芯片20的延伸于上凹槽120外的底面与胶带14充分粘合而被固定于半导体治具10的上表面100上。在其它实施例中，待处理的半导体产品20也可小于上凹槽120的开口124的宽度b而卡嵌于上凹槽120。

如图3c所示，将产品承载区12的下凹槽122设置为真空并开启真空操作。此时，位于下凹槽122在上凹槽120的底部126的开口128处的胶带14在真空作用下向下弯曲；同时，在BGA芯片20上施加一定的外力，使得BGA芯片20的底面的边缘与上凹槽120在上表面100上的开口124处的胶带14更加较紧地粘合。在保证BGA芯片20被有 效固定之后，靶材40开始实施溅镀工艺。由于BGA芯片20的底面的边缘与胶带14充分地粘合，因此，在实施溅镀工艺期间，能够防止从靶材100溅射出的金属原子42进入上凹槽120中而溢镀到BGA芯片20的底面，从而BGA芯片20的引脚(焊球)200间因溢镀而发生短路。

如图3d所示，溅镀工艺完成之后，在BGA芯片20的外表面即可形成EMI屏蔽层22。将BGA芯片20从半导体产品治具10上取下，即可得到具有EMI屏蔽层22的BGA芯片20。在根据本实用新型的一个实施例中，在半导体产品20的上表面上形成电磁屏蔽层22可进一步包括：溅镀帮助附着金属材料，如不锈钢以形成电磁屏蔽层22的最下层，溅镀电磁屏蔽金属材料，如铜以形成电磁屏蔽层22的中间层，以及溅镀抗氧化金属材料，如不锈钢以形成电磁屏蔽层22的最上层。相应的，所形成的EMI屏蔽层22可具有三层结构(未示出)。在根据本实用新型的一个实施例中，最下层的厚度为0.025-0.1μm，中间层的厚度为1-20μm，在另一实施例中，中间层的厚度为3-6μm，最上层和最下层的厚度之和为0.3-0.5μm。

本实用新型实施例所提供的半导体治具10及使用该半导体治具10的制造方法可适用于BGA封装类的半导体产品20，可有效防止在溅镀工艺中金属溢镀到半导体产品20的引脚面，从而避免半导体产品20短路而保证产品的良率。

尽管已经阐明和描述了本揭示的不同实施例，本揭示并不限于这些实施例。仅在某些权利要求或实施例中出现的技术特征并不意味着不能与其他权利要求或实施例中的其他特征相结合以实现有益的新的技术方案。在不背离如权利要求书所描述的本揭示的精神和范围的情况下，许多修改、改变、变形、替代以及等同对于本领域技术人员而言是明显的。

Claims (10)

1.一种半导体产品治具，所述半导体产品治具包括：

上表面；

下表面，与所述上表面相对；及

若干呈阵列排布的产品承载区，所述产品承载区中的每一者具有上凹槽及下凹槽，

其特征在于，所述上凹槽自所述上表面凹陷延伸，且所述上凹槽在所述上表面的开口经配置以与所承载的产品尺寸相适应以经配置将所承载的产品固持于所述上凹槽，所述下凹槽自所述上凹槽底部的一部分向下延伸并贯穿所述下表面。

2.根据权利要求1所述的半导体产品治具，其特征在于，所述下凹槽经配置在应用时为真空。

3.根据权利要求1所述的半导体产品治具，其特征在于，所承载的产品是焊球阵列封装芯片。

4.根据权利要求3所述的半导体产品治具，其特征在于，所述焊球阵列封装芯片于固持于所述上凹槽方向上的宽度大于等于所述上凹槽在该方向上的宽度。

5.根据权利要求3所述的半导体产品治具，其特征在于，所述上凹槽的深度大于所述焊球阵列封装芯片的焊球高度d，且所述焊球阵列封装芯片的位于外侧的焊球到该外侧的距离c>1.45*d+0.075mm。

6.根据权利要求1所述的半导体产品治具，其特征在于，所述半导体产品治具经配置进一步包含贴附于所述上表面的胶带，且所述胶带贴附所述上凹槽的底部以遮蔽所述下凹槽在所述底部的开口。

7.根据权利要求6所述的半导体产品治具，其特征在于，所述胶带厚度为100μm以上。

8.一种半导体产品，其是焊球阵列封装芯片，其特征在于，所述焊球阵列封装芯片在权利要求1至7中任意一项所述的半导体产品治具上而形成。

9.根据权利要求8所述的半导体产品，其特征在于，所述半导体产品具有电磁屏蔽层。

10.根据权利要求9所述的半导体产品，其特征在于，所述电磁屏蔽层包括所述电磁屏蔽层的最下层、所述电磁屏蔽层的中间层，以及所述电磁屏蔽层的最上层。