CN105807836B - 带隙基准电压电路 - Google Patents

带隙基准电压电路 Download PDF

Info

Publication number
CN105807836B
CN105807836B CN201510802064.8A CN201510802064A CN105807836B CN 105807836 B CN105807836 B CN 105807836B CN 201510802064 A CN201510802064 A CN 201510802064A CN 105807836 B CN105807836 B CN 105807836B
Authority
CN
China
Prior art keywords
voltage
transistor
resistor
band
inverting input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510802064.8A
Other languages
English (en)
Other versions
CN105807836A (zh
Inventor
严振伦
郭政雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105807836A publication Critical patent/CN105807836A/zh
Application granted granted Critical
Publication of CN105807836B publication Critical patent/CN105807836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Electrical Variables (AREA)
  • Nonlinear Science (AREA)

Abstract

本发明提供了一种带隙基准电压电路，包括带隙基准电压生成器和启动电流生成器。带隙基准电压生成器被配置为生成第一电压和第二电压。启动电流生成器包括电压比较器和开关。电压比较器连接至带隙基准电压生成器，并且被配置为将第一电压与第二电压和偏移电压的总和进行比较并且生成比较结果。开关连接在电压比较器和带隙基准电压生成器之间，并且被配置为基于比较结果选择性地将电源电压连接至所述带隙基准电压生成器。本发明还公开了包括该电路的器件。本发明还公开了操作该电路的方法。

Description

带隙基准电压电路
技术领域
本发明总体涉及电子电路领域，更具体地，涉及带隙基准电压电路。
背景技术
当带隙基准电压生成器正常启动时，带隙基准电压生成器稳定工作并且生成在较宽温度范围内基本恒定的输出电压。当带隙基准电压生成器异常启动时，带隙基准电压生成器仍然稳定工作但是不生成输出电压或者由此生成的输出电压不再恒定而是随温度波动。
发明内容
根据本发明的一个方面，提供了一种带隙基准电压电路，包括：带隙基准电压生成器，被配置为生成第一电压和第二电压；以及启动电流生成器，包括：电压比较器，具有均连接至带隙基准电压生成器的反相输入端和非反相输入端，以及输出端，并且电压比较器被配置为将第一电压与第二电压与偏移电压的总和进行比较并且生成比较结果；和开关，连接在电压比较器的输出端和带隙基准电压生成器之间，并且开关被配置为基于比较结果选择性地将电源电压连接至带隙基准电压生成器。
优选地，电压比较器包括第一晶体管和第二晶体管，第一晶体管具有用作电压比较器的非反相输入端的晶体管端，第二晶体管具有用作电压比较器的反相输入端的晶体管端；以及第二晶体管的宽度与长度(“W/L”)比率小于第一晶体管的W/L比率。
优选地，带隙基准电压生成器包括输出节点，电压比较器的非反相输入端连接在输出节点处。
优选地，带隙基准电压生成器包括输入节点，电压比较器的反相输入端连接在输入节点处。
优选地，带隙基准电压生成器包括输出节点、与输出节点串联的一对电阻器，以及位于一对电阻器之间且连接电压比较器的反相输入端的节点。
优选地，带隙基准电压生成器包括输入节点、与输入节点串联的一对电阻器，以及位于一对电阻器之间且连接电压比较器的反相输入端的节点。
根据本发明的另一方面，提供了一种器件，包括：器件电路；以及带隙基准电压电路，连接至器件电路，带隙基准电压电路被配置为生成提供给器件电路的输出电压，并且包括：带隙基准电压生成器，被配置为生成第一电压和第二电压，和启动电流生成器，包括：电压比较器，具有均连接至带隙基准电压生成器的反相输入端和非反相输入端，以及输出端，并且电压比较器被配置为将第一电压与第二电压和偏移电压的总和进行比较并且生成比较结果；和开关，连接在电压比较器的输出端与带隙基准电压生成器之间，并且开关被配置为基于比较结果选择性地将电源电压连接至带隙基准电压生成器。
优选地，电压比较器包括第一晶体管和第二晶体管，第一晶体管具有用作电压比较器的非反相输入端的晶体管端，第二晶体管具有用作电压比较器的反相输入端的晶体管端；以及第二晶体管具有的宽度与长度(“W/L”)比率小于第一晶体管的W/L比率。
优选地，带隙基准电压生成器包括输出节点，电压比较器的非反相输入端连接在输出节点处。
优选地，带隙基准电压生成器包括输入节点，电压比较器的反相输入端连接在输入节点处。
优选地，带隙基准电压生成器包括输出节点、与输出节点串联的一对电阻器，以及位于一对电阻器之间且连接电压比较器的非反相输入端的节点。
优选地，带隙基准电压生成器包括输入节点、与输入节点串联的一对电阻器，以及位于一对电阻器之间且连接电压比较器的反相输入端的节点。
根据本发明的又一方面，提供了一种操作带隙基准电压电路的方法，该方法包括：使用带隙基准电压电路生成第一电压和第二电压；使用带隙基准电压电路将第一电压与第二电压和偏移电压的总和进行比较；以及使用带隙基准电压电路生成比较结果。
优选地，该方法还包括：使用带隙基准电压电路来生成偏移电压。
优选地，该方法还包括：使用带隙基准电压电路，基于比较结果选择性地将电源电压连接至带隙基准电压电路。
优选地，该方法还包括：当电源电压连接至带隙基准电压电路时，使用带隙基准电压电路来生成流至带隙基准电压电路的电流。
优选地，该方法还包括：在带隙基准电压电路的输出节点处生成第一电压。
优选地，该方法还包括：在带隙基准电压电路的输入节点处生成第二电压。
优选地，该方法还包括：在与带隙基准电压电路的输出节点串联的一对电阻器之间的节点处生成第一电压。
优选地，该方法还包括：在与带隙基准电压电路的输入节点串联的一对电阻器之间的节点处生成第二电压。
附图说明
当结合附图进行阅读时，根据以下详细的描述来更好地理解本发明的各个方面。应该注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了清楚的讨论，可以任意地增加或减小各个部件的尺寸。
图1是根据一些实施例的第一示例性器件的示意图。
图2是示出根据一些实施例的带隙基准电压生成器和启动电流生成器的示意图。
图3是示出根据一些实施例的启动电流生成器的电压比较器的示意图。
图4是根据一些实施例的第二示例性器件的示意图。
图5是根据一些实施例的第三示例性器件的示意图。
图6是根据一些实施例的第四示例性器件的示意图。
图7是根据一些实施例的用于使用启动电流生成器启动带隙基准电压生成器的示例性方法的流程图。
具体实施方式
以下公开内容提供了许多不同的实施例或实例，用于实现所提供主题的不同特征。以下描述组件和布置的特定实例以简化本发明。当然，这些仅仅是实例而不旨在限制本发明。例如，在以下的描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部分不直接接触的实施例。另外，本发明可以在各个实例中重复基准标号和/或字符。这些重复是为了简化和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
本公开提供了带隙基准电压电路，其包括带隙基准电压生成器和启动电流生成器。如下文所公开的，启动电流生成器利于带隙基准电压生成器从带隙基准电压生成器生成0V输出电压或者波动输出电压的状态向带隙基准电压生成器生成恒定输出电压的另一状态的转变。
图1是根据一些实施例的第一示例性器件100的示意图。如图1所示，器件100包括器件电路110和带隙基准电压电路120。在示例性实施例中，器件电路110是电压调节器、诸如可编程只读存储器(PROM)或可擦除PROM的可编程存储器、模数转换器、数模转换器、其他要求带隙基准电压的电路或它们的组合。带隙基准电压电路120包括带隙基准电压生成器130和启动电流生成器140。带隙基准电压生成器被配置为生成输出电压Vbg，该电压将按照下面描述的方式被提供给器件电路110。
图2是根据一些实施例示出器件100的带隙基准电压生成器130和启动电流生成器140的示意图。如图2所示，带隙基准电压生成器130包括一对输入节点210、220、输出节点230、五个晶体管M1、M2、M3、Q1、Q2、四个电阻器R1、R2、R3、R4以及运算放大器240。
晶体管M1、M2、M3中的每一个都是p型金属氧化物半导体(PMOS)晶体管，并且具有连接至电源电压的源极端、连接至输入节点210、220和输出节点230中对应一个节点的漏极端、以及栅极端。电阻器R1连接在输入节点210和地之间。电阻器R2基本等于电阻器R1并且连接在输入节点220和地之间。晶体管Q1是二极管接法的PNP双极结晶体管，并且连接在输入节点210和地之间。电阻器R4连接至输入节点220。晶体管Q2是二极管接法的PNP双极结晶体管，并且连接在电阻器R4和地之间。运算放大器240具有连接至输入节点210的反相输入端、连接至输入节点220的非反相输入端、以及连接至晶体管M1、M2、M3的栅极端的输出端。
在操作中，在启动之后，带隙基准电压生成器处于不稳定的工作状态，并且在输入节点210处生成输入电压Va以及在输入节点220处生成输入电压Vb。然后，运算放大器240强制输入电压Va、Vb基本相等。此后，带隙基准电压生成器130稳定操作并且在输出节点230处生成输出电压Vbg。在正常稳定失误工作状态下，晶体管M1、M2、M3、Q1和Q2导通。由于运算放大器240的输出端连接至晶体管M1、M2、M3的栅极端，所以分别流过晶体管M1、M2、M3的电流I1、I2、I3基本相等。由于电阻器R1和R2基本想等，所以分别流过电阻器R1、R2的电流I1a、I2a也基本相等，并且因此分别流过晶体管Q1和电阻器R4的电流I1b、I2b基本相等。由于晶体管Q1两端的电压具有负温度系数，即晶体管Q1两端的电压与温度成反比，并且由于电阻器R4两端的电压具有正温度系数，即电阻器R4两端的电压与温度成正比，所以输出电压Vbg不取决于温度。可以通过调整电阻器R3来生成不同的输出电压Vbg。
基于带隙基准电压生成器130的操作，带隙基准电压生成器130在输入电压Va、Vb基本相等时稳定工作。因此，除了上述正常稳定的工作状态(其中输入电压Va、Vb大于晶体管Q1、Q2导通的开启(cut-in)电压)之外，带隙基准电压生成器130还可以在第一不期望的稳定的工作状态(其中输入电压Va、Vb为0V，由此输出电压Vbg为0V)和第二不期望的稳定工作状态(其中输入电压Va、Vb大于0V但小于晶体管Q1、Q2的开启电压，即，晶体管Q1、Q2截止，由此输出电压Vbg不再与温度无关并且随温度变化)下稳定工作。
如图2所示，启动电流生成器140包括开关250和电压比较器260。开关250具有连接至电源电压的第一开关端、连接至输入节点210的第二开关端以及第三开关端。在该示例性实施例中，开关250是PMOS晶体管。在可选示例性实施例中，开关250是n型MOS(NMOS)晶体管、互补MOS(CMOS)、另一晶体管、另一正常开启开关或它们的组合。电压比较器260具有连接至输出节点230的非反相输入端、连接至输入节点210的反相输入端以及连接至开关250的第三开关端的输出端。在该示例性实施例中，电压比较器260被配置为在其反相输入端处生成偏移电压Vos。
图3是根据一些实施例示出的器件100的启动电流生成器140的电压比较器260的示意图。如图3所示，电压比较器260包括九个晶体管，其中五个是PMOS晶体管310、320、330、340、350，其中四个是NMOS晶体管360、370、380、390。晶体管340具有用作电压比较器260的反相输入端的栅极端。晶体管350具有用作电压比较器260的非反相输入端的栅极端。在该示例性实施例中，晶体管340的W/L比率(即，其沟道的宽度与长度的比率)小于晶体管350的W/L比率，从而电压比较器260在其反相输入端处生成偏移电压Vos。在用作电压比较器260的输出端的节点300处，晶体管320具有连接至晶体管390的漏极端的漏极端。
以下将进一步描述使用器件100的启动电流生成器140来启动器件100的带隙基准电压生成器130的示例性方法。
图4是根据一些实施例的第二示例性器件400的示意图。与器件100比较，器件400的启动电流生成器140的电压比较器260的反相输入端连接至输入节点220。
由于器件400的带隙基准电压生成器130的操作类似于器件100的带隙基准电压生成器130的操作，所以处于简化而省略其详细描述。
以下将进一步描述使用器件400的启动电流生成器140来启动器件400的带隙基准电压生成器130的示例性方法。
图5是根据一些实施例的第三示例性器件500的示意图。与器件100相比，电阻器R1被一对串联的电阻器R1a、R1b代替。电阻器R3被一对串联的电阻器R3a、R3b代替。此外，器件500的启动电流生成器140的电压比较器260的反相和非反相输入端分别连接至电阻器R1a、R1b之间的节点510和电阻器R3a、R3b之间的节点520。
由于器件500的带隙基准电压生成器130的操作类似于器件100的带隙基准电压生成器130的操作，所以为了简化，省略其详细描述。
以下将进一步描述使用器件500的启动电流生成器140来启动器件500的带隙基准电压生成器130的示例性方法。
图6是根据一些实施例的第四示例性器件600的示意图。与器件100相比，电阻器R2被一对串联的电阻器R2a、R2b代替。电阻器R3被一对串联的电阻器R3a、R3b代替。此外，器件600的启动电流生成器140的电压比较器260的反相和非反相输入端分别连接至电阻器R2a、R2b之间的节点610和电阻器R3a、R3b之间的节点620。
由于器件600的带隙基准电压生成器130的操作类似于器件100的带隙基准电压生成器130的操作，所以为了简化，省略其详细描述。
以下将进一步描述使用器件600的启动电流生成器140来启动器件600的带隙基准电压生成器130的示例性方法。
图7是根据一些实施例的使用启动电流生成器来启动带隙基准电压生成器的示例性方法的流程图。如图7所示，在框710中，带隙基准电压生成器生成第一电压和第二电压。在框720中，启动电流生成器的电压比较器将第一电压与第二电压和偏移电压的总和进行比较。在框730中，电压比较器生成比较结果。以下将结合图2的器件100来进一步详细描述比较结果的使用。
现在将根据图7的方法700来描述使用图2的器件100的启动电流生成器140来启动图2的器件100的带隙基准电压生成器130的示例性方法。
在初始启动之后，带隙基准电压生成器130处于不稳定的工作状态，并且在输入节点210处生成输入电压Va而在输入节点220处生成输入电压Vb。然后，运算放大器240强制输入电压Va、Vb基本相等。此后，带隙基准电压生成器130在第一和第二不期望的稳定的工作状态和正常稳定的工作状态中的一个状态下稳定工作，并且在输出节点230处生成输出电压Vbg。此时，电压比较器260在其反相输入端处生成偏移电压Vos，并且将输出电压Vbg与输入电压Va和偏移电压Vos的总和进行比较。
当输出电压Vbg大于输入电压Va和偏移电压Vos的总和时，即，带隙基准电压生成器130处于正常的稳定工作状态，电压比较器260在其输出端处生成高电压电平。这使得开关250将电源电压与输入节点210断开。
当输出电压Vbg小于输入电压Va和偏移电压Vos的总和时，即，带隙基准电压生成器130处于第一或第二不期望的稳定的工作状态，电压比较器260在其输出端处生成低电压电平。这使得开关250将电源电压连接至输入节点210，从而生成流过开关250并且到达输入节点210的启动电流Istartup。这又使得输入电压Va增加，从而使得带隙基准电压生成器130重新启动，即，从不期望的稳定的工作状态转变回不稳定的工作状态。当输入电压Va增加到大于输入电压Vb时，运算放大器240在其输出端处输出低电压电平。这使得电流I1、I2、I3分别通过晶体管M1、M2和M3流至输入节点210、220和输出节点230。这又使得输入电压Va进一步增加。当输入电压Va增加至晶体管Q1的开启电压时，晶体管Q1导通并且电流I1b流过晶体管Q1。此时，电压Vb增加到晶体管Q2的开启电压，晶体管Q2导通并且电流I2b流过电阻器R4。然后，运算放大器240再次强制输入电压Va、Vb基本相等。此后，带隙基准电压生成器130从不稳定的工作状态转变为正常稳定的工作状态。此时，输出电压Vbg增加到大于输入电压Va和偏移电压Vos的总和。这使得电压比较器260在其输出端处生成高电压电平。这又使得开关250将电源电压与输入节点210断开，从而阻止启动电流Istartup的生成。
现在将根据图7的方法700来描述使用图4的器件400的启动电流生成器140来启动图4的器件400的带隙基准电压生成器130的示例性方法。
在初始启动之后，带隙基准电压生成器130处于不稳定工作状态，并且在输入节点210处生成输入电压Va而在输入节点220处生成输入电压Vb。然后，运算放大器240强制输入电压Va、Vb基本相等。此后，带隙基准电压生成器130在第一和第二不期望的稳定工作状态和正常稳定的工作状态中的一个状态下稳定工作，并且在输出节点230处生成输出电压Vbg。此时，电压比较器260在其反相输入端处生成偏移电压Vos，并且将输出电压Vbg与输入电压Vb和偏移电压Vos的总和进行比较。
当输出电压Vbg大于输入电压Vb和偏移电压Vos的总和时，即，带隙基准电压生成器130处于正常稳定的工作状态，电压比较器260在其输出端处生成高电压电平。这使得开关250将电源电压与输入节点210断开。
当输出电压Vbg小于输入电压Vb和偏移电压Vos的总和时，即，带隙基准电压生成器130处于第一或第二不期望的稳定的工作状态，电压比较器260在其输出端处生成低电压电平。这使得开关250将电源电压连接至输入节点210，从而生成流过开关250并且到达输入节点210的启动电流Istartup。这又使得输入电压Va增加，从而使得带隙基准电压生成器130从不期望的稳定状态转变回不稳定的工作状态。当输入电压Va增加到大于输入电压Vb时，运算放大器240在其输出端处输出低电压电平。这使得电流I1、I2、I3分别通过晶体管M1、M2和M3流至输入节点210、220和输出节点230。这又使得输入电压Va进一步增加。当输入电压Va增加至晶体管Q1的开启电压时，晶体管Q1导通并且电流I1b流过晶体管Q1。此时，输入电压Vb增加至晶体管Q2的开启电压，晶体管Q2导通并且电流I2b流过电阻器R4。然后，运算放大器240再次强制输入电压Va、Vb基本相等。此后，带隙基准电压生成器130从不稳定的工作状态转变为正常稳定的工作状态。此时，输出电压Vbg增加到大于输入电压Vb和偏移电压Vos的总和。这使得电压比较器260在其输出端处生成高电压电平。这又使得开关250将电源电压与输入节点210断开，从而阻止启动电流Istartup的生成。
现在将根据图7的方法700描述使用图5的器件500的启动电流生成器140来启动图5的器件500的带隙基准电压生成器130的示例性方法。
在初始启动之后，带隙基准电压生成器130处于不稳定的工作状态，并且在输入节点210处生成输入电压Va，在输入节点220处生成输入电压Vb，并且在节点510处生成电压VR1。然后，运算放大器240强制输入电压Va、Vb基本相等。此后，带隙基准电压生成器130在第一和第二不期望稳定工作状态和正常稳定工作状态中的一个状态下稳定工作，并且在输出节点230处生成输出电压Vbg以及在节点520处生成电压VR3。此时，电压比较器260在其反相输入端处生成偏移电压Vos，并且将电压VR3与电压VR1和偏移电压Vos的总和进行比较。
当电压VR3大于电压VR1和偏移电压Vos的总和时，即，带隙基准电压生成器130处于正常稳定工作状态，电压比较器260在其输出端处生成高电压电平。这使得开关250将电源电压与输入节点210断开。
当电压VR3小于电压VR1和偏移电压Vos的总和时，即，带隙基准电压生成器130处于第一或第二不期望的稳定工作状态，电压比较器260在其输出端处生成低电压电平。这使得开关250将电源电压连接至输入节点210，从而生成流过开关250并且到达输入节点210的启动电流Istartup。这又使得输入电压Va增加，从而使得带隙基准电压生成器130从不期望的稳定状态转变回不稳定的工作状态。当输入电压Va增加到大于输入电压Vb时，运算放大器240在其输出端处输出低电压电平。这使得电流I1、I2、I3分别通过晶体管M1、M2和M3流至输入节点210、220和输出节点230。这又使得输入电压Va进一步增加。当输入电压Va增加至晶体管Q1的开启电压时，晶体管Q1导通并且电流I1b流过晶体管Q1。此时，输入电压Vb增加至晶体管Q2的开启电压，晶体管Q2导通并且电流I2b流过电阻器R4。然后，运算放大器240再次强制输入电压Va、Vb基本相等。此后，带隙基准电压生成器130从不稳定的工作状态转变为正常稳定的工作状态。此时，电压VR3增加到大于电压VR1和偏移电压Vos的总和。这使得电压比较器260在其输出端处生成高电压电平。这又使得开关250将电源电压与输入节点210断开，从而阻止启动电流Istartup的生成。
现在将根据图7的方法700描述使用图6的器件600的启动电流生成器140来启动图6的器件600的带隙基准电压生成器130的示例性方法。
在初始启动之后，带隙基准电压生成器130处于不稳定工作状态，并且在输入节点210处生成输入电压Va，在输入节点220处生成输入电压Vb，并且在节点610处生成电压VR2。然后，运算放大器240强制输入电压Va、Vb基本相等。此后，带隙基准电压生成器130在第一和第二不期望的稳定的工作状态和正常稳定的工作状态中的一个状态下稳定工作，并且在输出节点230处生成输出电压Vbg而在节点620处生成电压VR3。此时，电压比较器260在其反相输入端处生成偏移电压Vos，并且将电压VR3与电压VR2和偏移电压Vos的总和进行比较。
当电压VR3大于电压VR2和偏移电压Vos的总和时，即，带隙基准电压生成器130处于正常稳定的工作状态，电压比较器260在其输出端处生成高电压电平。这使得开关250将电源电压与输入节点210断开。
当电压VR3小于电压VR2和偏移电压Vos的总和时，即，带隙基准电压生成器130处于第一或第二不期望的稳定工作状态，电压比较器260在其输出端处生成低电压电平。这使得开关250将电源电压连接至输入节点210，从而生成流过开关250并且到达输入节点210的启动电流Istartup。这又使得输入电压Va增加，从而使得带隙基准电压生成器130从不期望的稳定状态转变回不稳定的工作状态。当输入电压Va增加到大于输入电压Vb时，运算放大器240在其输出端处输出低电压电平。这使得电流I1、I2、I3分别通过晶体管M1、M2和M3流至输入节点210、220和输出节点230。这又使得输入电压Va进一步增加。当输入电压Va增加至晶体管Q1的开启电压时，晶体管Q1导通并且电流I1b流过晶体管Q1。此时，电压Vb增加至晶体管Q2的开启电压，晶体管Q2导通并且电流I2b流过电阻器R4。然后，运算放大器240再次强制输入电压Va、Vb基本相等。此后，带隙基准电压生成器130从不稳定的工作状态转变为正常稳定的工作状态。此时，电压VR3增加到大于电压VR2和偏移电压Vos的总和。这使得电压比较器260在其输出端处生成高电压电平。这又使得开关250将电源与电压输入节点210断开，从而阻止启动电流Istartup的生成。
在带隙基准电压电路的示例性实施例中，带隙基准电压电路包括带隙基准电压生成器和启动电流生成器。带隙基准电压生成器被配置为生成第一电压和第二电压。启动电流生成器包括电压比较器和开关。电压比较器具有均连接至带隙基准电压生成器的反相输入端和非反相输入端，以及输出端，并且电压比较器被配置为将第一电压与第二电压和偏移电压的总和进行比较并生成比较结果。开关连接在电压比较器的输出端和带隙基准电压生成器之间，并且被配置为基于比较结果选择性地将电源电压连接至带隙基准电压生成器。
在一器件的示例性实施例中，该器件包括器件电路和带隙基准电压电路，带隙基准电压电路连接至器件电路、被配置为提供输出电压给器件电路并且包括带隙基准电压生成器和启动电流生成器。带隙基准电压生成器被配置为生成第一电压和第二电压。启动电流生成器包括电压比较器和开关。电压比较器具有均连接至带隙基准电压生成器的反相输入端和非反相输入端，以及输出端，并且电压比较器被配置为将第一电压与第二电压与偏移电压的总和进行比较并且生成比较结果。开关连接在电压比较器的输出端与带隙基准电压生成器之间，并且被配置为基于比较结果选择性地将电源电压连接至带隙基准电压生成器。
在操作带隙基准电压电路的方法的示例性实施例中，该方法包括：使用带隙基准电压电路生成第一电压和第二电压；使用带隙基准电压电路将第一电压与第二电压和偏移电压的总和进行比较；以及使用带隙基准电压电路生成比较结果。
上面论述了多个实施例的特征，使得本领域普通技术人员能够更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以容易地使用本公开作为基础来设计或更改其他用于达到与本文所述实施例相同的目的和/或实现相同优点的处理和结构。本领域技术人员也应该意识到，这种等效结构不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下可以做出各种变化、替换以及改变。

Claims (13)

1.一种带隙基准电压电路，包括：
带隙基准电压生成器，包括：
运算放大器，具有反相输入端和非反相输入端；
第一电阻器；和
第二电阻器，连接在所述运算放大器的所述非反相输入端与所述第一电阻器之间；以及
启动电流生成器，包括：
电压比较器，具有输出端和连接在所述第一电阻器和所述第二电阻器之间的反相输入端；和
开关，连接在所述电压比较器的输出端和所述运算放大器的所述反相输入端之间，其中，所述开关包括晶体管，所述晶体管具有栅极端以及源极和漏极端，所述栅极端连接至所述电压比较器的输出端，并且所述源极和所述漏极端中的一个连接至所述运算放大器的所述反相输入端，所述源极和所述漏极端中的另一个则连接至电源电压。
2.根据权利要求1所述的电路，其中：
所述电压比较器包括第一晶体管和第二晶体管，所述第一晶体管具有用作所述电压比较器的非反相输入端的栅极端，所述第二晶体管具有用作所述电压比较器的所述反相输入端的栅极端；以及
所述第二晶体管的宽度与长度(“W/L”)比率小于所述第一晶体管的宽度与长度比率。
3.根据权利要求1所述的电路，其中，所述带隙基准电压生成器包括输出节点，所述电压比较器的非反相输入端连接在所述输出节点处。
4.根据权利要求1所述的电路，其中，所述带隙基准电压生成器包括输出节点、与所述输出节点串联的一对电阻器，以及位于所述一对电阻器之间且连接所述电压比较器的非反相输入端的节点。
5.一种电路器件，包括：
器件电路；以及
带隙基准电压电路，连接至所述器件电路，包括：
带隙基准电压生成器，包括：
运算放大器，具有反相输入端和非反相输入端；
第一电阻器；和
第二电阻器，连接在所述运算放大器的非反相输入端和所述运算放大器的反相输入端中的一个与所述第一电阻器之间；以及
启动电流生成器，包括：
电压比较器，具有连接在所述第一电阻器和所述第二电阻器之间的反相输入端、非反相输入端以及输出端；和
开关，连接在所述电压比较器的输出端与所述运算放大器的反相输入端之间。
6.根据权利要求5所述的器件，其中：
所述电压比较器包括第一晶体管和第二晶体管，所述第一晶体管具有用作所述电压比较器的所述非反相输入端的栅极端，所述第二晶体管具有用作所述电压比较器的所述反相输入端的栅极端；以及
所述第二晶体管具有的宽度与长度(“W/L”)比率小于所述第一晶体管的宽度与长度比率。
7.根据权利要求5所述的器件，其中，所述带隙基准电压生成器包括输出节点，所述电压比较器的所述非反相输入端连接在所述输出节点处。
8.根据权利要求5所述的器件，其中，所述带隙基准电压生成器包括输出节点、与所述输出节点串联的一对电阻器，以及位于所述一对电阻器之间且连接所述电压比较器的所述非反相输入端的节点。
9.一种操作带隙基准电压电路的方法，所述方法包括：
使用所述带隙基准电压电路生成第一电压和第二电压；
使用所述带隙基准电压电路的电压比较器将所述第一电压与所述第二电压和偏移电压的总和进行比较；以及
使用所述带隙基准电压电路生成比较结果，
其中，在与所述带隙基准电压电路的输出节点串联的一对电阻器之间的节点处生成所述第一电压，在与所述带隙基准电压电路的输入节点串联的一对电阻器之间的节点处生成所述第二电压，并且所述电压比较器的反相输入端连接至所述一对电阻器之间的所述节点处。
10.根据权利要求9所述的方法，还包括：使用所述带隙基准电压电路来生成所述偏移电压。
11.根据权利要求9所述的方法，还包括：使用所述带隙基准电压电路，基于所述比较结果选择性地将电源电压连接至所述带隙基准电压电路。
12.根据权利要求11所述的方法，还包括：当所述电源电压连接至所述带隙基准电压电路时，使用所述带隙基准电压电路来生成流至所述带隙基准电压电路的电流。
13.根据权利要求9所述的方法，还包括：在与所述带隙基准电压电路的输出节点串联的一对电阻器之间的节点处生成所述第一电压。
CN201510802064.8A 2015-01-20 2015-11-19 带隙基准电压电路 Active CN105807836B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/600,406 2015-01-20
US14/600,406 US10386879B2 (en) 2015-01-20 2015-01-20 Bandgap reference voltage circuit with a startup current generator

Publications (2)

Publication Number Publication Date
CN105807836A CN105807836A (zh) 2016-07-27
CN105807836B true CN105807836B (zh) 2019-04-02

Family

ID=56407843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510802064.8A Active CN105807836B (zh) 2015-01-20 2015-11-19 带隙基准电压电路

Country Status (3)

Country Link
US (1) US10386879B2 (zh)
KR (2) KR20160089849A (zh)
CN (1) CN105807836B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI629492B (zh) * 2017-08-03 2018-07-11 新唐科技股份有限公司 參考電壓電路之測試系統及方法
US10950658B2 (en) * 2018-09-21 2021-03-16 Taiwan Semiconductor Manufacturing Company Ltd. Circuit and method to enhance efficiency of memory
US10928846B2 (en) * 2019-02-28 2021-02-23 Apple Inc. Low voltage high precision power detect circuit with enhanced power supply rejection ratio
US11526191B2 (en) * 2020-02-04 2022-12-13 Texas Instruments Incorporated Precision reference circuit
US11921534B2 (en) * 2021-08-12 2024-03-05 Ferroelectric Memory Gmbh Startup circuit and methods thereof
CN114625200B (zh) * 2022-02-17 2024-04-12 普冉半导体(上海)股份有限公司 运算放大器及带隙基准源电路
CN116501121B (zh) * 2023-04-28 2024-02-13 北京思凌科半导体技术有限公司 带隙基准电路及芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211193A (zh) * 2006-12-29 2008-07-02 联发科技股份有限公司 带隙基准电路与其启动方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857823A (en) * 1988-09-22 1989-08-15 Ncr Corporation Bandgap voltage reference including a process and temperature insensitive start-up circuit and power-down capability
US6201375B1 (en) * 2000-04-28 2001-03-13 Burr-Brown Corporation Overvoltage sensing and correction circuitry and method for low dropout voltage regulator
JP3998487B2 (ja) * 2002-02-14 2007-10-24 ローム株式会社 定電圧発生回路
US7286002B1 (en) * 2003-12-05 2007-10-23 Cypress Semiconductor Corporation Circuit and method for startup of a band-gap reference circuit
KR100694985B1 (ko) * 2006-05-02 2007-03-14 주식회사 하이닉스반도체 저전압용 밴드 갭 기준 회로와 이를 포함하는 반도체 장치
DE102006031549B4 (de) * 2006-07-07 2016-08-04 Infineon Technologies Ag Verfahren zum Betreiben einer Hochfahrschaltung für eine Bandabstandsreferenzschaltung, Verfahren zum Unterstützen des Hochfahrens einer Bandabstandsreferenzschaltung und elektronische Schaltung zur Durchführung der Verfahren
GB2442493A (en) * 2006-10-04 2008-04-09 Iti Scotland Ltd Start-up circuit for bandgap circuit
GB2442494A (en) * 2006-10-06 2008-04-09 Wolfson Microelectronics Plc Voltage reference start-up circuit
US7714553B2 (en) * 2008-02-21 2010-05-11 Mediatek Inc. Voltage regulator having fast response to abrupt load transients
KR20110012348A (ko) * 2009-07-30 2011-02-09 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
TWI405068B (zh) * 2010-04-08 2013-08-11 Princeton Technology Corp 趨近零溫度係數的電壓與電流產生器
KR20140104203A (ko) * 2013-02-20 2014-08-28 삼성전자주식회사 기준 전압 생성 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211193A (zh) * 2006-12-29 2008-07-02 联发科技股份有限公司 带隙基准电路与其启动方法

Also Published As

Publication number Publication date
CN105807836A (zh) 2016-07-27
KR20180062452A (ko) 2018-06-08
US20160209860A1 (en) 2016-07-21
US10386879B2 (en) 2019-08-20
KR102328376B1 (ko) 2021-11-19
KR20160089849A (ko) 2016-07-28

Similar Documents

Publication Publication Date Title
CN105807836B (zh) 带隙基准电压电路
CN1848019B (zh) 恒压电源电路和测试恒定电压源的方法
CN106575865B (zh) 电压调节器及提供电压调节器中的短路保护的方法
KR100940151B1 (ko) 밴드갭 기준전압 발생회로
TW583526B (en) Bandgap reference voltage generator with a low-cost, low-power, fast start-up circuit
CN101329588B (zh) 过电流保护电路
US8816670B2 (en) Electronic circuit having band-gap reference circuit and start-up circuit, and method of starting-up band-gap reference circuit
KR101038901B1 (ko) 온도 검출 회로 및 그것을 이용한 전자 기기
KR20100077271A (ko) 기준전압 발생회로
CN102386895B (zh) 磁滞比较器
KR20100077272A (ko) 기준전압 발생회로
TW200937167A (en) Low drop out voltage regulator
US9141124B1 (en) Bandgap reference circuit
US9071047B2 (en) Voltage regulator
TW201931046A (zh) 包括帶隙參考電路的電路
WO2006069157A2 (en) Temperature-stable voltage reference circuit
KR20070009703A (ko) 전압 조정을 수행하는 회로
JP2002091590A (ja) 基準電圧発生回路及び電源装置
CN107979285B (zh) 一种电源转换电路
KR100930500B1 (ko) 비교기를 이용한 밴드갭 기준회로
CN110362149A (zh) 电压产生电路
CN108279729A (zh) 用于带隙基准电路的启动电路
CN109062308B (zh) 电压调整电路
JP4167122B2 (ja) 基準電圧発生回路
CN112667014A (zh) 一种应用于超低压电压场景的带隙基准电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant