CN105789063A - 一种半导体器件及其制作方法 - Google Patents
一种半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN105789063A CN105789063A CN201410841362.3A CN201410841362A CN105789063A CN 105789063 A CN105789063 A CN 105789063A CN 201410841362 A CN201410841362 A CN 201410841362A CN 105789063 A CN105789063 A CN 105789063A
- Authority
- CN
- China
- Prior art keywords
- protective layer
- chip
- angle
- cutting road
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明提供一种半导体器件及其制作方法,所述制作方法包括:提供晶圆,所述晶圆包括若干芯片,在相邻所述芯片之间设置有切割道;在所述芯片靠近切割道的角上覆盖保护层,以使所述角被包裹于所述保护层内;对晶圆进行切割。根据本发明的制作方法,采用保护层对芯片的角进行保护,防止切割过程中的应力作用于芯片的角上而产生裂缝等缺陷,也进一步避免了由于裂缝的存在而导致的金属层剥落等问题的产生,进而提高了器件的良率和性能。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及特别涉及一种半导体器件及其制作方法。
背景技术
目前安装后的一些芯片的角上存在裂缝缺陷。调查发现,产生的裂缝缺陷多以一种特定的形状集中于特定的位置处,如图1所示,其中左图为不存在角碎裂的芯片,右图为出现较碎裂的芯片。芯片角上裂缝多因在安装过程中受到应力作用引起的。
如图2所示为现有的半导体器件封装的工艺流程图,其中,在芯片切割和注塑/表面贴装等工艺步骤执行时,容易对芯片的角施加额外应力进而产生裂缝等缺陷。
如图3A-3B示出了芯片切割过程中在芯片的角上产生裂缝的示意图,一般晶圆上相邻芯片之间设置若干切割道,如图3A所示,一条切割道宽80μm,另一条与其垂直相交的切割道宽约124μm,进行切割时,切割刀片沿每条切割道进行切割,将每个芯片分开,然而在两条切割道垂直相交处芯片的角会不可避免的受到切割刀片对其产生的作用力,进而在芯片的角上产生裂缝,而裂缝如果进一步扩展进入芯片的内部,则会导致芯片上金属层剥落问题的产生,进而影响器件的良率和可靠性。
因此,有必要提出一种新的制作方法,以解决现有技术的不足。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题,本发明实施例一提供一种半导体器件的制作方法,包括:
提供晶圆,所述晶圆包括若干芯片,在相邻所述芯片之间设置有切割道;
在所述芯片靠近切割道的角上覆盖保护层,以使所述角被包裹于所述保护层内;
对晶圆进行切割。
进一步,所述保护层沿切割道方向延伸覆盖所述芯片的靠近切割道的边缘。
进一步,位于所述芯片边缘的保护层宽度小于位于所述芯片的角上的保护层的宽度。
进一步,所述保护层的形状为椭圆形。
进一步,所述保护层的形状为半椭圆形,其中所述半椭圆形的弧形边位于外侧。
进一步,所述保护层的形状为扇形,其中所述扇形的弧形边位于外侧。
进一步,所述保护层的材料为铜金属。
本发明实施例二提供一种采用前述的方法制作的半导体器件,包括:形成于晶圆上的芯片靠近切割道的角上覆盖有保护层,且所述角被包裹于所述保护层内。
进一步,所述保护层的形状选自椭圆形、扇形或半椭圆形中的一种,其中,每种形状的弧形边位于所述芯片的外侧。
进一步,所述保护层沿所述切割道方向延伸覆盖所述芯片的靠近切割道的边缘。
进一步,位于所述芯片边缘的保护层宽度小于位于所述芯片的角上的保护层的宽度。
进一步,所述保护层的材料为金属铜。
综上所述,根据本发明的制作方法,采用保护层对芯片的角进行保护,防止切割过程中的应力作用于芯片的角上而产生裂缝等缺陷,也进一步避免了由于裂缝的存在而导致的金属层剥落等问题的产生,进而提高了器件的良率和性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1示出了芯片的角上存在裂缝(右图)和芯片的角上不存在裂缝(左图)的对比图;
图2示出了现有的半导体器件封装的工艺流程图;
图3A-3B示出了芯片切割过程中在芯片的角上产生裂缝的示意图;
图4A-4C示出了根据本发明的制作方法形成的器件的俯视图;
图5示出了根据本发明的制作方法依次实施步骤的工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的结构及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
实施例一
下面将参照图4A-4C及图5对本发明的半导体器件的制作方法做详细描述。
首先,执行步骤501,提供晶圆,所述晶圆包括若干芯片,在相邻所述芯片之间设置有切割道。
晶圆由几百个至数千个芯片(Die)组成,而芯片间则以切割道相隔,其中,切割道包括沿第一方向延伸的若干第一切割道,和与第一切割道垂直相交的第二切割道。每个芯片通过沉积、微影、蚀刻、掺杂及热处理等工艺,在半导体衬底上形成元件、叠层、互连线以及焊垫等;由于沿切割道将芯片分开,所以切割道上不存在功能元件,一般在半导体衬底上有依次形成的氧化层和氮化层。
接着,执行步骤502,在所述芯片靠近切割道的角上覆盖保护层,以使所述角被包裹于所述保护层内。
具体地,所述保护层的材料为金属,例如铜、铝、金、银、锡、钨等,较佳地,本实施例中,所述保护的材料为金属铜。所述保护层的方法通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成,也可通过电化学镀的技术形成。
每个芯片均包括四个角,当所述芯片的四个角均靠近切割道时,则在芯片的四个角上可均覆盖保护层。较佳地,只在即靠近第一切割道,又靠近与第一切割道垂直相交的第二切割道的芯片的角上覆盖保护层,由于位于此处的芯片的角在之后的切割过程中受到的额外应力最大。
可选地,为了对芯片起到更好的保护作用,所述保护层沿切割道方向延伸覆盖所述芯片的靠近切割道的边缘。其中,位于所述芯片边缘的保护层宽度小于芯片的角上的保护层的宽度。
在一个示例中,如图4A所示,在所述芯片400靠近切割道401的角上的保护层402a的形状为椭圆形。
在一个示例中,如图4B所示,在所述芯片400靠近切割道401的角上的所述保护层402b的形状为扇形,其中所述扇形的弧形边位于外侧。
在一个示例中,如图4C所示,在所述芯片400靠近切割道401的角上的保护层402c的形状为半椭圆形,其中所述半椭圆形的弧形边位于外侧。
值得一提的是,位于芯片的角上的保护层的形状并不限于上述几种形状,还可以为其它适合的形状,例如三角形、圆形、多边形等。位于芯片的角上的宽度和面积可根据实际芯片的角的大小而调整,以不影响芯片的功能,而又能使角包裹于保护层内为宜。
最后,执行步骤503,对晶圆进行切割。
切割是将晶圆沿切割道分割为电路体系完整的芯片的过程。所述切割方法可以采用物理切割或者激光切割。由于采用保护层对芯片的角进行了保护,因此在此步切割过程中,不会有应力直接作用于芯片的角上,因此不会出现由于应力导致的裂缝等缺陷。
综上所述,根据本发明的制作方法,采用保护层对芯片的角进行保护,防止切割过程中的应力作用于芯片的角上而产生裂缝等缺陷,也进一步避免了由于裂缝的存在而导致的金属层剥落等问题的产生,进而提高了器件的良率和性能。
实施例二
本发明还提供一种采用实施例一中所述的方法制作的半导体器件,包括:形成于晶圆上的芯片靠近切割道的角上覆盖有保护层,且所述角被包裹于所述保护层内。所述保护层的材料为金属,例如铜、铝、金、银、锡、钨等,较佳地,本实施例中,所述保护的材料为金属铜。所述保护层的方法通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成,也可通过电化学镀的技术形成。
可选地,位于芯片的角上的保护层的形状选自椭圆形、扇形或半椭圆形中的一种,其中,每种形状的弧形边位于芯片的外侧。
进一步地,位于芯片的角上的保护层沿切割道方向延伸覆盖所述芯片的靠近切割道的边缘。位于所述芯片边缘的保护层宽度小于位于所述芯片的角上的保护层的宽度。
综上所述,本发明的半导体器件的芯片,在封装过程中芯片的角被保护层覆盖,不会受到应力的影响,因此芯片的角不存在裂缝等缺陷,进而使半导体器件具有更高的性能和可靠性。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (12)
1.一种半导体器件的制作方法,包括:
提供晶圆,所述晶圆包括若干芯片,在相邻所述芯片之间设置有切割道;
在所述芯片靠近切割道的角上覆盖保护层,以使所述角被包裹于所述保护层内;
对晶圆进行切割。
2.根据权利要求1所述的制作方法,其特征在于,所述保护层沿切割道方向延伸覆盖所述芯片的靠近切割道的边缘。
3.根据权利要求2所述的制作方法,其特征在于,位于所述芯片边缘的保护层宽度小于位于所述芯片的角上的保护层的宽度。
4.根据权利要求1所述的制作方法,其特征在于,所述保护层的形状为椭圆形。
5.根据权利要求1所述的制作方法,其特征在于,所述保护层的形状为半椭圆形,其中所述半椭圆形的弧形边位于外侧。
6.根据权利要求1所述的制作方法,其特征在于,所述保护层的形状为扇形,其中所述扇形的弧形边位于外侧。
7.根据权利要求1所述的制作方法,其特征在于,所述保护层的材料为铜金属。
8.一种采用如权利要求1中所述的方法制作的半导体器件,其特征在于,包括:形成于晶圆上的芯片靠近切割道的角上覆盖有保护层,且所述角被包裹于所述保护层内。
9.根据权利要求8所述的半导体器件,其特征在于,所述保护层的形状选自椭圆形、扇形或半椭圆形中的一种,其中,每种形状的弧形边位于所述芯片的外侧。
10.根据权利要求8所述的半导体器件,其特征在于,所述保护层沿所述切割道方向延伸覆盖所述芯片的靠近切割道的边缘。
11.根据权利要求10所述的半导体器件,其特征在于,位于所述芯片边缘的保护层宽度小于位于所述芯片的角上的保护层的宽度。
12.根据权利要求8所述的半导体器件,其特征在于,所述保护层的材料为金属铜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410841362.3A CN105789063A (zh) | 2014-12-25 | 2014-12-25 | 一种半导体器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410841362.3A CN105789063A (zh) | 2014-12-25 | 2014-12-25 | 一种半导体器件及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105789063A true CN105789063A (zh) | 2016-07-20 |
Family
ID=56389189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410841362.3A Pending CN105789063A (zh) | 2014-12-25 | 2014-12-25 | 一种半导体器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105789063A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107534024A (zh) * | 2016-01-22 | 2018-01-02 | 京瓷株式会社 | 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块 |
CN109216215A (zh) * | 2017-06-30 | 2019-01-15 | 台湾积体电路制造股份有限公司 | 半导体器件和制造方法 |
US11201097B2 (en) | 2017-06-30 | 2021-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of a semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100207250A1 (en) * | 2009-02-18 | 2010-08-19 | Su Michael Z | Semiconductor Chip with Protective Scribe Structure |
CN102214618A (zh) * | 2010-04-01 | 2011-10-12 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
US20140027928A1 (en) * | 2012-07-25 | 2014-01-30 | Renesas Electronics Corporation | Semiconductor device having crack-resisting ring structure and manufacturing method thereof |
CN203895431U (zh) * | 2014-05-27 | 2014-10-22 | 中芯国际集成电路制造(北京)有限公司 | 芯片结构 |
-
2014
- 2014-12-25 CN CN201410841362.3A patent/CN105789063A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100207250A1 (en) * | 2009-02-18 | 2010-08-19 | Su Michael Z | Semiconductor Chip with Protective Scribe Structure |
CN102214618A (zh) * | 2010-04-01 | 2011-10-12 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
US20140027928A1 (en) * | 2012-07-25 | 2014-01-30 | Renesas Electronics Corporation | Semiconductor device having crack-resisting ring structure and manufacturing method thereof |
CN203895431U (zh) * | 2014-05-27 | 2014-10-22 | 中芯国际集成电路制造(北京)有限公司 | 芯片结构 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107534024A (zh) * | 2016-01-22 | 2018-01-02 | 京瓷株式会社 | 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块 |
CN107534024B (zh) * | 2016-01-22 | 2018-10-26 | 京瓷株式会社 | 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块 |
CN109216215A (zh) * | 2017-06-30 | 2019-01-15 | 台湾积体电路制造股份有限公司 | 半导体器件和制造方法 |
CN109216215B (zh) * | 2017-06-30 | 2020-10-30 | 台湾积体电路制造股份有限公司 | 半导体器件和制造方法 |
US11121050B2 (en) | 2017-06-30 | 2021-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of a semiconductor device |
US11201097B2 (en) | 2017-06-30 | 2021-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacture of a semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI236045B (en) | Non-repeated and non-uniform width seal ring | |
JP5341087B2 (ja) | 半導体デバイスの応力緩和 | |
TWI612623B (zh) | 半導體裝置及半導體晶圓 | |
US6521975B1 (en) | Scribe street seals in semiconductor devices and method of fabrication | |
CN103021962B (zh) | 半导体晶片及其处理方法 | |
US10553508B2 (en) | Semiconductor manufacturing using disposable test circuitry within scribe lanes | |
US20100024213A1 (en) | Copper bonding method | |
CN102468156B (zh) | 用于制造半导体芯片的方法以及半导体芯片 | |
CN106298694A (zh) | 一种半导体器件及其制作方法和电子装置 | |
US11302788B2 (en) | Semiconductor device and method of manufacturing the same | |
CN105789063A (zh) | 一种半导体器件及其制作方法 | |
US20140103532A1 (en) | Chip-level humidity protection | |
US20150115449A1 (en) | Semiconductor Device Having a Corrosion-Resistant Metallization and Method for Manufacturing Thereof | |
CN108364865A (zh) | 半导体器件制造方法和半导体晶片 | |
CN104752325A (zh) | 半导体器件及其形成方法、提高晶圆切割成品率的方法 | |
JP2004055852A (ja) | 半導体装置及びその製造方法 | |
US20170005001A1 (en) | Semiconductor wafer, semiconductor device diced from semiconductor wafer, and method for manufacturing semiconductor device | |
JP5609981B2 (ja) | 半導体装置の製造方法 | |
CN113066763A (zh) | 半导体结构及其制作方法 | |
US20230268229A1 (en) | Methods of forming semiconductor dies with perimeter profiles for stacked die packages | |
US9472687B2 (en) | Schottky diode and method for making it | |
WO2012046306A9 (ja) | 光起電力装置およびその製造方法 | |
US20150097297A1 (en) | Semiconductor article having a zig-zag guard ring | |
TWI624884B (zh) | Grain size packaged diode element with ultra-low forward voltage and method of manufacturing the same | |
US11133250B2 (en) | Semiconductor component and method for producing a semiconductor component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160720 |