CN105742486A - 包括不连续接触面的二端存储器电极 - Google Patents

包括不连续接触面的二端存储器电极 Download PDF

Info

Publication number
CN105742486A
CN105742486A CN201511032467.5A CN201511032467A CN105742486A CN 105742486 A CN105742486 A CN 105742486A CN 201511032467 A CN201511032467 A CN 201511032467A CN 105742486 A CN105742486 A CN 105742486A
Authority
CN
China
Prior art keywords
electrode
memory
subset
memory devices
switchable layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511032467.5A
Other languages
English (en)
Other versions
CN105742486B (zh
Inventor
赵星贤
J·贝廷格
X·L·刘
Z·Y·任
X·赵
Fnu·阿帝奎子门
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyuan semiconductor (Shanghai) Co.,Ltd.
Original Assignee
Crossbar Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crossbar Inc filed Critical Crossbar Inc
Publication of CN105742486A publication Critical patent/CN105742486A/zh
Application granted granted Critical
Publication of CN105742486B publication Critical patent/CN105742486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明描述了提供用于二端存储器件的电极。举例来说，所述电极可以包括接触面，所述接触面包括至少一个表面不连续。例如，所述电极可以具有间隙、断开或与所述二端存储器件的另一个部件电接触的表面的其他不连续部分。在一个实例中，所述接触面可以包括环面或近似环面，所述近似环面例如在所述环面的中心内具有不连续。在一些实施例中，公开的电极可以是由沉积在通过绝缘体中的通孔或沟槽所形成的不连续表面上方或由所述绝缘体形成的或在所述绝缘体上的柱状物器件上方的导电层形成的。

Description

包括不连续接触面的二端存储器电极
技术领域
本公开总体上涉及电子存储器，例如，本公开描述了用于二端(two-terminal)存储器件的不连续电极。
背景技术
最近，通过使用例如手写笔的输入设备或用手触摸显示设备上显示的图
集成电路技术领域中最近的创新是二端存储器技术。二端存储器技术与例如比门控技术的对比在于二端之间的导电性由称为门极端子的第三端介导。二端存储器件可以在功能和结构上不同于三端器件。例如，一些二端存储器可以构造在一对导电触点之间，与一组导电端子附近的第三端子相反。本发明人还知道多种二端存储器技术，例如，相变存储器、磁阻存储器以及其他。
值得注意的一种二端存储器是电阻式存储器。虽然许多电阻式存储器技术处于开发阶段，但是电阻式存储器的多个技术概念已经被本发明的受让人证实并且处于一个或多个验证阶段以证明或推翻相关的理论。即便如此，电阻式存储器技术在半导体电子行业与竞争的技术相比有巨大的优势。
电阻式随机存取存储器(RRAM)是电阻式存储器的一个实例。本公开的发明人相信RRAM具有成为高密度非易失性信息存储器技术的潜能。一般来讲，RRAM通过在明显不同的电阻状态之间可控地切换来存储信息。单个电阻式存储器可以存储一个位的信息或多个位的信息，并且如受让人证实的各种存储模型所提供的，可以被配置成一次性可编程单元，或可编程可擦写设备。
本发明人已经提出各种理论来解释电阻切换的现象。在一个这种理论中，电阻切换是在否则电绝缘介质内形成局部导电结构(例如，导电细丝)的结果。局部导电结构可以是由离子、在适当环境下(例如，合适的电场)可以离子化的原子或其他电荷输送机制形成的。在其他这种理论中，响应于施加在电阻式存储单元上的合适的电势，可以发生原子的电场辅助扩散。在本发明人提出的另外其他理论中，响应于二元氧化物(例如，NiO、TiO2等)中的焦耳加热和电化学过程或者通过包括氧化物、硫属元素化物、聚合物等的离子导体的氧化还原过程，可以形成导电细丝。
本发明人期待基于电极-绝缘体-电极模型的电阻器件表现出良好的耐久性和寿命周期。另外，本发明人期待这些器件具有高的片上密度。因此，电阻元件可以是用于数字信息存储的金属氧化物半导体(MOS)晶体管的可行的替代方式。所讨论的专利申请的发明人，例如，相信电阻切换存储器的模型提供优于非易失性闪存MOS器件的一些潜在的技术优势。
鉴于上述内容，本发明人尽力对包括二端存储器和电阻式存储器的存储器技术做出进一步的改进。
发明内容
以下内容表示本说明书的简要综述，以便提供对本说明书的一些方面的基本理解。这种综述不是本说明书的广泛简述。其目的既不是表明本说明书的关键或重要元素，也不是描述本说明书的任何特定实施例的范围或权利要求书的任何范围。其目的是以简化的形式提供本说明书的一些概念，作为本发明中呈现的更加详细的描述的前序。
本公开的多个方面提供了用于二端存储器器件的电极。在一些实施例中，所述电极可以是至少部分不连续的表面(例如，接触面)。例如，所述电极可以在表面上具有间隙或不连续使得所述表面的子集(即，一部分)与所述二端存储器件的另一个部件电接触。在一些实施例中，所述电极可以包括环面或近似环面，所述近似环面例如在所述环面的中心内具有不连续。在另一个实施例中，可以通过由绝缘体中的通孔(via)或沟槽所形成的不连续表面上方的导电层来形成电极。在又另一个实施例中，可以通过由绝缘体形成的柱状物器件所形成的不连续表面上方的导电层来形成所述电极。
在另外的实施例中，本公开提供了二端存储器件。所述二端存储器件可以包括第一电极以及与所述第一电极相邻的非易失性切换层，所述非易失性切换层被配置成具有与第一状态相关的第一物理特征以及与第二状态相关的在测量上与所述第一物理特征明显不同的第二物理特征。此外，所述二端存储器件可以包括第二电极，所述第二电极包括至少部分地与所述非易失性切换层的切换层表面的子集物理接触的电极表面，其中所述电极表面在与所述切换层表面在物理上分开的所述电极表面的周界(perimeter)内包括不连续区域。
在另一个实施例中，描述了一种制造二端存储器件的电极的方法。所述方法可以包括存储器件的基板上的金属层。所述方法可以进一步包括在所述金属层上方形成氧化物层。此外，所述方法可以包括在所述氧化物层中形成通孔并且在由所述通孔所形成的氧化物层的轮廓表面的子集上方提供导电膜。除上述内容之外，所述方法可以包括在所述导电膜的子集上方形成非易失性存储器件，所述导电膜的子集用作所述非易失性存储器件的电极。
根据另外其他的实施例，所讨论的公开提供了一种制造二端存储器件的方法。所述方法可以包括在存储器件的基板上方形成氧化物层，并且图案化并蚀刻所述氧化物层以形成柱状物器件。另外，所述方法可以包括在所述柱状物器件的暴露表面的子集上方提供导电材料并且提供在所述柱状物器件上方并且与所述导电材料直接或间接接触的非易失性切换材料。此外，所述方法可以包括在所述切换材料上方形成第二导电材料。
以下描述可以附图阐述了本说明书的某些说明性的方面。然而，这些方面表示可以实施本说明书的原理的多种方式的几种方式。当结合附图考虑时，本说明书的其他优点和新特征从本说明书的以下具体实施方式会变得明显。
附图说明
参照附图描述了本发明的多个方面和特征，其中在整个说明书中相似的附图标记用于指代相似的元件。在本说明书中，阐述了许多具体细节以便提供对本发明的透彻理解。然而，应当理解，可以在不具有这些具体细节或使用其他方法、部件、材料等来实施本发明的某些方面。在其他情况下，熟知的结构和设备被图示为方框图形式以便于描述本发明。
图1图示了根据所讨论的公开的实施例的示例的二端存储器的方框图；
图2描绘了根据另外的实施例的示例的二端存储器的方框图；
图2A图示了在附加实施例中用于二端存储器的示例的不连续电极表面的示意图；
图3描绘了根据替代或附加实施例的示例的二端存储器的方框图。
图4和图5图示了根据示例的实施例的用于形成二端存储器的方框图；
图6和图7图示了根据另一个示例的实施例的用于形成替代的二端存储器的方框图；
图8描绘了包括所述存储器架构的后端金属层之间的二端存储器的示例的存储器架构；
图9图示了在另外的实施例中包括选择器件的示例的二端存储器的方框图；
图10描绘了在另一个实施例中包括选择器件的示例的二端存储器的方框图；
图11图示了包括二端存储器和选择器件的示例的存储架构的方框图；
图12描绘了在另一个实施例中包括二端存储器和选择器件的示例的存储器架构的方框图；
图13图示了根据本公开的实施例的用于制造二端存储器的示例的方法的流程图；
图14描绘了根据一个或多个其他公开的实施例的用于制造二端存储器的示例的方法的流程图；
图15示出了根据多个公开的实施例的用于存储器件的示例的运行和控制环境的方框图；
图16图示了可以结合多个实施例实施的示例的计算环境的方框图。
具体实施方式
本发明涉及用于数字信息存储的二端存储单元。在一些实施例中，二端存储单元可以包括电阻技术，例如，电阻切换二端存储单元。本文中使用的电阻切换二端存储单元(也被称为电阻切换存储单元或电阻切换存储器)包括具有两个导电触点的电路元件，在两个导电触点之间具有主动区。在电阻切换存储器的背景下，二端存储装置的主动区表现出多个稳定或半稳定的电阻状态，各电阻状态具有不同的电阻。此外，响应于施加在两个导电触点上的合适的电信号可以形成或激活多个状态的对应一个状态。合适的电信号可以是电压值、电流值、电压或电流极性等或它们的适当组合。虽然不是穷举性的，电阻切换二端存储装置的实例可以包括电阻式随机存取存储器(RRAM)、相变RAM(PCRAM)和磁阻式RAM(MRAM)。
本发明的实施例可以提供基于细丝的存储单元。细丝型存储单元的一个实例可以包括：导电层，例如，金属、掺杂的p型(或n型)硅(Si)承载层(例如，p型或n型多晶硅、p型或n型多晶SiGe等)、电阻切换层(RSL)以及能被离子化的活性金属层。在适当条件下，活性金属层可以提供在在RSL中形成细丝的离子。当去除该条件时，例如，当去除电压时，离子变成中性金属粒子，并且被捕获在电阻切换层的晶体缺陷内。在各种实施例中，捕获的中性金属粒子有助于在电阻切换层内形成导电细丝(例如，响应于电离激励，例如，适用于使中性金属粒子重新离子化的读电压或其他激励)。
在本公开的多个实施例中，p型或n型硅承载层可以包括p型或n型多晶硅、p型或n型SiGe等。RSL(在本领域中也可以被称为电阻切换介质(RSM))可以包括，例如，非晶硅层、具有本征特性的半导体层、硅的亚氧化物(例如，SiOx，其中x的值在0.1至2之间)等。适用于RSL的材料的其他实例可以包括SiXGeYOZ(其中，X、Y和Z是分别合适的正数)、硅的氧化物(例如，SiON，其中N是合适的正数)、非晶硅(a-Si)、非晶SiGe(a-SiGe)、TaOB(其中B是合适的正数)、HfOC(其中C是合适的正数)、TiOD(其中D是合适的数)、Al2OE(其中E是合适的正数)、NbOF(其中F是合适的正数)等等或它们的适当组合。
用于基于细丝的存储单元的活性金属层的实例除了别的以外还可以包括：银(Ag)、金(Au)、镍(Ni)、铜(Cu)、铝(Al)、铬(Cr)、铁(Fe)、锰(Mn)、钒(V)、钴(Co)、铂(Pt)、铪(Hf)、钯(Pd)或前述物质的适当合金。根据本发明的一些方面，可以采用其他合适的导电材料以及上述的化合物或组合或类似材料作为活性金属层。与上述实例类似的属于本发明的实施例的一些细节可以在被转让给本专利申请的专利权人的以下美国专利申请中找到：2007年10月19日提交的申请序列号11/875,541以及2009年10月8日提交的申请序列号12/575,921，这两个专利申请通过引用的方式并且为了所有的目的全部并入本申请中。
为了对基于细丝的电阻切换存储单元进行编程，可以在存储单元上施加适当的编程电压，从而穿过存储单元的相对较高电阻部分形成导电路径或细丝。这导致存储单元从相对较高电阻状态切换成相对较低电阻状态。在一些电阻切换器件中，可以实施擦除过程以便使导电细丝至少部分地变形，从而使存储单元从低电阻状态返回到高电阻状态。在存储器的技术中，这种状态变化可以与二进制位的各个状态相关联。对于多存储单元阵列，存储单元的字、字节、页、块等可以被编程或擦除以表示二进制位的零或一，并且通过在实际上保留这些状态一段时间来存储二进制信息。在各种实施例中，多水平信息(例如，多个位)可以存储在这种存储单元中。
应当理解，本文中的多个实施例可以利用具有不同的物理性能的多种存储单元技术。例如，不同的电阻切换存储单元技术可以具有不同的离散的可编程电阻、不同的关联的编程/擦除电压以及其他不同的特征。例如，本发明的多个实施例可以采用对第一极性的电信号表现出第一切换响应(例如，对一组程序状态之一进行编程)并且对第二极性的电信号表现出第二切换响应(例如，擦除为擦除状态)的二端切换器件。双极性切换器件例如与单极性器件形成对比，这种单极性器件响应于具有相同极性和不同幅值的电信号而表现出第一切换响应(例如，编程)和第二切换响应(例如，擦除)。
本领域的普通技术人员将会理解或者通过本文提供的背景来理解的是，当本文的多个方面和实施例没有指明具体的存储单元技术或编程/擦除电压时，其意图是这些方面和实施例并入任何合适的存储单元技术并且被适于存储单元技术的编程电压/擦除电压操作。应当进一步认识到，当需要本领域的普通技术人员已知的电路修改或者本领域的普通技术人员已知的对操作信号水平的修改来替代不同的存储单元技术时，包括替代的存储单元技术或信号水平变化的实施例被认为在本发明的范围内。
本发明的发明人熟悉除电阻式存储器之外的额外的非易失性、二端存储器结构。例如，铁电随机存取存储器(RAM)就是一个实例。一些其他的实例包括磁阻式RAM、有机RAM、相变RAM和导电桥接RAM等。二端存储器技术具有不同的优缺点，并且优点与缺点之间的折衷很普通。尽管电阻切换存储技术被提到具有本文公开的许多实施例，但是其他的二端存储技术可以用于适于本领域技术人员的一些公开的实施例。
在多个公开的实施例中，提供了一种包括电极或触点的二端存储器件，该二端存储器件在电极的接触面上具有一个或多个不连续。在一些实施例中，不连续可以限制电极的接触面积，从而提供对二端存储器的电特性(例如，导电电流、漏电流、电阻等)的控制。在其他实施例中，不连续可以提供不垂直的接触区域，便于提供比垂直接触区域更大的用于接触面的电场。本发明还公开了二端存储器件的多种替代形式，以及用于制造这些器件的一种或多种方法。
图1描绘了根据多个公开的实施例的存储器件100的实例的方框图。存储器件100可以是基板102上方的二端非易失性存储器。在一些实施例中，基板102可以是硅基板或者其他合适的绝缘半导体材料。在一些实施例中，基板102可以是控制逻辑基板，例如，互补金属氧化物半导体(CMOS)基板。基板102上方是布线电极104。布线电极104可以是由设置在基板102上方的金属层形成的。在一些实施例中，存储器件100可以包括在布线电极104与基板102之间的一个或多个其他的层(例如，参见图8，见下文)。在其他实施例中，布线电极104可以直接在基板102上。
在一些实施例中，接触层106可以形成在布线电极104上方。在替代或附加实施例中，存储器件100可以在布线电极上方不具有接触层106。当存在时，可以选择接触层106以便于或调节布线电极104与存储器件100的其他部件之间的导电性。
在一些实施例中，氧化物层108可以形成在接触层106上方，或者在其他实施例中，可以形成在布线电极104上方。非易失性切换层110可以形成在氧化物层108上方。在多个实施例中，根据存储器件100采用的切换技术，切换层110可以包括一个或多个部件。例如，在多个实施例中，一个或多个部件可以包括适用于相变存储器、磁存储器、磁阻存储器、电阻切换存储器、铁电存储器、有机存储器、导电桥接存储器(conductivebridgememory)等的材料。第一电极114可以形成在切换层110上方，并且第二电极112可以至少部分地形成在氧化物层108内。第一电极114、切换层110和第二电极112的结(junction)可以形成非易失性切换器件116。尽管存储器件100被描绘成在第二电极112的右侧具有非易失性切换器件116，应当认识到，非易失性切换器件116可以形成在第二电极112与切换层110接触(例如，直接或间接)的其他合适位置或多个合适的这种位置(在适当的情况下)。
如图所示，第二电极112可以包括与切换层110接触的不连续的顶面。在存储器件100描绘的实例中，该不连续部分可以是填充有氧化物层108的中心孔，从而使第二电极112的顶面形成为环面、近似环面或其他合适的形状(例如，具有中心孔的多边形或近似多边形等)。在一些实施例中，与切换层110接触的第二电极112的顶面可以具有限制电流的顶面尺寸或具有用于非易失性切换器件116的电阻或在一定范围内的电阻。在一些实施例中，顶面尺寸可以是顶面的表面积。在替代或附加实施例中，顶面尺寸可以是顶面的连续子集的宽度(例如，与切换层110直接接触的顶面子集的宽度)。为了提供用于非易失性切换器件116的电阻，第二电极112可以便于一组存储器件100的提高的切换性能、这种器件的更高的电流均匀性、减少的焦耳加热等。
在另外的实施例中，第一电极114、第二电极112或布线电极104可以包括W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr、金属氮化物、TiN、WN、TaN等或前述物质的适当组合。在一些实施例中，第一电极114第二电极112和布线电极104可以包括相同或相似的材料。在其他实施例中，一个或多个第一电极114、第二电极112或布线电极104可以包括上述材料的中的多种。在至少一个实施例中，第一电极114可以是包括活性金属，第二电极112可以包括导电金属或导电(例如，掺杂)硅或硅化合物，并且布线电极104可以包括导电金属组。
在附加实施例中，切换层110可以包括非晶硅(a-Si)、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、NbOx或WOx等或前述物质的适当组合。切换层110通常包括晶体图案中的许多结构缺陷。在一些实施例中，切换层110在制造期间并非故意无掺杂。如上所述，缺陷捕获由第一电极114或第二电极112提供的在电阻切换层中的中性金属粒子。另外，接触层106可以包括金属氧化物(例如，TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、WOx、NbOx等)、金属氮化物(例如，TiN、WN、TaN等)等或前述物质的适当组合。在另外的实施例中，基板102可以包括绝缘半导体材料。实例可以包括硅、合适的硅化合物(例如，掺杂多晶硅、掺杂多晶SiGe)等。在通过使用Damascene工艺将铜用于布线电极104的情况中，接触层106也可以是阻挡层，例如，使铜原子例如迁移到接触层106中或迁移穿过接触层106，或防止铜原子迁移到接触层中106或防止迁移的穿过接触层106的TiN、TaN、WTi等。
图2示出了根据本公开的替代或附加方面的示例的存储器件200的方框图。在一些实施例中，存储装置200可以基本上类似于上述图1的存储器件100。然而，所讨论的公开不限于此，并且在其他实施例中，存储器件200可以不同于存储器件100。
存储器件200可以包括布线电极202。布线电极202可以包括例如由存储器件的金属层形成的导线。在一个实施例中，导线可以是通过半导体基板上的后道(back-end-of-line)工艺形成的(例如，参见图8、图11和图12，见下文)。在一些实施例中，接触层204设置在布线电极202上方。在其他实施例中，存储器件200不包括接触层204。另外，存储器件200可以包括形成在绝缘层208内的第二电极206。第二电极206可以包括顶面210，该顶面具有与切换层212直接接触的连续部分以及与切换层212不直接接触的一个或多个非连续部分。另外，存储器件200可以包括切换层212上方的第一电极214。非易失性存储器件可以由第二电极206、切换层212和第一电极214形成。
在各种实施例中，接触层204可以具有在约50纳米(nm)或更小的范围内的厚度。在另外的实施例中，第二电极206可以具有在约5n至约1000nm的范围内的总高度。在至少一个附加实施例中，第二电极206的顶面210可以具有与切换层212电接触的连续部分，该连续部分的宽度在约1nm至约50nm的范围内。在另外的实施例中，切换层212可以具有在约1nm至约50nm的范围内的厚度。
图2A图示了用于第二电极206的顶面210的非连续表面的实例的示意图。在第一实例中，非连续接触面210可以包括旋转表面210A。旋转表面210A可以是环面或近似环面，如图所示，也可以利用其他旋转形状。断开的旋转表面210B可以是另外的实例。断开的旋转表面210B可以是在断开的旋转表面210B的周界上具有一个或多个不连续部分的环面或近似环面。在附加的实施例中，非连续接触面210可以包括具有三个或更多个边的多边形表面210C，其具有中心不连续部分(例如，中心孔)。非连续接触面210的另一个实例可以包括断开的多边形表面210D。断开的多边形表面210可以包括具有三个或更多个边的表面以及围绕断开的多边形210D的周界的一个或多个不连续部分。
在一个或多个实施例中，可以选择非连续接触面210的尺寸以控制通过非连续接触面210的电流密度。在一些实施例中，可以选择非连续接触面210的直径以提供通过非连续接触面210的目标电流密度或电阻。在另一个实施例中，可以选择非连续接触面210的区段的宽度以提供目标电流密度或电阻。在其他实施例中，可以选择总的表面积或其他合适的尺寸或它们的组合以提供目标电流密度或电阻。
图3描绘了根据本公开的替代或附加实施例的存储器件300的方框图。可以在基板302上制造存储器件300。在一些实施例中，基板302可以是控制逻辑基板，例如，互补金属氧化物半导体(CMOS)基板302。在另外的实施例中，可以至少部分地用后道工艺制造基板302，并且该基板可以包括一个或多个有源或无源器件，例如，晶体管、电阻、电容、电感等。在附加实施例中，可以至少部分地用后道工艺制造存储器件300的其他部件。然而，应当认识到，所讨论的公开不限于此，用于准备或制造半导体中或上的电子部件的其他机制被认为在所讨论的公开的范围内。
在基板302上可以形成布线电极304。布线电极304可以由合适的导电材料组成，例如，金属、金属氧化物(例如，金属氮化物)、掺杂半导体等。在一些实施例中，接触层306可以形成在布线电极304上方。在特定实施例中，接触层306可以包括金属氧化物或金属氮化物。在另外的实施例中，氧化物308可以形成在布线电极304(或接触层306)上方。此外，第二电极312可以至少部分地形成在氧化物308内。在一些实施例中，第二电极312可以至少在与存储器件300的切换层310接触的顶面上具有不连续。在另外的实施例中，第二电极312可以具有在与接触层306(或者，在一些实施例中，与布线电极304接触)接触的底面上的第二不连续。切换层310可以形成在氧化物308与第一电极314之间。
在至少一个实施例中，第二电极312可以形成在形成于氧化物308中的柱状物器件上方(例如，参见图6和图7，见下文)。第二电极312可以包括W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr、金属氮化物(例如，TiN、WN、TaN等)等或前述物质的适当组合。在一个或多个实施例中，切换层310可以包括非晶硅、非晶硅锗、具有本征特性的半导体层、硅的氧化物、硅的亚氧化物(例如，SiOB，其中B是0.1至2的数)、硅的氧化衍生物(例如，硅锗氧化物)、非化学计量的氧化物、金属氧化物(例如，氧化锌)、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、WOx、NbOx或NbOx(其中x包括用于前述化合物的各一种所选择的一组合适的数)或类似材料或前述物质的适当组合。此外，第一电极314可以包括W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr、金属氮化物(例如，TiN、WN、TaN等)等或前述物质的适当组合。
图4和图5图示了根据本公开的实施例的用于制造存储器件的存储器件工艺400的方框图。在一些实施例中，存储器件工艺400可以提供存储器件，例如，存储器件100或存储器件200。然而，所讨论的公开不限于此，并且在至少一个实施例中，存储器件工艺400可以提供这些存储器件的其他变型。
存储器件工艺400可以包括通孔蚀刻、清理和沉积过程400A。通孔蚀刻、清理和沉积过程400A可以包括在布线电极402A上形成氧化物层406A。可以在氧化物层406A内蚀刻通孔404A，从而形成在氧化物层406A中具有暴露表面的孔。在一些实施例中，该孔可以具有圆形或近似圆形的横截面，在另外的实施例中，该横截面为椭圆形或近似椭圆形，在另外的实施例中，该横截面为多边形或近似多边形，或者在附加实施例中，该横截面可以是另外的几何形状或近似几何形状，或者在附加实施例中，该横截面为非几何形状。另外，尽管通孔404A被描绘成在氧化物层406A的顶面和氧化物层406A与布线电极402A的交界处具有锋利的边缘，但是在一些实施例中这些边缘可以是弯曲的，并且通孔404A所暴露的表面可以具有成角度的边，而非如图4所示的完全垂直的边。另外，路蚀刻、清理和沉积过程400A可以包括在氧化物层406A的顶面以及由通孔404A所形成的氧化物层406A的暴露表面上形成导电层408A。在至少一个公开的实施例中，导电层408A可以设置为沉积物(例如，沉积膜)，并且可以具有选自约1nm至约50nm范围内的厚度。可以选择厚度以提供通过导电层408A的目标电流密度、目标电阻等。
存储器件工艺400可以进一步包括氧化物填充和抛光400B。氧化物填充和抛光400B可以包括用氧化物406B填充由通孔404A形成的孔的剩余部分。氧化物406B可以与氧化物层406A基本上相同，尽管所讨论的公开不限于此。在氧化物填充之后，存储器件的顶面可以被抛光或平齐到氧化物层406A的表面，去除氧化物层406A的顶面上方的导电层408A，留下具有与氧化物层406A的顶面基本上平齐的顶面的导电电极402B。
参见图5，继续存储器件工艺400。图5图示了切换层、顶电极沉积和图案化过程400C。切换层408C沉积在氧化物层406A、第二电极402B和氧化物填充406B上方。在一个或多个实施例中，切换层408C可以具有选自在约1nm至约50nm范围内的厚度。在附加实施例中，顶电极410C可以沉积在切换层408C上方并且图案化。在一个或多个公开的实施例中，顶电极410C、切换层408C和第二电极402B的结合可以形成电阻切换存储单元。
图6和图7图示了根据本公开的替代或附加实施例的用于制造存储器件的存储器件工艺500的方框图。首先参见图6，在顶部方框，描绘了柱状物蚀刻、清理和沉积过程500A。可以形成第一导体502A，第一导体上形成有氧化物(或其他绝缘材料)层。另外，氧化物层可以被蚀刻以产生氧化物柱状物504A，如图所示。尽管氧化柱状物504A被描绘成具有锋利边缘以及与第一导体502的顶面垂直的侧壁，但是应当认识到，在一些实施例中，锋利边缘可以是圆拱的(rounded)，并且侧壁可以与第一导体502A的顶面近似垂直，或者在替代实施例中，与该顶面不垂直。另外，第二导体层506A可以沉积在氧化柱状物504A上方。在至少一个实施例中，第二导体层506A可以具有选自约1nm至约50nm范围内的厚度。
图6的底部方框图描绘了氧化物填充和抛光过程500B。氧化物填充和抛光过程500B可以包括在第二导体层506A上方提供氧化物材料504B。在提供氧化物材料504B之后，可以执行抛光过程以提供顶面506B。在实施例中，顶面506B可以被抛光以去除氧化柱状物504A上方的一部分导体层506A，使得导电层506A的垂直部分506B与氧化柱状物504的顶面和氧化物材料504B平齐或基本上平齐地暴露。
参见图7，继续存储器件工艺500。方框图图示了切换层以及顶电极沉积和图案过程500C。切换层508C可以沉积在导电层506A的垂直部分506B、氧化物材料504B和氧化柱状物504A的顶面上方。另外，金属层可以形成在切换层508C上方，并且被图案化和蚀刻以形成顶电极510C。在一个或多个公开的实施例中，顶电极510C、切换层508C和导电层506A的结合可以形成电阻切换存储单元。在一些实施例中，两个垂直部分506B可以用于形成两个单独的电阻切换存储器件。
图8示出了所讨论的公开的一个或多个另外的实施例的示例的存储器架构800的方框图。示例的存储器架构800可以包括基板802。在一些公开的实施例中，基板802可以包括控制逻辑，包括电子器件的无源部件或有源部件。在至少一个实施例中，可以至少部分地用后端工艺制造基板802和控制逻辑。
电绝缘体，例如，氧化物804等，可以设置在基板802上方。另外，一个或多个金属层，包括金属层水平M3、M4、M5、M6(在一些实施例中，多达第X金属层MX，其中X是合适的整数)，可以形成在氧化物804内。在一些实施例中，金属层可以穿插地形成在多层氧化物804之间。另外，一个或多个导电通孔层可以形成在各的金属层的子集之间。通孔层可以形成一个或多个导电通孔，包括通孔水平V3、V4和V5。
除上述内容之外，在实施例中，存储器件806可以形成在一对金属层之间。例如，存储器件806可以形成在金属层M3和M4之间。然而，在其他实施例中，存储器件806可以形成在金属层M2和M3之间，在金属层M5和M6之间，或者在其他金属层对(例如，M3和M5等)之间。
存储器件806可以包括底电极812并且其顶表面可以具有至少一个不连续，所述底电极具有与金属层M4的子集电接触的底面。例如，底电极812的顶面可以与切换层814接触，在与切换层814接触的顶面的周界内具有氧化物材料。可以选择底电极812的顶面的表面积以提供用于存储器件806的目标电流密度、电阻或其他电学参数。在至少一个实施例中，顶电极816可以形成为与切换层814和金属层M5的子集接触。在替代实施例中，存储器件可以形成为不具有顶电极816，并且具有与金属层M5的子集接触的切换层814。在各种实施例中，可以部分或全部通过后端制造工艺形成金属层M3、M4、M5、M6、通孔V3、V4、V5或存储器件806。
图9图示了根据本公开的替代或附加实施例的示例的存储器件900的方框图。存储器件900可以包括与选择部件902B电串联的存储部件902A。存储部件902A可以包括作为底层的布线电极904A。在一个实施例中，导电层906A可以形成在布线电极904A上方，而在另一个实施例中，存储部件902A可以没有接触层906A。另外，氧化物层908A可以形成在布线电极904A上方，具有形成在其中的电极，电极2910A。在各种实施例中，电极2910A可以包括电极2910A的接触面(例如，顶面，如图9所示，或者在替代实施例中，底面)中的不连续。在氧化物层908A上方是与电极2910A的顶面电接触的切换层912A。在一个或多个实施例中，切换层912A可以是非易失性切换层，被配置成在不存在与使切换层912A具有一组可测量的明显不同的状态之一相关的适当的存储激励(例如，电场、电压、电流、焦耳加热等)的情况下保持一组可测量的明显不同的状态之一。另外，另一个电极，电极1914A可以形成在切换层912A上方。
如存储器件900所示，选择部件902B可以形成在存储部件902A上方，与存储部件902A电串联。选择部件902B可以包括第一选择电极1904B、易失性切换层906B和第二选择电极2908B。在一个或多个实施例中，易失性切换层906B可以具有多种状态，包括在没有施加在存储器件900上的激活激励(例如，激活电压、激活电流等)的情况下的去激活状态以及响应于施加在存储器件900上的激活激励的激活状态。另外，选择部件902B可以是双极性切换器件，其中正激活激励(例如，正电压等)可以使易失性切换层906B激活，并且负激活激励(例如，负电压等)也可以使易失性切换层906B激活。另外，在去激活时，选择部件902B可以使存储激励迁移或者防止存储激励影响存储部件902A，并且在激活时，存储激励可以影响存储部件902A。
在至少一个实施例中，第一选择电极1904B可以是分离的电极。因此，第二选择电极1904B可以不连接外部激励源(例如，存储器件900外的电源)。这样，例如，第一选择电极1904B可以获得由施加在第二选择电极2908B、电极2910A或布线电极904A上的激励所引起的电荷、电流、电压等，以便于易失性切换层906B的激活。在不存在施加在第二选择电极2908B、电极2910A或布线电极904A上的激励的情况下，第一选择电极1904B可以具有降低的电荷、电流、电压等或者没有这种电荷、电流或电压，从而便于易失性切换层906B的去激活。在各种实施例中，选择部件902B可以作为于2014年11月3日提交的共同待审的美国专利申请No.61/951,454中公开的选择器件来实施，该专利申请为了所有目的通过引用的方式并入本文中。
图10图示了根据本公开的另外的实施例的替代的示例的存储器件1000的方框图。如图所示，存储器件1000可以包括在选择部件1002B上方并且与其电串联的存储部件1002A。在至少一个实施例中，存储部件1002A可以基本上类似于图9的存储部件902A，见下文，或者选择部件1002B可以基本上类似于选择部件902B。然而，所讨论的公开不限于此，并且在附加实施例中，存储部件1002A或选择部件1002B可以分别不同于存储部件902A和选择部件902B。
选择部件1002B可以包括与易失性切换器件1006B接触的第一选择电极1004B。可替代地，易失性切换器件1006B可以与第二选择电极1008B接触。在至少一个实施例中，第二选择电极1008B可以朝向易失性切换器件1006B的与第一选择电极1004B相反的一侧，尽管在其他实施例中可以实施其他取向。
存储部件1002A与选择部件1002B电串联，并且可以响应于选择部件1002B的激活而对外部存储激励作出响应。另外，存储部件1002A可以响应于选择部件1002B的去激活而不对外部存储激励作出响应。如图所示，存储部件1002A可以包括布线层1004A。在一个实施例中，接触层1006A可以设置成与布线层1004A接触。另外，氧化物层1008A可以包括具有接触面的电极1010A，该接触面具有至少一个表面不连续。尽管存储部件1002A图示了该接触表面在电极1010A的顶面上具有至少一处不连续，但是其他实施例可以包括该接触表面在电极1010A的底面上具有至少一处不连续。在至少一个其他实施例中，多个接触面可以具有各自的表面不连续(例如，具有表面不连续的顶面和具有表面不连续的底面)。另外，存储部件1002A可以包括在非易失性切换层1012A的第一表面与电极1010A电接触的非易失性切换层1012A。另外，第二电极1014A可以设置在非易失性切换层1012A的第二表面上方并且与其接触。
图11描绘了根据另外公开的实施例的示例的存储器架构1100的方框图。第一示例的架构由顶部方框图描绘。设置了基板1102A，该基板在电绝缘体(例如，氧化物1104A)内具有多个金属层M3、M4和M5。存储器件1106A被描绘成部分地在金属层M3和M4之间，并且部分地在金属层M4和M5之间。存储器件1106A包括位于金属层M4和M5之间的存储部件，该存储部件包括具有至少一个接触面的第一电极1112A，所述至少一个接触面具有表面不连续。另外，存储部件包括与具有表面不连续的接触面电接触的非易失性切换层1110A，以及与非易失性切换层1110A和金属层M5的子集电接触的第二电极1108A。另外，存储器件1106A包括位于金属层M3和M4之间的选择部件。例如，选择部件可以与金属层M4的子集电接触，该金属层的子集也与存储器件1106A的存储部件电接触。选择部件可以包括一个多堆层，该多堆层具有与金属层M4接触的第一选择电极1114A、易失性切换层1116A以及与导电层M3的子集接触的第二选择电极1118A。
第二示例的架构由底部方框图示出。类似于第一示例的架构，设置了基板1102B，该基板在绝缘材料(例如，氧化物1104B)内具有金属层M3、M4和M5。另外，提供了存储器件1106B，该存储器件具有在金属层M3的子集与金属层M4的子集之间的存储部件。存储部件可以包括具有带表面不连续的至少一个接触面的第一电极1112B、非易失性切换层1110B以及与金属层M4的子集接触的第二电极1108B。另外，选择部件设置成与金属层M4的子集以及金属层M5的子集接触。选择部件可以包括第一选择电极1118B、易失性切换层1116B以及与金属层M5的子集接触的第二选择电极1114B。
图12图示了根据另外其他公开的实施例的附加示例的存储器架构1200的方框图。顶部方框图图示了根据存储器架构1200的第一存储器件1206A。设置了基板1202A，该基板在氧化物1204A内具有至少两个金属层，在图示的实施例中包括金属层M3、M4和M5。第一存储器件1206A位于金属层M4与M5之间，尽管在其他实施例中允许其他布置。存储器件1206A包括存储部件，该存储部件包括在选择部件下方的与金属层M4的子集接触的底电极1218A(具有带表面不连续的至少一个接触面)、非易失性切换层1216A和顶电极1214A。选择部件包括第一选择电极1212A、易失性切换层1210A以及与金属层M5的子集接触的第二选择电极1208A。
底部方框图图示了根据存储器架构1200的第二存储器件1206B。基板1202B包括在基板1202B上的氧化物1204B内的至少两个金属层M3、M4和M5。第二存储器件1206B包括在存储部件下方的选择部件，该选择部件具有与第一存储器件1206A不同的朝向。选择部件可以包括与金属层M4的子集接触的第一选择电极1212B、易失性切换层1210B以及第二选择电极1208B。存储部件可以包括与第二选择电极1208B接触的底部电极1218B，该顶部电极具有包括表面不连续的至少一个接触面。另外，存储部件可以包括非易失性切换层1216B以及与金属层M5的子集接触的顶电极1214B。尽管第二存储器件1206B在图12中位于金属层M4和M5之间，但是位于其他对金属层之间也在根据替代实施例的所讨论的公开的范围内。
已经参照存储单元的几个部件(例如，层)、其金属层或由这些存储单元/金属层组成的存储器架构之间的交互描述了上述示意图。应当理解，在本发明的一些合适的替代方面，这些示意图可以包括其中指定的这些元件和层、一些指定的元件/层或附加的元件/层。子元件还可以被实施为与其他的子元件电气连接，而不是被包括在父系元件/层中。例如，中间层可以设置成与一个或多个公开的层相邻。举例来说，使不期望的氧化迁移或对其进行控制的合适的阻挡层可以位于一个或多个公开的层之间。在另外其他的实施例中，公开的存储堆或一组膜层可以具有比图示少的层。例如，切换层可以与金属丝直接电接触，而不是在两者之间具有电极层。另外，要注意，一个或多个公开的过程可以并入提供集合功能的单个过程中。公开的架构的元件还可以与本文中并未专门描述的但是本领域的技术人员熟悉的一个或多个其他元件互连。
根据上文描述的示例性示意图，通过参照图13和图14的流程图会更好地理解能够根据本发明所公开的主题进行实施的加工方法。虽然为了简化说明的目的，图13和图14的方法被图示并描述为一系列方框，但是应当理解并认识到，要求保护的主题不受方框顺序的限制，因为一些方框可以按照与本文图示并描述的顺序不同的顺序进行或者与其他方框同时进行。此外，并非所有图示的方框都是实施本文所述的方法必然需要的。另外，应当进一步认识到，整个说明书中公开的一些或所有方法能够存储在制造的物品上以便于将这些方法传输并传送到电子设备。本文中使用的术语“制造的物品”旨在包括从任何计算机可读的设备、与载体结合的设备、存储介质获取的计算机程序。
图13示出了根据所讨论的公开的附加实施例的用于制造二端存储器件的电极的示例的方法1300的流程图。在1302，方法1300可以包括在存储器件的基板上形成导电层(例如，金属层、掺杂半导体层等)。在1304，方法1300可以包括在金属层上方形成氧化物层。在1306，方法1300可以包括在氧化物层中形成通孔。在1308，方法1300可以包括在由通孔所形成的氧化物层的轮廓表面的子集上方提供导电膜。另外，在1310，方法1300可以包括在导电膜的子集上方形成非易失性存储器件。在至少一个实施例中，导电膜的子集可以用作用于非易失性存储器件的电极。在至少一个实施例中，在1312，方法1300可以进一步包括形成与非易失性存储器件电串联的选择器件。
在至少一个实施例中，通孔可以在氧化物层中具有选自由以下各项组成的组的形状的横截面：圆形、近似圆形、椭圆形、近似椭圆形、多边形和近似多边形。在替代或附加实施例中，该组可以进一步包括非几何横截面形状。
根据其他实施例，方法1300可以进一步包括抛光与氧化物层的顶面平齐或基本上平齐的导电膜。在另外其他实施例中，形成选择器件可以包括形成与非易失性存储器件电串联的易失性选择器件。
根据另外的实施例，方法1300可以包括形成与导电膜的子集直接接触的易失性选择器件，该导电膜的子集用作非易失性存储器件的电极。在另一个实施例中，方法1300可以包括形成与非易失性存储器件的第二电极直接接触的易失性选择器件。在又另一个实施方案中，方法1300可以包括在存储器件的基板上方形成第二导电层(例如，第二金属层、第二掺杂半导体层等)。在至少一个替代或附加实施例中，形成与非易失性存储器件串联的易失性选择器件包括在第二导电层上与非易失性存储器件相反的一侧形成易失性选择器件。
图14示出了根据所讨论的公开的另外的实施例的用于制造二端存储器的示例的方法1400的流程图。在1402，方法1400可以包括在存储器件的基板上方形成氧化物层。在1404，方法1400可以包括图案化并蚀刻氧化物层以形成柱状物器件。在1406，方法1400可以包括在柱状物器件的暴露表面的子集上方提供导电材料。另外，在1408，方法1400可以包括提供在柱状物器件上方并且与导电材料直接或间接接触的非易失性切换材料。在1410，方法1400可以包括在切换材料上方形成第二导电材料。在实施例中，方法1400可以包括，在1412，从柱状物器件的顶面去除导电材料的子集以形成与顶面基本上平齐并且包围柱状物器件的顶面的周界的子集的导电材料。在替代或附加实施例中，柱状物器件的暴露表面的子集上方的导电材料、非易失性切换材料和第二导电材料的结合形成非易失性存储器件。在另外的实施例中，在1414，方法1400可以进一步包括形成与非易失性存储器件电串联的易失性选择器件。
在所讨论的公开的多个实施例中，公开的存储器或存储器架构可以用作具有CPU或微计算机的单独的或集成嵌入式的存储器件。例如，一些实施例可以实施为计算机存储器的一部分(例如，随机存取存储器、高速缓冲存储器、只读存储器、存储内存等)。例如，其他实施例可以实施为便携式存储设备。合适的便携式存储设备的实例可以包括活动存储器，例如，安全数字(SD)卡、通用串行总线(USB)存储条、紧凑型闪存(CF)卡等或它们的适当组合。(参见，例如，图15和图16，见下文)。
快闪记忆体用作紧凑型闪存设备、USB设备、SD卡、固态驱动器(SSD)和存储类内存以及其他形式的因素。尽管在过去的十年内已经证实快闪存是助推驱动器按比例减小成更小的器件和更高的芯片密度的成功技术，但是随着技术按比例下降到越过25纳米(nm)存储单元的技术，几种结构、性能和可靠性问题变得很明显。公开的方面解决了这些或类似考虑的子集。
为了提供本发明所公开的主题的多个方面的背景，图15以及以下讨论旨在提供对本发明所公开的主题的多个方面可以实施或执行的合适的环境的简要、概括的描述。虽然在固态存储器和半导体架构以及用于制造和操作这种存储器或架构的加工方法的一般背景下在上文描述了主题，但是本领域的技术人员应当认识到，本发明还可以结合其他的架构或加工方法来实施。此外，本领域的技术人员应当认识到，可以在加工系统或计算机处理器中单独地亦或结合主机(例如，如下文所述的图16的计算机1602)来实施所公开的过程，所述主机可以包括单处理器或多处理器计算机系统、微型计算设备、大型计算机以及个人计算机、手持式计算设备(例如，PDA、智能电话、智能手表)、基于微处理器的或可编程的消费电子产品或工业电子产品等。图示的方面还可以由分布式计算环境来实施，其中任务由通过通信网络连接的远程处理设备来执行。然而，有时候并非所讨论的创新的所有方面都可以在独立地电子设备上实施，例如，存储卡、闪存模块、移动存储器等。在分布式计算环境中，程序模块可以位于本地或远程存储器模块或设备上。
图15示出了根据本发明的方面的用于存储单元阵列1502的示例的工作及控制环境1500的方框图。在本发明的至少一个方面，存储单元阵列1502可以包括多种存储单元技术。在至少一个实施例中，该存储单元技术的存储单元可以包括设置成如本文所述的紧凑的二维或三维架构的二端存储器，该二端存储器具有至少一个电极，所述至少一个电极具有至少一个接触面，所述至少一个接触面具有表面不连续。在另一个实施例中，存储单元阵列1502可以存储被配置成使器件制造与选择器件电串联的二端存储单元的操作。
列控制器1506可以形成为与存储单元阵列1502相邻。此外，列控制器1506可以与存储单元阵列1502的位线电性连接。列控制器1506可以控制各个位线，从而在选定的位线上施加合适的编程电压、擦除电压或读取电压。
此外，工作及控制环境1500可以包括行控制器1504。行控制器1504可以形成为与列控制器1506相邻，并且与存储单元阵列1502的字线电性连接。行控制器1504可以用合适的选择电压来选择存储单元的特定的行。此外，行控制器1504通过在选定的字线上施加合适的电压可以便于编程、擦除或读取操作。
时钟源1508可以提供各个时钟脉冲以便于行控制器1504和列控制器1506的读取、写入和编程操作的计时。时钟源1508响应于工作及控制环境1500接收的外部或内部命令来进一步便于选择字线或位线。输入/输出缓冲器1512可以通过I/O缓冲器或其他的I/O通信接口与外部主机连接上，例如，计算机或其他的处理设备(未示出，但是例如参照图16的计算机1602，如下所述)。输入/输出缓冲器1512可以被配置成接收写入数据、接收擦除指令、输出读出数据并且接收地址数据和命令数据以及用于各个指令的地址数据。地址数据可以通过地址寄存器1510被传输到行控制器1504和列控制器1506。此外，输入数据通过信号输入线被发送到存储单元阵列1502，并且通过信号输出线从存储单元阵列1502接收输出数据。可以从主机设备接收输入数据，并且输出数据可以通过I/O缓冲器被输送到主机设备。
从主机设备接收的指令可以被提供给命令接口1514。命令接口1514可以被配置成从主机设备接收外部控制信号，并且确定被输入到输出/输出缓冲器1512的数据是否是写入数据、命令或地址。输入命令可以被输送到状态机1516。
状态机1516可以被配置成管理存储单元阵列1502的编程和再编程。状态机1516通过输入/输出接口1512和命令接口1514接收来自主机设备的命令，并且管理与存储单元阵列1502相关的读取、写入、擦除、数据输入、数据输出等功能。在一些方面，状态机1516可以发送并接收有关成功收到或执行各种命令的应答或否定应答。
为了实施读取、写入、擦除、输入、输出等功能，状态机1516可以控制时钟源1508。控制时钟源1508可以使输出脉冲被配置成便于行控制器1504和列控制器1506实施特定的功能。输出脉冲可以例如由列控制器1506输送到选定的位线，例如由行控制器1504输送到字线。
结合图16，下述系统和过程可以在硬件中实施，例如单个集成电路(IC)芯片、多个IC、专用集成电路(ASIC)等。另外，在每个过程中出现的一些或所有过程块的顺序不应当被视为限制。相反，应当理解，一些过程块可以按照多种顺序执行，本文中并未明确图示所有的顺序。
参照图16，用于实施要求保护的主题的多个方面的合适运行环境1600包括计算机1602。计算机1602包括处理单元1604、系统存储器1606、编码解码器1635和系统总线1608。系统总线1608连接系统元件，包括但不限于将系统存储器1606连接至处理单元1604。处理单元1604可以是任意的各种可用的处理器。双微处理器和其他多处理器架构也可以用作处理单元1604。
系统总线1608可以是任意的几种类型的总线结构，包括存储器总线或存储器控制器、外围总线或外部总线和/或使用任意的各种可用的总线架构的局部总线，包括但不限于工业标准架构(ISA)、微通道架构(MSA)、扩展ISA(EISA)、智能驱动器电子(IDE)、VESA局部总线(VLB)、外围组件互连(PCI)、插件总线、通用串行总线(USB)、高级图形端口(AGP)、个人计算机存储卡国际协会总线(PCMCIA)、火线(IEEE1394)以及小型计算机系统接口(SCSI)。
在各种实施例中，系统存储器1606包括可以采用一种或多种公开的存储器架构的易失性存储器1610和非易失性存储器1614。包括例如在启动期间用于在计算机1602的元件之间传递信息的基本子程序的基本输入/输出系统(BIOS)存储在非易失性存储器1612中。此外，根据本发明，编码解码器1635可以包括编码器或解码器的至少一个，其中编码器或解码器的至少一个可以包括硬件、软件或硬件和软件的组合。尽管编码解码器1635被描述为单独的元件，但是编码解码器1635可以包括在非易失性存储器1612中。作为举例而非限制，非易失性存储器1612可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。在至少一些公开的实施例中，非易失性存储器1612可以采用一种或多种公开的存储器架构。此外，非易失性存储器1612可以是计算机存储器(例如，与计算机1602或其主板物理集成的存储器)或移动存储器。可以实施公开的实施例的合适的移动存储器的实例可以包括安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)记忆棒等。易失性存储器1610包括用作外部高速缓冲存储器的随机存取存储器(RAM)，并且还可以采用在各种实施例中公开的一种或多种存储器架构。作为实例而非限制，RAM可采用多种形式，例如，静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据速率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)等等。
计算机1602还可以包括移动/非移动、易失性/非易失性计算机存储介质。图16示出了例如磁盘存储器1614。磁盘存储器1614包括但不限于以下器件：磁盘驱动器、固态硬盘(SSD)、软盘驱动器、磁带驱动器、Jaz驱动器、Zip驱动器、LS-100驱动器、闪存卡或记忆棒。此外，磁盘存储器1614可以单独包括存储介质或者结合其他存储介质，包括但不限于光盘驱动器，例如，紧凑只读光盘存储器(CD-ROM)、光盘刻录驱动器(CD-R驱动器)、可重写光碟驱动器(CD-RW驱动器)或数字通用光盘ROM驱动器(DVD-ROM)。为了便于将光盘存储器1614连接至系统总线1608，通常使用移动或非移动接口，例如，接口1616。应当认识到光盘存储器1614可以存储与使用者有关的信息。这些信息可以存储在或提供给服务器或提供给在用户设备上运行的应用。在一个实施例中，使用者会被告知(例如，通过输出设备1636)存储在磁盘存储器1614并且/或者发送到服务器或应用的信息类型。使用者有机会可以选择或退出收集的这些信息并且/或者与服务器或应用共享(例如，当作来自输入设备1628的输入)。
应当理解，图16描述了用作使用者与合适的工作环境1600中描述的基本计算机资源之间的媒介物的软件。这种软件包括操作系统1618。可以存储在磁盘存储器1614上的操作系统1618用于控制并配置计算机1602的资源。应用1620通过程序模块1624和程序数据1626，例如，存储在系统存储器1606亦或磁盘存储器1614上的启动/关闭事物表等，利用由操作系统1618提供的资源管理。应当认识到要求保护的主题可以用各种操作系统或操作系统的组合来使用。
使用者通过输入设备1628输入指令或信息到计算机1602中。输入设备1628包括但不限于指向设备，例如鼠标、轨迹球、铁笔、触摸板、键盘、麦克风、操纵杆、游戏手柄、圆盘式卫星天线、扫描仪、电视调谐卡，数码相机、数码摄像机、网络摄像头等等。这些和其他输入设备经由接口1630通过系统总线1608连接至处理单元1604。接口1630包括例如串行端口、并行端口、游戏端口以及通用串行总线(USB)。输出设备1636使用与输入设备1628相同类型的一些端口。因此，例如，USB端口可以用于提供到计算机1602的输入并且从计算机1602输出信息到输出设备1636。输出适配器1634被设置成说明存在要求专用适配器的一些输出设备，除其他输出设备之外，比如监视器、扬声器和打印机。作为实例而非限制，输出适配器1634包括提供输出设备1636和系统总线1608之间的连接手段的视频卡和声卡。应当注意到，其他设备和/或设备的系统提供输入和输出能力两者，例如，远程计算机1638。
计算机1602可以在使用逻辑连接以连接到一个或多个远程计算机(例如远程计算机1638)的网络环境中工作。远程计算机1638可以是个人计算机、服务器、路由器、网络PC、工作站、基于微处理器的装置、对等设备、智能电话、平板电脑或其他网络节点，并且通常包括相对于计算机1602描述的许多元件。为了简洁起见，远程计算机1638只图示出一个存储设备1640。远程计算机1638在逻辑上通过网络接口1642连接至计算机1602，然后经由通信连接1644被连接上。网络接口1642包含有线和/或无线通信网络，例如，局域网(LAN)和广域网(WAN)和蜂窝网。LAN技术包括光纤分布式数据接口(FDDI)、铜缆分布数据接口(CDDI)、以太网、令牌环等。WAN技术包括但不限于点对点链接、线路交换网络，比如综合业务数字网(ISDN)及其变体、分组交换网络以及数字用户线(DSL)。
通信连接1644指的是用于将网络接口1642连接至系统总线1608的硬件/软件。尽管为了简洁起见，通信连接1644被图示为在计算机1602内，但是也可以在计算机1602外。连接至网络接口1642所需的硬件/软件包括，仅用于说明目的，内部和外部技术，例如，包括常规电话级调制解调器、电缆调制解调器和DSL调制解调器的调制解调器，ISDN适配器，以及有线和无线以太网卡，集线器和路由器。
本发明的图示的方面还可以由分布式计算环境来实施，其中某些任务由通过通信网络连接的远程处理设备来执行。在分布式计算环境中，程序模块或存储信息、指令等可以位于本地或远程存储器设备上。
此外，应当认识到，本文所述的多种元件可以包括电路，所述电路可以包括合适值的元件和电路元件，以便实施主题创新的实施例。此外，可以认识到，可以在一个或多个IC芯片上实施许多所述多种元件。例如，在一个实施例中，可以在单个IC芯片上实施一组元件。在其他实施例中，可以在单个IC芯片上制造或实施一个或多个对应的元件。
本文中使用的术语“元件”、“系统”、“架构”等旨在表示计算机或电子相关的实体、亦或硬件、软件与硬件的组合、软件(例如，执行的软件)或固件。例如，元件可以是一个或多个晶体管、存储单元、晶体管或存储单元的装置、门阵列、可编程门阵列、专用集成电路、控制器、处理器、在处理器上运行的过程、半导体存储器访问或连接的目标的、可执行的程序或应用、计算机等或它们合适的组合。元件可以包括可擦除的编程(例如，至少部分地存储在可擦除存储器上的过程指令)或不可擦除的编程(例如，在制造时烧录在不可擦除的存储器上的过程指令)。
以实例说明，从存储器执行的过程和处理器两者都可以是元件。作为另一个实例，架构可以包括电子硬件(例如，并联或串联的晶体管)、处理指令和处理器的装置，这种装置按照适于电子硬件的装置的方式来实施处理指令。此外，架构可以包括单个元件(例如，晶体管、门阵列等)或元件的装置(例如，晶体管的串联或并联装置、与程序电路连接的门阵列、电源线、接地、输入信号线和输出信号线等)。系统可以包括一个或多个元件以及一个或多个结构体系。一个示例的系统可以包括：包括交叉的输入/输出线和传输门晶体管的切换组件结构体系；以及电源；信号发生器；通信总线；控制器；I/O接口；地址寄存器等。应当认识到，预料到了一些定义上的重叠，并且结构体系或系统可以是独立的元件或另一个结构体系、系统的元件等。
除上述之外，通过使用典型的制造技术、编程技术或工程技术来制造硬件、固件、软件或它们的任何合适的组合，本发明所公开的主题可以实施为方法、装置或制造的物品以控制电子设备来实施本发明所公开的主题。本文中使用的术语“设备”、“制造的物品”旨在包含电子设备、半导体设备、计算机或从任何计算机的可读的设备、载体或介质获得的计算机程序。计算机可读的介质可以包括硬件介质或软件介质。此外，介质可以包括非瞬变介质或传输介质。在一个实例中，非瞬变介质可以包括计算机可读的硬件介质。计算机可读的硬件介质的具体实例可以包括但不限于：磁存储设备(例如，硬盘、软盘、磁带等)、光盘(例如，致密型光盘(CD)、数字通用光盘(DVD)等)、智能卡和快闪存储设备(例如，存储卡、存储条、U盘等)。计算机可读的传输介质可以包括载波等。当然，本领域的技术人员应当认识到，在不脱离本发明所公开的主题的范围或精神的情况下可以对这种配置进行多种修改。
上述描述的内容包括主题创新的实例。当然，为了描述主题创新的目的，不可能描述元件或方法的每个可以想到的组合，但是本领域的普通技术人员可以认识到，可以对主题创新进行许多进一步的组合和排列。因此，本发明所公开的主题旨在包含落入本发明的精神和范围内的所有这种替换、修改和变化。此外，就具体实施方式亦或权利要求书中使用的术语“包含”、“包括”、“有”、“具有”及其变化而言，当在权利要求中用作过渡词时，这个术语按照与术语“由...组成”被理解为“包括有”的类似方式旨在包括性。
此外，本文中使用的文字“示例性”的意思是作为实例、举例或举例说明。本文中被描述为“示例性”的任何方面或设计不一定被理解为优选于或优于其他的方面或设计。相反，使用词语“示例性”旨在以具体的方式来表述概念。本申请中使用的术语“或”旨在的意思是包括性的“或”，而不是排他性的“或”。也就是说，除非另外专门说明，或者从上下文清楚地清楚地理解到，“X采用A或B”旨在的意思是任何自然的包括性排列。也就是说，如果X采用A，X采用B，或X采用A和B两者，那么“X采用A或B”满足任意一种前述的实例。此外，本说明书和所附权利要求书中使用的冠词“一个”和“一种”应当一般地被理解为“一个或多个”，除非另外专门说明，或者从上下文清楚地清楚地理解到指代单数形式。
另外，具体实施方式的一些部分描述了对电子存储器内的数据位的算法和过程操作。这些过程的描述或表示是本领域的技术人员用于将他们的工作的实质有效地传达给其他的本领域的技术人员的机制。一般来讲，过程在这里被理解为导致期望结果的自洽的动作序列。这些动作是需要对物理量进行物理操作的动作。通常，虽然未必，这些物理量的形式是能够被存储、传输、组合、比较或者说是操作的电信号或磁信号。
主要是为了共同使用，被证明合适的是，将这些信号当作位、数值、元件、符号、字符、项、数字等。然而，应当考虑到的是，所有的这些项和类似项将会与适当的物理量相关联，并且仅仅是应用于这些物理量的合适标签。除非另外专门说明，或者从上述讨论清楚地清楚地理解到，应当认识到的是，在整个本发明所公开的主题中，利用例如处理、计算、复制、仿制、确定或发送等术语的讨论指的是处理系统和/或类似的消费或工业电子产品或机器的动作或处理，这些系统和/或产品或机器将电路、寄存器或电子设备的存储器内的物理(电气或电子)量所表示的数据或信号操作或变换成机器或计算机系统的存储器或寄存器或其他这种信息存储器、传输和/或显示设备中的物理量类似地表示的其他数据或信号。
就上述元件、架构、电路、过程等所实现的多种功能而言，用于描述这些元件的术语(包括表示的“意思”)旨在与实现所述元件的特定功能的任何元件(例如，功能的等效形式)相对应，除非另外专门说明，虽然在结构上不等效于本发明所公开的结构，这些结构在本文中实现实施例的示例性方面所说明功能。此外，虽然特定的特征可能参照几个实施方式中的唯一一个被公开，但是这个特征可以按照任何给定的或特定的应用所希望并对其有利的方式与其他实施方式的一个或多个其他特征相结合。还应当认识到，实施例包括系统以及计算机可读的介质，所述计算机可读的介质具有用于执行多个过程的动作和/或事件的计算机可执行的指令。

Claims (20)

1.一种二端存储器件，包括：
第一电极；
非易失性切换层，所述非易失性切换层与所述第一电极相邻，所述非易失性切换层被配置成具有与第一状态相关的第一物理特征以及与第二状态相关的第二物理特征，所述第二物理特征可测量地与所述第一物理特征明显不同；以及
第二电极，包括至少部分地与所述非易失性切换层的切换层表面的子集物理接触的电极表面，其中，所述电极表面在与所述切换层表面物理上分开的所述电极表面的周界内包括不连续区域。
2.根据权利要求1所述的二端存储器件，其中所述电极表面包括至少部分地围绕所述电极表面的周界内的点旋转或大致旋转的形状。
3.根据权利要求1所述的二端存储器件，其中所述电极表面包括以所述电极表面的周界内的两个形状为边界的区域，并且进一步地，其中，所述不连续区域是周界内的第二区域，所述第二区域包括所述两个形状中的一个或更少。
4.根据权利要求1所述的二端存储器件，其中所述电极表面是以选自由以下各项组成的组中的多个形状为边界的所述周界内的区域：圆形或近似圆形、椭圆形或近似椭圆形、多边形或近似多边形。
5.根据权利要求4所述的二端存储器件，其中所述电极表面是环面或近似环面。
6.根据权利要求1所述的二端存储器件，进一步包括与所述底电极相邻并且由存储器件的导体的子集形成的布线电极，所述布线电极包括W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、金属氮化物、TiN、WN、TaN、导电的掺杂硅或导电的掺杂SiGe或前述物质的组合。
7.根据权利要求1所述的二端存储器件，进一步包括位于所述底电极与所述布线电极之间的接触层，所述接触层由金属氧化物、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、WOx、金属氮化物、TiN、WN、TaN或前述物质的组合形成。
8.根据权利要求1所述的二端存储器件，其中顶电极或所述底电极包括W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、金属氮化物、TiN、WN、TaN或前述物质的组合。
9.根据权利要求1所述的二端存储器件，其中所述切换层包括非晶硅(a-Si)、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、NbOx、WOx、固态电解质或前述物质的组合。
10.根据权利要求1所述的二端存储器件，其中所述电极表面包括与所述切换层表面物理接触的连续区域，所述连续区域的厚度在约1nm至约50nm之间
11.根据权利要求1所述的二端存储器件，其中所述电极表面的周界内的所述不连续区域填充有电绝缘体。
12.根据权利要求1所述的二端存储器件，其中，所述二端存储器件还满足以下各项中的至少一项：
所述底电极具有在约5nm至约1000nm范围内的高度；或者
所述切换层具有在1nm至50nm范围内的切换层厚度。
13.一种二端存储器件的电极的制造方法，包括：
在存储器件的基板上形成金属层；
在所述金属层上形成氧化物层；
在所述氧化物层中形成通孔；
在由所述通孔所形成的氧化物层的轮廓表面的子集上提供导电膜；以及
在所述导电膜的子集上方形成非易失性存储器件，所述导电膜的所述子集用作所述非易失性存储器件的电极。
14.根据权利要求13所述的方法，所述通孔在所述氧化物层中形成具有选自由以下各项组成的组的形状的横截面：圆形、近似圆形、椭圆形、近似椭圆形、多边形和近似多边形。
15.根据权利要求13所述的方法，进一步包括抛光与所述氧化物层的顶面平齐或近似平齐的所述导电膜。
16.根据权利要求13所述的方法，进一步包括：形成与所述非易失性存储器件电串联的易失性选择器件。
17.根据权利要求16所述的方法，其中形成所述易失性选择器件进一步包括以下各项中的至少一项：
形成与所述导电膜的子集直接接触的所述易失性选择器件，所述导电膜的子集用作所述非易失性存储器件的电极；
形成与所述非易失性存储器件的第二电极直接接触的所述易失性选择器件；或者
在所述存储器件的基板上形成第二金属层，其中，形成与所述非易失性存储器件串联的所述易失性选择器件包括在所述第二金属层的与所述非易失性存储器件相反的一侧上形成所述易失性选择器件。
18.一种制造二端存储器件的方法，包括：
在存储器件的基板上形成氧化物层；
图案化并蚀刻所述氧化物层以形成柱状物器件；
在所述柱状物器件的暴露表面的子集上设置导电材料；
在所述柱状物器件上设置非易失性切换材料，并且与所述导电材料直接或间接接触；以及
在所述切换材料上形成第二导电材料。
19.根据权利要求18所述的方法，进一步包括从所述柱状物器件的顶面去除所述导电材料的子集以形成与所述柱状物器件的顶面的近似平齐并且包围所述柱状物器件的顶面的周界的子集的导电材料。
20.根据权利要求18所述的方法，其中在所述柱状物器件的所述暴露表面的子集上的导电材料、所述非易失性切换材料和所述第二导电材料的结合形成非易失性存储器件；并且进一步包括形成与所述非易失性存储器件电串联的易失性选择器件。
CN201511032467.5A 2014-12-31 2015-12-31 包括不连续接触面的二端存储器电极 Active CN105742486B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/587,644 US10134984B1 (en) 2014-12-31 2014-12-31 Two-terminal memory electrode comprising a non-continuous contact surface
US14/587,644 2014-12-31

Publications (2)

Publication Number Publication Date
CN105742486A true CN105742486A (zh) 2016-07-06
CN105742486B CN105742486B (zh) 2021-05-25

Family

ID=56296148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511032467.5A Active CN105742486B (zh) 2014-12-31 2015-12-31 包括不连续接触面的二端存储器电极

Country Status (4)

Country Link
US (1) US10134984B1 (zh)
KR (1) KR102541292B1 (zh)
CN (1) CN105742486B (zh)
TW (1) TWI725006B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354712B2 (en) 2016-08-31 2019-07-16 Micron Technology, Inc. Ferroelectric memory cells
US10418083B2 (en) 2016-08-31 2019-09-17 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory
US10431283B2 (en) 2016-08-31 2019-10-01 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory
TWI681544B (zh) * 2017-07-13 2020-01-01 美商美光科技公司 用於包含鐵電記憶體單元和介電記憶體單元之記憶體之裝置及方法
US10854276B2 (en) 2016-08-31 2020-12-01 Micron Technology, Inc. Apparatuses and methods including two transistor-one capacitor memory and for accessing same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910436B2 (en) * 2016-09-24 2021-02-02 Intel Corporation Asymmetric selectors for memory cells
CN109920908B (zh) * 2017-12-13 2023-07-11 有研工程技术研究院有限公司 一种具有超薄转变功能层的阻变存储器及其制备方法
US10522590B2 (en) * 2018-03-14 2019-12-31 Avalanche Technology, Inc. Magnetic memory incorporating dual selectors
CN111146339B (zh) * 2019-12-19 2023-01-31 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679112A (zh) * 2002-05-22 2005-10-05 英特尔公司 组合存储器
CN101866942A (zh) * 2009-04-20 2010-10-20 旺宏电子股份有限公司 环状电极及其制造方法
CN104051620A (zh) * 2013-03-14 2014-09-17 科洛斯巴股份有限公司 双端存储器的通态电流的控制

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US20070232015A1 (en) * 2006-04-04 2007-10-04 Jun Liu Contact for memory cell
KR100873890B1 (ko) * 2006-11-17 2008-12-15 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법 및 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7989251B2 (en) * 2007-05-14 2011-08-02 Micron Technology, Inc. Variable resistance memory device having reduced bottom contact area and method of forming the same
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
JP5406782B2 (ja) * 2009-09-25 2014-02-05 シャープ株式会社 不揮発性半導体記憶装置
US8830725B2 (en) * 2011-08-15 2014-09-09 International Business Machines Corporation Low temperature BEOL compatible diode having high voltage margins for use in large arrays of electronic components
US8536562B2 (en) * 2012-02-22 2013-09-17 Micron Technology, Inc. Methods of forming memory structures and methods of forming memory arrays
US9362496B2 (en) * 2013-03-13 2016-06-07 Microchip Technology Incorporated Resistive memory cell with trench-shaped bottom electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1679112A (zh) * 2002-05-22 2005-10-05 英特尔公司 组合存储器
CN101866942A (zh) * 2009-04-20 2010-10-20 旺宏电子股份有限公司 环状电极及其制造方法
CN104051620A (zh) * 2013-03-14 2014-09-17 科洛斯巴股份有限公司 双端存储器的通态电流的控制

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107515B2 (en) 2016-08-31 2021-08-31 Micron Technology, Inc. Ferroelectric memory cells
US10418083B2 (en) 2016-08-31 2019-09-17 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory
US10431283B2 (en) 2016-08-31 2019-10-01 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory
US10854276B2 (en) 2016-08-31 2020-12-01 Micron Technology, Inc. Apparatuses and methods including two transistor-one capacitor memory and for accessing same
US10872650B2 (en) 2016-08-31 2020-12-22 Micron Technology, Inc. Ferroelectric memory cells
US10885964B2 (en) 2016-08-31 2021-01-05 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory
US10998031B2 (en) 2016-08-31 2021-05-04 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory
US10354712B2 (en) 2016-08-31 2019-07-16 Micron Technology, Inc. Ferroelectric memory cells
US11205468B2 (en) 2016-08-31 2021-12-21 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory
US11574668B2 (en) 2016-08-31 2023-02-07 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory
TWI681544B (zh) * 2017-07-13 2020-01-01 美商美光科技公司 用於包含鐵電記憶體單元和介電記憶體單元之記憶體之裝置及方法
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells
US11901005B2 (en) 2017-07-13 2024-02-13 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells

Also Published As

Publication number Publication date
US10134984B1 (en) 2018-11-20
KR20160082488A (ko) 2016-07-08
CN105742486B (zh) 2021-05-25
KR102541292B1 (ko) 2023-06-09
TWI725006B (zh) 2021-04-21
TW201707249A (zh) 2017-02-16

Similar Documents

Publication Publication Date Title
CN105742486A (zh) 包括不连续接触面的二端存储器电极
US11776626B2 (en) Selector device for two-terminal memory
US9768234B2 (en) Resistive memory architecture and devices
US10658033B2 (en) Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
CN105244058B (zh) 使用选择器器件保持特性的非易失性存储器器件感测方法
US10608180B2 (en) Resistive memory cell with intrinsic current control
US9520561B1 (en) Controlling on-state current for two-terminal memory
US9583701B1 (en) Methods for fabricating resistive memory device switching material using ion implantation
CN105336366A (zh) 包含并联晶体管和双端子开关器件的nand阵列
US9355717B1 (en) Memory array with embedded source line driver and improved voltage regularity
US10115819B2 (en) Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US11387409B1 (en) Formation of structurally robust nanoscale Ag-based conductive structure
US10211397B1 (en) Threshold voltage tuning for a volatile selection device
US9373410B1 (en) MLC OTP operation in A-Si RRAM
CN107425115A (zh) 利用铝作为蚀刻停止层
KR20160110012A (ko) 저항성 메모리 아키텍처 및 디바이스들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220419

Address after: Room 304, building 13, No. 1211, Hongyin Road, Lingang New Area, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Xinyuan semiconductor (Shanghai) Co.,Ltd.

Address before: California

Patentee before: CROSSBAR, Inc.

TR01 Transfer of patent right