TWI725006B - 包含非連續接觸表面之二端點記憶體電極及其製造方法 - Google Patents

包含非連續接觸表面之二端點記憶體電極及其製造方法 Download PDF

Info

Publication number
TWI725006B
TWI725006B TW104144428A TW104144428A TWI725006B TW I725006 B TWI725006 B TW I725006B TW 104144428 A TW104144428 A TW 104144428A TW 104144428 A TW104144428 A TW 104144428A TW I725006 B TWI725006 B TW I725006B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
volatile
memory device
switching
Prior art date
Application number
TW104144428A
Other languages
English (en)
Other versions
TW201707249A (zh
Inventor
周承賢
喬安娜 貝特葛爾
劉賢亮
任則穎
巫 利歐
福恩 阿提拉曼
Original Assignee
美商橫杆股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商橫杆股份有限公司 filed Critical 美商橫杆股份有限公司
Publication of TW201707249A publication Critical patent/TW201707249A/zh
Application granted granted Critical
Publication of TWI725006B publication Critical patent/TWI725006B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本文中說明的是用於二端點記憶體裝置之電極。舉例來說，電極可包含接觸表面，該接觸表面包含至少一個表面不連續部位。舉例來說，電極可具有間隙、間斷部位、或一表面與二端點記憶體裝置之另一組件電接觸的其它不連續部分。在一項實施例中，舉例來說，接觸表面可包含環形物或環形物之近似者，在該環形物之中心具有不連續部位。在一些具體實施例中，所揭示的電極可由傳導層形成，該傳導層係沉積於絕緣體中之貫孔或溝槽所形成之非連續表面上方、或由該絕緣體所形成或位在該絕緣體上之柱體裝置上方。

Description

包含非連續接觸表面之二端點記憶體電極及其製造方法
本揭露大體上係關於電子記憶體，舉例而言，本揭露說明用於二端點記憶體裝置之非連續電極。
積體電路技術領域裡新近的新發明係二端點記憶體技術。二端點記憶體技術舉例來說，與閘控技術形成對比，在閘控技術中，介於兩個端點之間的傳導性係由第三端點來仲裁，該第三端點稱為閘極端點。二端點記憶體裝置可在功能及結構方面與三端點裝置不同。舉例來說，一些二端點裝置可建構於一對傳導接觸部之間，與第三端點截然不同，該第三端點係相鄰於一組傳導端點。本案發明人進一步感知到多種二端點記憶體技術，例如：相變記憶體、磁阻式記憶體、及其它記憶體。
電阻性記憶體是值得注意的一種二端點記憶體。儘管許多電阻性記憶體技術仍在開發階段，但本發明之受讓人已示範電阻性記憶體的各種技術概念，並且該等技術概念是在一或多個驗證階段用以證實或駁斥(多)種相關理論。即便如此，電阻性記憶體技術有希望在半導體電子產業保持超越競爭技術的實質優點。
電阻性隨機存取記憶體(RRAM)係電阻性記憶體之一實施例。本揭露之發明人相信RRAM有可能成為一種高密度非揮發性資訊儲存技術。大體上，RRAM藉由在不同電阻性狀態間以可控制方式進行切換來儲存資訊。單一電阻性記憶體可儲存單一位元之資訊、或多個位元，並且可組態成單次可編程單元、或可編程且可抹除裝置，如本案受讓人所示範之各種記憶體模型提供者。
本案發明人已提出各種用以闡釋電阻性切換現象之理論。在一種此類理論中，電阻性切換係導因於在另一電絕緣介質內形成局部化傳導結構(例如：傳導絲極)。局部化傳導結構可由下列形成：離子、在適當環境(例如：合適的電場)下電離之原子、或其它輸電機制。在其它此類理論中，原子可回應於對電阻性記憶體單元施加之合適的電位出現場輔助擴散。在本案發明人提出的再其它理論中，傳導絲極可回應於二元氧化物(例如：NiO、TiO2、或類似者)中之焦耳加熱及電化學程序而形成，或可藉由包括氧化物、硫屬化物、聚合物等等之離子導體用之氧化程序程序來形成。
本案發明人預期基於電極-絕緣體-電極模型之電阻性裝置呈現良好的耐久性及生命週期。再者，本案發明人預期此類裝置具有高晶載密度。因此，電阻性元件可以是用於數位資訊儲存之金屬氧化物半導體(MOS)電晶體的可行替代方案。本申請案之發明人舉例來說，相信 電阻性切換記憶體裝置之模型超越非揮發性Flash MOS裝置提供一些潛在的技術優點。
鑑於上述，本案發明人努力進一步改良記憶體技術，包括二端點記憶體及電阻性記憶體。
以下介紹本說明書的簡化摘要，以便對本說明書之一些態樣有基本的了解。本摘要不是本說明書之延伸概述。用意不在於確定本說明書之重要或關鍵元件，也不在於敍述本說明書任何特定具體實施例之範疇、或申請專利範圍之任何範疇。目的是要以簡化形式介紹本說明書之一些概念，作為本揭露所介紹更詳細說明的引言。
本揭露之各項態樣提供用於二端點記憶體裝置之電極。在一些具體實施例中，電極可以是至少部分非連續之表面(例如：接觸表面)。舉例來說，電極可在表面上具有間隙、或不連續部位，使得該表面之子集與二端點記憶體裝置之另一組件電接觸。在一些具體實施例中，舉例來說，電極可包含環形物或環形物之近似者，在該環形物之中心具有不連續部位。在另一(些)具體實施例中，電極可經由絕緣體中之貫孔或溝槽所形成之非連續表面上方之傳導層形成。在又另一具體實施例中，電極可透過由絕緣體形成之柱體裝置所形成之非連續表面上方之傳導層來形成。
在進一步具體實施例中，本揭露提供一種二端點記憶體裝置。該二端點記憶體裝置可包含第一電 極、及相鄰於該第一電極之非揮發性切換層，該非揮發性切換層係經組態而具有與第一狀態相關之第一物理特性、及與第二狀態相關之第二物理特性，該第二物理特性在可測性方面與該第一物理特性不同。再者，該二端點記憶體裝置可包含第二電極，該第二電極包含與該非揮發性切換層之切換層表面之子集至少部分實體接觸的電極表面，其中該電極表面包含位在該電極表面之周界內的不連續區，該電極表面與該切換層表面實體分開。
在另一(些)具體實施例中，說明有一種製作二端點記憶體裝置之電極的方法。本方法可包含在記憶體裝置之基材上形成金屬層。本方法可更包含在該金屬層上方形成氧化物層。再者，本方法可包含在該氧化物層中形成貫孔，以及在該貫孔所形成之該氧化物層之輪廓面的子集上方提供傳導膜。除了前述以外，本方法還可包含在該傳導膜之子集上方形成非揮發性記憶體裝置，該傳導膜之該子集係當作用於該非揮發性記憶體裝置之電極。
根據再其它具體實施例，本揭露提供一種製作二端點記憶體之方法。本方法可包含在記憶體裝置之基材上方形成氧化物層，以及圖型化並且蝕刻該氧化物層以形成柱體裝置。再者，本方法可包含在該柱體裝置之曝露表面的子集上方提供傳導材料，以及提供位在該柱體裝置上方並且與該傳導材料直接或間接接觸的非揮發性切換材料。此外，本方法可包含在該切換材料上方形成第二傳導材料。
以下說明及圖式提出本說明書之某些說明性態樣。然而，這些態樣所指係各種方式中可運用本說明書之原理的其中一些。本說明書之其它優點及新穎特徵經由以下本說明書之詳細說明且搭配圖式將會變為顯而易見。
100‧‧‧記憶體裝置
102‧‧‧基材
104‧‧‧接線電極
106‧‧‧接觸層
108‧‧‧氧化物層
110‧‧‧切換層
112‧‧‧第二電極
114‧‧‧第一電極
116‧‧‧非揮發性切換裝置
200‧‧‧記憶體裝置
202‧‧‧接線電極
204‧‧‧接觸層
206‧‧‧第二電極
208‧‧‧絕緣體層
210‧‧‧頂端表面
210A‧‧‧轉動表面
210B‧‧‧間斷轉動表面
210C‧‧‧多邊形表面
210D‧‧‧間斷多邊形表面
212‧‧‧切換層
214‧‧‧第一電極
300‧‧‧記憶體裝置
302‧‧‧基材
304‧‧‧接線電極
306‧‧‧接觸層
308‧‧‧氧化物
310‧‧‧切換層
312‧‧‧第二電極
314‧‧‧第一電極
400‧‧‧記憶體裝置程序
400A‧‧‧貫孔蝕刻、清潔及沉積程序
400B‧‧‧氧化物填充及研磨
400C‧‧‧切換層、頂端電極沉積及圖型化程序
402A‧‧‧接線電極
402B‧‧‧傳導電極
404A‧‧‧貫孔
406A‧‧‧氧化物層
406B‧‧‧氧化物
408A‧‧‧傳導層
408C‧‧‧切換層
410C‧‧‧頂端電極
500‧‧‧記憶體裝置程序
500A‧‧‧柱體蝕刻、清潔及沉積程序
500B‧‧‧氧化物填充及研磨程序
500C‧‧‧記憶體裝置程序
502A‧‧‧第一導體
504A‧‧‧氧化物柱體
504B‧‧‧氧化物材料
506A‧‧‧第二導體層
506B‧‧‧頂端表面
508C‧‧‧切換層
510C‧‧‧頂端電極
800‧‧‧記憶體架構
802‧‧‧基材
804‧‧‧氧化物
806‧‧‧記憶體裝置
812‧‧‧底端電極
814‧‧‧切換層
816‧‧‧頂端電極
900‧‧‧記憶體裝置
902A‧‧‧記憶體組件
902B‧‧‧選擇組件
904A‧‧‧接線電極
904B‧‧‧第一選擇電極1
906A‧‧‧接觸層
906B‧‧‧氧化物層
908A‧‧‧氧化物層
908B‧‧‧第二選擇電極2
910A‧‧‧電極2
912A‧‧‧切換層
914A‧‧‧電極1
1000‧‧‧記憶體裝置
1002A‧‧‧記憶體組件
1002B‧‧‧選擇組件
1004A‧‧‧接線層
1004B‧‧‧第一選擇電極
1006A‧‧‧接觸層
1006B‧‧‧揮發性切換裝置
1008A‧‧‧氧化物層
1008B‧‧‧第二選擇電極
1010A‧‧‧電極
1012A‧‧‧非揮發性切換層
1014A‧‧‧第二電極
1100‧‧‧記憶體架構
1102A‧‧‧基材
1102B‧‧‧基材
1104A‧‧‧氧化物
1104B‧‧‧氧化物
1106A‧‧‧記憶體裝置
1106B‧‧‧記憶體裝置
1108A‧‧‧第二電極
1108B‧‧‧第二電極
1110A‧‧‧非揮發性切換層
1110B‧‧‧非揮發性切換層
1112A‧‧‧第一電極
1112B‧‧‧第一電極
1114A‧‧‧第一選擇電極
1114B‧‧‧第二選擇電極
1116A‧‧‧揮發性切換層
1116B‧‧‧揮發性切換層
1118A‧‧‧第二選擇電極
1118B‧‧‧第一選擇電極
1200‧‧‧記憶體架構
1202A‧‧‧基材
1202B‧‧‧基材
1204A‧‧‧氧化物
1204B‧‧‧氧化物
1206A‧‧‧第一記憶體裝置
1206B‧‧‧第二記憶體裝置
1208A‧‧‧第二選擇電極
1208B‧‧‧第二選擇電極
1210A‧‧‧揮發性切換層
1210B‧‧‧揮發性切換層
1212A‧‧‧第一選擇電極
1212B‧‧‧第一選擇電極
1214A‧‧‧頂端電極
1214B‧‧‧頂端電極
1216A‧‧‧非揮發性切換層
1216B‧‧‧非揮發性切換層
1218A‧‧‧底端電極
1218B‧‧‧底端電極
1300‧‧‧方法
1302‧‧‧步驟
1304‧‧‧步驟
1306‧‧‧步驟
1308‧‧‧步驟
1310‧‧‧步驟
1312‧‧‧步驟
1400‧‧‧方法
1402‧‧‧步驟
1404‧‧‧步驟
1406‧‧‧步驟
1408‧‧‧步驟
1410‧‧‧步驟
1412‧‧‧步驟
1414‧‧‧步驟
1500‧‧‧操作與控制環境
1502‧‧‧記憶體單元陣列
1504‧‧‧列控制器
1506‧‧‧行控制器
1508‧‧‧時脈源
1510‧‧‧位址暫存器
1512‧‧‧輸入輸出緩衝器
1514‧‧‧命令介面
1516‧‧‧狀態機
1600‧‧‧操作環境
1602‧‧‧電腦
1604‧‧‧處理單元
1606‧‧‧系統記憶體
1608‧‧‧系統匯流排
1610‧‧‧揮發性記憶體
1612‧‧‧非揮發性記憶體
1614‧‧‧非揮發性記憶體
1616‧‧‧介面
1618‧‧‧作業系統
1620‧‧‧應用程式
1624‧‧‧程式模組
1626‧‧‧程式資料
1628‧‧‧輸入裝置
1630‧‧‧介面埠
1634‧‧‧輸出配接器
1635‧‧‧編解碼器
1636‧‧‧輸出裝置
1638‧‧‧遠端電腦
1640‧‧‧記憶體儲存裝置
1642‧‧‧網路介面
1644‧‧‧通訊連線
本揭露係參考圖式說明各項態樣或特徵，其中相似的參考元件符號全文係用於指稱為相似的元件。在本說明書中，提出許多特定細節的目的為的是要能夠透徹了解本揭露。然而，應了解無需這些特定細節、或利用其它方法、組件、材料等，也可實踐本揭露之某些態樣。在其它實例中，眾所周知的結構及裝置是以方塊圖形式展示而有助於說明本揭露；第1圖根據本揭露之具體實施例，繪示一例示性二端點記憶體之方塊圖；第2圖根據進一步具體實施例，繪示一例示性二端點記憶體之方塊圖；第2A圖在另外的具體實施例中，繪示用於二端點記憶體之例示性不連續電極表面的簡圖；第3圖根據替代或另外的具體實施例，繪示樣本二端點記憶體之方塊圖；第4及5圖根據一例示性具體實施例，繪示用於形成二端點記憶體之方塊圖；第6及7圖根據另一例示性具體實施例，繪 示用於形成替代二端點記憶體之方塊圖；第8圖繪示一例示性記憶體架構，其包含介於該記憶體架構之後端金屬層之間的二端點記憶體；第9圖繪示一例示性二端點記憶體之方塊圖，其包含進一步具體實施例中之選擇器裝置；第10圖繪示一樣本二端點記憶體之方塊圖，其包含另一具體實施例中之選擇器裝置；第11圖繪示一例示性記憶體架構之方塊圖，其包含二端點記憶體及選擇器裝置；第12圖繪示一樣本記憶體架構之方塊圖，其包含另一具體實施例中之二端點記憶體及選擇器裝置；第13圖根據本揭露之具體實施例，繪示一用於製作二端點記憶體之例示性方法的流程圖；第14圖根據一或多項其它揭示之具體實施例，繪示一用於製作二端點記憶體之樣本方法的流程圖；第15圖根據各項揭示之具體實施例，繪示一用於記憶體裝置之樣本操作與控制環境的方塊圖；第16圖繪示一例示性運算環境之方塊圖，其可搭配各項具體實施例來實施。
本揭露係關於用於數位資訊儲存之二端點記憶體。在一些具體實施例中，二端點記憶體單元可包括電阻性技術，例如：電阻性切換二端點記憶體單元。電阻性切換二端點記憶體單元(亦稱為電阻性切換記憶體單元 或電阻性切換記憶體)於本文中使用時，包含具有傳導接觸部之電路組件，兩個傳導接觸部之間具有一主動區。在電阻性切換記憶體的背景中，二端點記憶體裝置之主動區呈現複數種穩定或半穩定電阻性狀態，該等電阻性狀態各有不同的電阻。此外，可回應於在兩個傳導接觸部施加之合適的電信號，形成或啟動複數種狀態之各者。合適的電信號可以是電壓值、電流值、電壓或電氣極性、或類似者、或其合適的組合。雖然非屬窮舉，電阻性切換二端點記憶體裝置之實施例仍可包括電阻性隨機存取記憶體(RRAM)、相變RAM(PCRAM)及磁性RAM(MRAM)。
本揭露之具體實施例可提供基於絲形之記憶體單元。基於絲形之記憶體單元之一項實施例可包含：例如金屬之傳導層、經摻雜p型(或n型)矽(Si)支承層(例如：p型或n型多晶矽、p型或n型多晶SiGe等)、電阻性切換層(RSL)及能夠電離之主動金屬層。在合適的條件下，主動金屬層可對RSL提供絲極形成離子。條件若移除，例如電壓移除，則離子變為中性金屬粒子，並且變為遭截留在電阻性切換層之結晶缺陷內。在各項具體實施例中，陷入之中性金屬粒子有助於(例如：回應於電離刺激，諸如讀電壓或其它適合用以重新電離中性金屬粒子之刺激)在電阻性切換層內形成傳導絲極。
在本揭露之各項具體實施例中，p型或n型Si支承層可包括p型或n型多晶矽、p型或n型SiGe、或類似者。RSL(其在所屬技術領域中亦可稱為電阻性切換介 質(RSM))可包含例如非晶Si層，具有本質特性之半導體層、Si亞氧化物(例如：SiOx，其中x具有介於0.1與2之間的值)等等。適用於RSL之其它材料實施例可包括SiXGeYOZ(其中X、Y及Z各別為合適的正數)、氧化矽(例如：SiON，其中N係合適的正數)、非晶Si(a-Si)、非晶SiGe(a-SiGe)、TaOB(其中B係合適的正數)、HfOC(其中C係合適的正數)、TiOD(其中D係合適的正數)、Al2OE(其中E係合適的正數)、NbOF(其中F係合適的正數)等等或其合適的組合。
基於絲形之記憶體單元用之主動金屬層還可包括：銀(Ag)、金(Au)、鎳(Ni)、銅(Cu)、鋁(Al)、鉻(Cr)、鐵(Fe)、錳(Mn)、釩(V)、鈷(Co)、鉑(Pt)、鉿(Hf)、鈀(Pd)、或前述合適的合金。其它合適的傳導材料、及前述之化合物或組合物或類似材料可在本揭露之一些態樣中用於主動金屬層。一些與類似於(多)前述實施例類似之本揭露之具體實施例有關的細節可在下列美國專利申請案查到，該等美國專利申請案係授權予本專利申請案之受讓人：2007年10月19日提出申請之申請案第11/875,541號、及2009年10月8日提出申請之申請案第12/575,921號，該等申請案各係為了所有目的全文各別以參考方式合併於本文中。
若要編程基於絲形之電阻性切換記憶體單元，可跨佈記憶體單元施加合適的編程電壓，透過記憶體單元之較高電阻性部分形成傳導路徑或絲極。造成記憶體單元自較高電阻性狀態切換至較低電阻性狀態。在一些電 阻性切換裝置中，可實施抹除程序使傳導絲極變形，至少部分令記憶體單元自低電阻性狀態返回到高電阻性狀態。在記憶體之背景中，此狀態變化可與二進制位元之各別狀態相關。關於多個記憶體單元之陣列，可編程或抹除記憶體單元之(多)字元、(多)位元組、(多)分頁、(多)組塊等以表示二進制資訊之零或一，並且藉由隨著時間保留那些狀態而能有效儲存該二進制資訊。在各項具體實施例中，此類記憶體單元中可儲存多層資訊(例如：多個位元)。
應領會的是，本文中的各項具體實施例可利用各種記憶體單元技術，具有不同的物理性質。舉例來說，不同的電阻性切換記憶體單元技術可具有不同的離散可編程電阻、不同的相關編程/抹除電壓、及其它差異化特性。舉例來說，本揭露之各項具體實施例可運用雙極切換裝置，對第一極性之電信號呈現第一切換響應(例如：編程至一組編程狀態之一者)，並且對具有第二極性之電信號呈現第二切換響應(例如：抹除至抹除狀態)。雙極切換裝置舉例來說，與單極裝置形成對比，該單極裝置回應於具有相同極性及不同量值之電信號，同時呈現第一切換響應(例如：編程)及第二切換響應(例如：抹除)。
關於本文中各項態樣及具體實施例未指定特定記憶體單元技術或編程/抹除電壓，用意在於此類態樣及具體實施例應合併任何合適的記憶體單元技術，並且應藉由適用於該技術之編程/抹除電壓來操作，正如藉由本文中提供之內容，所屬技術領域中具有通常知識者將會得知 者、或將會令所屬技術領域中具有通常知識者得知者。應進一步領會的是，關於取代不同記憶體單元技術會需要所屬技術領域中具有通常知識者將會得知的電路修改、或所屬技術領域中具有通常知識者將會得知的操作信號位準，包含經取代之(多)記憶體單元技術或信號位準變化之具體實施例係在本揭露的範疇內。
除了電阻性記憶體以外，本申請案之發明人還熟悉另外的非揮發性、二端點記憶體結構。舉例而言，鐵電隨機存取記憶體(RAM)是一項實施例。一些其它隨機存取記憶體包括磁阻式RAM、有機RAM、相變RAM及傳導性橋接RAM等等。二端點記憶體技術具有不同的優點及缺點，而優點與缺點之間則有共通的取捨。雖然本文中所揭示之具體實施例中有許多涉及電阻性切換記憶體技術，其它二端點記憶體技術仍可用於所揭示具體實施例中所屬技術領域中具有通常知識者認為合適的一些具體實施例。
在各項揭示之具體實施例中，提供有一種二端點記憶體裝置，其包含電極、或接觸部，在電極的接觸表面中具有一或多個不連續部位。在一些具體實施例中，(多)不連續部位可限制電極之接觸區，對二端點記憶體之電氣特性(例如：傳導電流、漏電流、電阻等)提供控制。在其它具體實施例中，(多)不連續部位可提供非垂直接觸區，相較於垂直接觸區，有助於增大接觸表面之電場。另外還揭示的是此一二端點記憶體裝置之替代方案、及一或多種用於製造此一(類)裝置之方法。
第1圖根據各個揭示之具體實施例，繪示一例示性記憶體裝置100之方塊圖。記憶體裝置100可以是位在基材102上方之二端點非揮發性記憶體。基材102在一些具體實施例中，可以是矽基材，或其它合適的絕緣半導體材料。在一些具體實施例中，基材102可以是控制邏輯基材，例如：互補式金屬氧化物半導體(CMOS)基材。位在基材102上面的是接線電極104。接線電極104可由設於基材102上面之金屬層形成。在一些具體實施例中，記憶體裝置100可在接線電極104與基材102之間包含一或多個其它層(例如：請參閱下文在第8圖所述)。在其它具體實施例中，接線電極104可直接位在基材102上面。
在一些具體實施例中，接觸層106可在接線電極104上方形成。在替代或另外的具體實施例中，記憶體裝置100可在接線電極上面不具有接觸層106。接觸層106若有出現，則可經選擇而有助於調制介於接線電極104與記憶體裝置100之其它組件之間的傳導性。
氧化物層108在一些具體實施例中，可在接觸層106上方形成，或在其它具體實施例中，可在接線電極104上方形成。非揮發性切換層110可在氧化物層108上面形成。在各項具體實施例中，根據用於記憶體裝置100之切換技術，切換層110可包含一或多個組件。舉例來說，這一或多個組件在各項具體實施例中，可包含適用於下列之一(多)種材料：相變記憶體、磁性記憶體、磁阻式記憶體、電阻性切換記憶體、鐵電記憶體、有機記憶體、傳導 橋接記憶體、或類似者。第一電極114可在切換層110上面形成，而第二電極112可至少部分在氧化物層108內形成。第一電極114、切換層110及第二電極112之接面可形成非揮發性切換裝置116。雖然記憶體裝置100係繪示成在第二電極112的右側具有非揮發性切換裝置116，仍應領會的是，非揮發性切換裝置116可在第二電極112(例如：直接或間接)接觸切換層110之其它合適位置、或在合適的多個此類位置形成。
如圖所示，第二電極112可在與切換層110接觸之頂端表面中包含不連續部位。在記憶體裝置100所示的實施例中，該不連續部位可以是以氧化物層108填充之中央洞孔，將第二電極112之頂端表面形成為環形物、環形物之近似者、或其它合適的形狀(例如：具有中央孔洞之多邊形或近似多邊形、或類似者)。在一些具體實施例中，第二電極112與切換層110接觸之頂端表面可具有頂端表面尺寸，對於非揮發性切換裝置116，該頂端表面尺寸限制電流，或具有電氣電阻或電阻範圍。在一些具體實施例中，頂端表面尺寸可以是頂端表面之表面面積。在替代或另外的具體實施例中，頂端表面尺寸可以是頂端表面之連續子集的寬度(例如：頂端表面與切換層110直接接觸之子集的寬度)。在對非揮發性切換裝置116提供電氣電阻方面，第二電極112對於此類裝置，可有助於提升一組記憶體裝置100之切換效能、使電流均勻性更好、使焦耳加熱下降、或類似者。
在進一步具體實施例中，第一電極114、第二電極112或接線電極104可由下列所構成：W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr金屬氮化物、TiN、WN、TaN、或類似者、或前述合適的組合。在一些具體實施例中，第一電極114、第二電極112及接線電極104可包含相同或類似的材料。在其它具體實施例中，第一電極114、第二電極112或接線電極104之一或多者可由上述材料之不同者所構成。在至少一具體實施例中，第一電極114可由活性金屬所構成，第二電極112可由傳導金屬或傳導性(例如：經摻雜)矽或矽化合物所構成，而接線電極104可由傳導金屬所構成。
在另外的具體實施例中，切換層110可包含非晶矽(a-Si)、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、NbOx或WOx、或類似者、或前述合適的組合。切換層110典型為在晶體圖型中包括若干結構化缺陷。在一些具體實施例中，切換層110在製作期間非刻意未摻雜。如以上所述，缺陷在電阻性切換層中截留中性金屬粒子，該等中性金屬粒子是由第一電極114或第二電極112任一者提供。再者，接觸層106可包含金屬氧化物(例如：TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、WOx、NbOx等)、金屬氮化物(例如：TiN、WN、TaN等等)、或類似者、或其合適的組合。在進一步具體實施例中，基材102可包含絕緣半導體材料。實施例可包括Si、合適的Si化合物(例如：經摻雜多晶矽、經摻雜多晶、SiGe)、或類似者。在將Cu用於接 線電極104的例子中，使用鑲嵌程序，接觸層106亦可以是諸如TiN、TaN、WTi、或類似者之阻障層，該阻障層舉例而言，緩和或防止Cu原子遷移進入或穿過接觸層106。
第2圖根據本揭露之替代或另外的態樣，繪示一樣本記憶體裝置200之方塊圖。記憶體裝置200在一些具體實施例中，可實質類似於上文搭配第1圖所述之記憶體裝置100。然而，本揭露不受限於此，而在其它具體實施例中，記憶體裝置200可與記憶體裝置100不同。
記憶體裝置200可包含接線電極202。接線電極202可包含例如由記憶體裝置之金屬層構成之導線。在一項具體實施例中，該導線可由後段製程在半導體基材上方形成(例如：請參閱下文搭配第8、11、12圖所述)。在一些具體實施例中，接觸層204係設於接線電極202上面。在其它具體實施例中，記憶體裝置200不包含接觸層204。另外，記憶體裝置200可包含在絕緣體層208內形成之第二電極206。第二電極206可包含頂端表面210，該頂端表面具有與切換層212直接接觸之連續部分、及一或多個未與切換層212直接接觸之非連續部分。另外，記憶體裝置200可在切換層212上面包含第一電極214。非揮發性切換裝置可由第二電極206、切換層212及第一電極214形成。
在各項具體實施例中，接觸層204可具有範圍約50奈米(nm)或更小的厚度。在進一步具體實施例中，第二電極206可具有範圍約5nm至約1000nm的總高度。 在至少一項另外的具體實施例中，第二電極206之頂端表面210可具有與切換層212電接觸之連續部分，寬度範圍係自約1nm至約50nm。在一(多)項進一步具體實施例中，切換層212可具有範圍自約1nm至約50nm之厚度。
第2A圖針對第二電極206之頂端表面210繪示例示性非連續表面的簡圖。在第一實施例中，非連續接觸表面210可包含轉動表面210A。轉動表面210A可以是環形物或近似環形物，如圖所示，但其它轉動形狀同樣也可利用。間斷轉動表面210B可以是進一步實施例。間斷轉動表面210B可以是環形物或近似環形物，在間斷轉動表面210B之周界中具有一或多個不連續部位。在另外的具體實施例中，非連續接觸表面210可包含多邊形表面210C，該多邊形表面具有三或更多個側邊，附有一(多)中央不連續部位(例如：中央孔洞)。非連續接觸表面210之另一實施例可包括間斷多邊形表面210D。間斷多邊形表面210可包含具有三或更多個側邊之表面、及繞著間斷多邊形表面210D之周界的一或多個不連續部位。
在一或多項具體實施例中，非連續接觸表面210之一(多)尺寸可經選擇以控制穿過非連續接觸表面210之電流密度。在一些具體實施例中，非連續接觸表面210之直徑可經選擇以提供穿過非連續接觸表面210之靶電流密度、或電氣電阻。在另一(些)具體實施例中，非連續接觸表面210之一節段之寬度可經選擇以提供靶電流密度或電氣電阻。在又其它具體實施例中，總表面面積、或 其它合適的尺寸、或前述之組合可經選擇以提供靶電流密度或電氣電阻。
第3圖根據本揭露之另外的具體實施例，繪示一記憶體裝置300之方塊圖。記憶體裝置300可在基材302上製作。在一些具體實施例中，基材302可以是控制邏輯基材，例如：互補式金屬氧化物半導體(CMOS)基材302。在進一步具體實施例中，基材302可至少部分利用前段製程製作，並且可包括一或多個主動或被動裝置，例如：(多)電晶體、(多)電阻器、(多)電容器、(多)電感器、或類似者。在另外的具體實施例中，記憶體裝置300之其它組件可至少部分利用後段製程製作。然而，應領會的是，本揭露不受限於此；其它用於在半導體中或上製備或製作電子組件的機制係列於本揭露之範疇內考量。
可在基材302上面形成的是接線電極304。接線電極304可由下列合適的傳導材料所構成，例如：金屬、金屬合金(例如：金屬氮化物)、經摻雜半導體等等。在一些具體實施例中，接觸層306可在接線電極304上方形成。在特定具體實施例中，接觸層306可由金屬氧化物或金屬氮化物所構成。在進一步具體實施例中，氧化物308可在接線電極304(或接觸層306)上面形成。再者，第二電極312可至少部分在氧化物308內形成。在一些具體實施例中，第二電極312可至少在與記憶體裝置300之切換層310接觸之頂端表面具有不連續部位。在進一步具體實施例中，第二電極312可在與接觸層306接觸(或在一些具體 實施例中，與接線電極304接觸)之底端表面具有第二不連續部位。切換層310可在氧化物308與第一電極314之間形成。
在至少一具體實施例中，第二電極312可在氧化物308中形成的柱體裝置上方形成(例如：請參閱下文搭配第6及7圖所述)。第二電極312包含W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr、金屬氮化物(例如：TiN、WN、TaN等等)、或類似者、或前述合適的組合。在一或多項具體實施例中，切換層310可包含a-Si、非晶SiGe、具有本質特性之半導體層、Si氧化物、Si亞氧化物(例如：SiOB，其中B係介於0.1與2之間的數字)、氧化矽衍生物(例如：氧化矽鍺)、非化學計量氧化物、金屬氧化物(例如：氧化鋅)、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、WOx、NbOx或NbOx(其中x包含一組為前述化合物各別者選擇之合適數字)、或類似材料、或其合適的組合。此外，第一電極314可包含W、Ti、Cu、Al、Ag、Cu、Pt、Pd、Ta、Ni、Cr、金屬氮化物(例如：TiN、WN、TaN等)、或類似者、或前述合適的組合。
第4及5圖根據本揭露之具體實施例，繪示用於製作記憶體裝置之記憶體裝置程序400的方塊圖。在一些具體實施例中，記憶體裝置程序400提供諸如記憶體裝置100、或記憶體裝置200之記憶體裝置。然而，本揭露不受限於此，在至少一具體實施例中，這些記憶體裝置之其它變例也可由記憶體裝置程序400來提供。
記憶體裝置程序400可包含貫孔蝕刻、清潔及沉積程序400A。貫孔蝕刻、清潔及沉積程序400A可包含在接線電極402A上方形成氧化物層406A。貫孔404A可在氧化物層406A內經蝕刻，形成在氧化物層406A中具有(多)曝露表面之洞孔。該洞孔可具有一截面，該截面在一些具體實施例中係圓形、或近似圓形，在進一步具體實施例中係卵形、或近似卵形，在另外的具體實施例中係多邊形、或近似多邊形，或在另外的具體實施例中可以是另一幾何形狀或幾何形狀之近似者、或非幾何形狀。再者，雖然貫孔404A係繪示成在氧化物層406A、及氧化物層406A與接線電極402A交會處具有銳利邊緣，這些邊緣在一些具體實施例中可以是曲形，而貫孔404A所曝露之表面可具有斜角側邊，而不是第4圖所示的純垂直側邊。另外，貫孔蝕刻、清潔及沉積程序400A可包含形成位在氧化物層406A之頂端表面上方的傳導層408A、及由貫孔404A所形成之氧化物層406A的(多)曝露表面。在至少一項揭示之具體實施例中，傳導層408A可提供作為沉積物(例如：沉積膜)，並且可具有範圍選自於約1nm與約50nm之間的厚度。該厚度可經選擇以提供穿過傳導層408A之靶電流密度、靶電阻、或類似者。
記憶體裝置程序400可更包含氧化物填充及研磨400B。氧化物填充及研磨400B可包含以氧化物406B填充由貫孔404A所形成之洞孔的剩餘部分。氧化物406B可與氧化物層406A實質相同，但本揭露不受限於此。 在氧化物填充後，記憶體裝置之頂端表面可向下研磨或平滑化至氧化物層406A的表面，移除位在氧化物層406A之頂端表面上面的傳導層408A，留下傳導電極402B，該傳導電極具有與氧化物層406A之頂端表面實質均平的頂端表面。
請參閱第5圖，繼續記憶體裝置程序400。第5圖繪示切換層、頂端電極沉積及圖型化程序400C。切換層408C是在氧化物層406A、第二電極402B及氧化物填部406B上方沉積。在一或多項具體實施例中，切換層408C可具有經選擇範圍自約1nm至約50nm的厚度。在另外的具體實施例中，頂端電極410C可在切換層408C上面沉積並且進行圖型化。在一或多項揭示之具體實施例中，頂端電極410C、切換層408C及第二電極402B之組合可形成電阻性切換記憶體單元。
第6及7圖根據本揭露之替代或另外的具體實施例，繪示用於製作記憶體裝置之記憶體裝置程序500的方塊圖。首先，請參閱第6圖，頂端方塊圖繪示有柱體蝕刻、清潔及沉積程序500A。第一導體502A可於其上形成有氧化物(或其它絕緣材料)層。另外，氧化物層可經蝕刻以產生氧化物柱體504A，如圖示。雖然氧化物柱體504A係繪示成與第一導體502A之頂端表面垂直之銳利邊緣及側壁，仍應領會的是，該等銳利邊緣在一些具體實施例中可呈圓唇狀，而該等側壁可近似垂直於第一導體502A之頂端表面，或在替代具體實施例中非垂直於該頂端表面。 再者，第二導體層506A可在氧化物柱體504A上方沉積。在至少一具體實施例中，第二導體層506A可具有選自於範圍約1nm至約50nm的厚度。
第6圖之底端方塊圖繪示氧化物填充及研磨程序500B。氧化物填充及研磨程序500B可包含：在第二導體層506A上方提供氧化物材料504B。在提供氧化物材料504B之後，可進行研磨程序以提供頂端表面506B。在一具體實施例中，可研磨頂端表面506B以移除導體層506A在氧化物柱體504A上方之一部分，以致導體層506A之垂直部分506B係經曝露而與氧化物柱體504A、及氧化物材料504B之頂端表面均平或實質均平。
請參閱第7圖，繼續記憶體裝置500。一方塊圖繪示切換層、及頂端電極沉積及圖型化程序500C。切換層508C可在導體層506A之垂直部分506B、氧化物材料504B及氧化物柱體504A上方沉積。另外，金屬層可在切換層508C上方形成，並且經圖型化及蝕刻以形成頂端電極510C。在一或多項揭示之具體實施例中，頂端電極510C、切換層508C及導體層506A之組合可形成電阻性切換記憶體裝置。在一些具體實施例中，兩個垂直部分506B可用於形成兩個分離電阻性切換記憶體裝置。
第8圖根據本揭露之一或多項進一步具體實施例，繪示例示性記憶體架構800之方塊圖。例示性記憶體架構800可包含基材802。在一些揭示之具體實施例中，基材802可包含控制邏輯，該控制邏輯包括電子裝置 之(多)被動組件或(多)主動組件。在至少一具體實施例中，基材802及控制邏輯可至少部分利用一(些)前段製程製作。
諸如氧化物804或類似者之電絕緣體可設於基材802上方。另外，可在氧化物804內形成一或多個金屬層，該一或多個金屬層包括金屬層層級M3、M4、M5、M6(多達第X個金屬層MX，其中在一些具體實施例中，X係合適的整數)。在一些具體實施例中，該等金屬層可散置於多層氧化物804之間形成。再者，一或多個傳導貫孔層可在各別金屬層之子集之間形成。貫孔層可形成包括貫孔層級V3、V4及V5之一或多個傳導貫孔。
除了前述以外，在一具體實施例中，記憶體裝置806還可在數對金屬層之間形成。舉例來說，記憶體裝置806可在金屬層M3與M4之間形成。然而，在其它具體實施例中，記憶體裝置806可在金屬層M2與M3之間、金屬層M5與M6之間、或其它數對金屬層(例如：M3與M5等)之間形成。
記憶體裝置806可包含具有底端表面之底端電極812，該底端表面與金屬層M4之子集電接觸，並且可具有頂端表面，該頂端表面具有至少一個不連續部位。舉例來說，底端電極812之頂端表面可與切換層814接觸，而該頂端表面之周界內的氧化物材料亦與切換層814接觸。底端電極812之頂端表面的表面面積可經選擇而為記憶體裝置806提供靶電流密度、電阻、或其它電氣參數。在至少一項具體實施例中，頂端電極816可經形成而與切 換層814及金屬層M5之子集接觸。在一替代具體實施例中，記憶體裝置可形成為不具有頂端電極816，但具有與金屬層M5之子集接觸之切換層814。在各項具體實施例中，可部分或完全利用後端製作程序形成金屬層M3、M4、M5、M6、貫孔V3、V4、V5或記憶體裝置806。
第9圖根據本揭露之替代或另外的具體實施例，繪示一例示性記憶體裝置900的方塊圖。記憶體裝置900可包含與選擇組件902B串聯之記憶體組件902A。記憶體組件902A可包含當作底層之接線電極904A。在一項具體實施例中，接觸層906A可在接線電極904A上面形成，而在另一具體實施例中，記憶體組件902A可沒有接觸層906A。另外，氧化物層908A可在接線電極904A上面形成，於其中形成有電極electrode2 910A。在各項具體實施例中，electrode2 910A可在electrode2 910A之接觸表面中(例如：頂端表面，如第9圖所示，或在一替代具體實施例中是在底端表面中)包含不連續部位。位在氧化物層908A上面的是與electrode2 910A之頂端表面電接觸的切換層912A。在一或多項具體實施例中，切換層912A可以是非揮發性切換層，係經組態在沒有適當記憶體刺激(例如：電場、電壓、電流、焦耳熱等)的環境下保留一組可測性不同之狀態，相關聯的還有令切換層912A具有該組可測性不同之狀態其中一者。另外，另一電極electrode1 914A可在切換層912A上面形成。
如藉由記憶體裝置900所示，選擇組件902B 可在記憶體組件上面形成，與記憶體組件902A電串聯。選擇組件902B可包含第一選擇電極1 904B、揮發性切換層906B及第二選擇電極2 908B。在一或多項具體實施例中，揮發性切換層906B可具有複數種狀態，包括無啟動刺激(例如：啟動電壓、啟動電流等)施加至記憶體裝置900的停用狀態、及回應於施加至記憶體裝置900之啟動刺激的啟動狀態。再者，選擇組件902B可以是雙極切換裝置，其中正啟動刺激(例如：正電壓等)可令揮發性切換層906B啟動，而負啟動刺激(例如：負電壓等等)亦可令揮發性切換層906B啟動。再者，當停用時，選擇組件902B可緩和或防止記憶體刺激影響記憶體組件902A，而當啟動時，記憶體刺激可影響記憶體組件902A。
在至少一項具體實施例中，第一選擇電極1 904B可以是隔離電極。因此，第一選擇電極1 904B可未與外部刺激源(例如：記憶體裝置900外部之電源供應器)連接。如此，第一選擇電極1 904B可獲得藉由對第二選擇電極2 908B、electrode2 910A或接線電極904A施加刺激所誘發之電荷、電流、電壓等，舉例來說，用以促使啟動揮發性切換層906B。在未對第二選擇電極2 908B、electrode2 910A或接線電極904A施加刺激的情況下，第一選擇電極1 904B的電荷、電流、電壓等可減少、或可以沒有此電荷、電流或電壓，促使停用揮發性切換層906B。在各項揭示之具體實施例中，選擇組件902B可體現為2014年3月11日提出申請之共同待決之美國專利申請案第61/951,454號 中所揭示之選擇器裝置，該申請案係為了所有目的作為參考合併於本文中。
第10圖根據本揭露之進一步具體實施例，繪示一替代例示性記憶體裝置1000之方塊圖。如圖所示，記憶體裝置1000可包含位在選擇組件1002B上面並與該選擇組件電串聯之記憶體組件1002A。在至少一項具體實施例中，記憶體組件1002A可實質類似於下文搭配第9圖所述之記憶體組件902A，或選擇組件1002B可實質類似於選擇組件902B。然而，本揭露不受限於此，而且在另外的具體實施例中，記憶體組件1002A或選擇組件1002B與記憶體組件902A或選擇組件902B可分別不同。
選擇組件1002B可包含第一選擇電極1004B，與揮發性選擇裝置1006B接觸。另外，揮發性切換裝置1006B可與第二選擇電極接觸。在至少一項具體實施例中，第二選擇電極1008B可取向於揮發性切換裝置1006B與第一選擇電極1004B相離之對立側上，但在其他具體實施例中，可實施其它取向。
記憶體組件1002A與選擇組件1002B電串聯，並且可回應於選擇組件1002B之啟動，對外部記憶體刺激作出回應。另外，記憶體組件1002A可回應於選擇組件1002B之停用，不對外部記憶體刺激作出回應。如圖所示，記憶體組件1002A可包含接線層1004A。在一項具體實施例中，可提供與接線層1004A接觸之接觸層1006A。另外，氧化物層1008A可包含具有接觸表面之電極1010A， 該接觸表面具有至少一個表面不連續部位。雖然記憶體組件1002A繪示在電極1010A之頂端表面具有至少一個不連續部位之接觸表面，但其它具體實施例仍可包含在電極1010A之底端表面具有至少一個不連續部位之接觸表面。在至少一項其它具體實施例中，多個接觸表面可各別具有表面不連續部位(例如：具有表面不連續部位之頂端表面、及具有表面不連續部位之底端表面)。另外，記憶體組件1002A可包含在非揮發性切換層1012A之第一表面與電極1010A電接觸之非揮發性切換層1012A。再者，第二電極1014A可設於非揮發性切換層1012A之第二表面上面並與其接觸。
第11圖根據進一步揭示之具體實施例，繪示例示性記憶體架構1100之方塊圖。第一例示性架構是藉由頂端方塊圖來繪示。提供在諸如氧化物1104A之電絕緣體內具有多個金屬層M3、M4及M5之基材1102A。記憶體裝置1106A係部分繪示於金屬層M3與M4之間，並且部分繪示於金屬層M4與M5之間。記憶體裝置1106A包含置於金屬層M4與M5之間的記憶體組件，該記憶體組件包含具有至少一個接觸表面之第一電極1112A，該至少一個接觸表面具有表面不連續部位。另外，記憶體組件包含與具有表面不連續部位之接觸表面電接觸的非揮發性切換層1110A、以及與非揮發性切換層1110A及金屬層M5之子集電接觸的第二電極1108A。再者，記憶體裝置1106A包含置於金屬層M3與M4之間的選擇組件。舉例來說，選擇組 件可與金屬層M4之子集電接觸，其亦與記憶體裝置1106A之記憶體組件電接觸。選擇組件可包含多層之堆疊，該堆疊具有與金屬層M4接觸之第一選擇電極1114A、揮發性切換層1116A、及與傳導層M3之子集接觸之第二選擇電極1118A。
第二例示性架構是藉由底端方塊圖來繪示。類似於第一例示性架構，提供在諸如氧化物1104B之絕緣體材料內具有金屬層M3、M4及M5之基材1102B。再者，提供在金屬層M3之子集與金屬層M4之間具有記憶體組件之記憶體裝置1106B。記憶體組件可包含具有附表面不連續部位之至少一個接觸表面的第一電極1112B、非揮發性切換層1110B、及與金屬層M4之子集接觸的第二電極1108B。再者，提供與金屬層M4之子集、及金屬層M5之子集接觸的選擇組件。選擇組件可包含第一選擇電極1118B、揮發性切換層1116B、及與金屬層M5之子集接觸的第二選擇電極1114B。
第12圖根據再其它揭示之具體實施例，繪示另外的例示性記憶體架構1200之方塊圖。頂端方塊圖根據記憶體架構1200，繪示第一記憶體裝置1206A。在氧化物1204A內提供具有至少兩個金屬層之基材1202A，在所示具體實施例中，該等金屬層包括層件M3、M4及M5。第一記憶體裝置1206A係置於金屬層M4與M5之間，但在其它具體實施例中可許可其它配置。記憶體裝置1206A包含記憶體組件，該記憶體組件包括與金屬層M4之子集接 觸的底端電極1218A(具有至少一個附表面不連續部位之接觸表面)、非揮發性切換層1216A、及位處選擇組件下方之頂端電極1214A。選擇組件包含第一選擇電極1212A、揮發性切換層1210A、及與金屬層M5之子集接觸的第二選擇電極1208A。
底端方塊圖根據記憶體架構1200，繪示第二記憶體裝置1206B。基材1202B在基材1202B上之氧化物1204B內包含至少兩個的金屬層，M3、M4、M5。第二記憶體裝置1206B包含位在記憶體組件下方之選擇組件，相較於第一記憶體裝置1206A具有不同取向。選擇組件可包含與金屬層M4之子集接觸的第一選擇電極1212B、揮發性切換層1210B、及第二選擇電極1208B。記憶體組件可包含與第二選擇電極1208B接觸之底端電極1218B，該底端電極具有至少一個包含表面不連續部位之接觸表面。另外，記憶體組件可包含非揮發性切換層1216B、及與金屬層M5之子集接觸的頂端電極1214B。雖然第二記憶體裝置1206B在第12圖中係置於金屬層M4與M5之間，但根據替代具體實施例，置於其它對金屬層之間仍在本揭露之範疇內。
前述簡圖已關於記憶體單元之數個組件(例如：數層)、其金屬層、或由此記憶體單元/金屬層所構成之記憶體架構之間的交互作用作說明。應領會的是，在本揭露之一些合適的替代態樣中，此類簡圖可包括那些於其中指定之組件與層件、所指定組件/層件中的一些、或另外 的組件/層件。子組件亦可實施為電連接至其它子組件，而不是包括於上層組件/層件內。舉例而言，(多)中間層可相鄰於所揭示層件之一或多者設置。舉一項實施例來說，可在一或多個所揭示層件之間安置緩和或控制非期望氧化作用之合適的阻障層。在又其它具體實施例中，揭示之記憶體堆疊或膜層集合可具有比所繪示更少之層件。舉例來說，切換層可直接電接觸金屬導線，而不是在其之間具有電極層。另外，注意到的是，可將一或多個所揭示程序組合成提供聚合功能的單一程序。所揭示架構之組件亦可與未在本文中具體說明，但所屬技術領域中具有通常知識者已知的一或多個其它組件交互作用。
鑑於上文所述之例示圖，參考第13至14圖之流程圖，將會更加領會可根據所揭示專利標的實施的程序方法。儘管是為了簡單闡釋之目的而以一連串程序塊展示並說明第13至14圖之方法，仍要了解並領會到的是，本案之專利標的不受限於程序塊之順序，因為有一些程序塊可按照不同順序出現、或與其它在本文中所繪示並說明的程序塊並行出現。此外，所有繪示的程序塊不是全都一定都要用到才能實施本文中所述的方法。另外，應進一步領會的是，本說明書全文所揭示之方法中有一些或全部能夠在製品上儲存，以促使輸送並轉移此類方法至電子裝置。製品一詞於使用時，用意在於含括可由任何電腦可讀裝置、搭配載體之裝置、或儲存媒體存取的電腦程式。
第13圖根據本揭露之另外的具體實施例， 繪示製造二端點記憶體裝置之電極用之例示性方法1300的流程圖。於1302，方法1300可包含：在記憶體裝置之基材上形成傳導層(例如：金屬層、經摻雜半導體層等)。於1304，方法1300可包含：在該金屬層上方形成氧化物層。於1306，方法1300可包含：在該氧化物層中形成貫孔。於1308，方法1300可包含：在該貫孔所形成之該氧化物層之輪廓面的子集上方提供傳導膜。另外，於1310，方法1300可包含：在該傳導膜之子集上方形成非揮發性記憶體裝置。在至少一項具體實施例中，該傳導膜之該子集可當作用於非揮發性記憶體裝置之電極。在至少一項具體實施例中，於1312，方法1300可更包含：形成與該非揮發性記憶體裝置電串聯之選擇器裝置。
在至少一項具體實施例中，該貫孔可在該氧化物層中具有截面，該截面具有選自於由下列所組成群組之形狀：圓形、圓形之近似者、橢圓形、橢圓形之近似者、多邊形、及多邊形之近似者。在替代或另外的具體實施例中，該群組可更包含非幾何截面形狀。
根據其它具體實施例，方法1300可更包含：將該傳導膜研磨成與該氧化物層之頂端表面齊平或近似齊平。在又其它具體實施例中，形成該選擇器裝置可包含：形成與該非揮發性記憶體裝置電串聯之揮發性選擇器裝置。
根據進一步具體實施例，方法1300可包含：形成與該傳導膜之該子集直接接觸的該揮發性選擇器 裝置，該傳導膜之該子集係當作用於該非揮發性記憶體裝置之該電極。在另一具體實施例中，方法1300可包含：形成與該非揮發性記憶體裝置之第二電極直接接觸的該揮發性選擇器裝置。在又另一具體實施例中，方法1300可包含：在該記憶體裝置之該基材上方形成第二傳導層(例如：第二金屬層、第二經摻雜半導體層等)。在至少一項替代或另外的具體實施例中，形成與該非揮發性記憶體裝置串聯之該揮發性選擇器裝置包含：在該第二傳導層與該非揮發性記憶體裝置相離之對立側上形成該揮發性選擇器裝置。
第14圖根據本揭露之進一步具體實施例，繪示一用於製作二端點記憶體之例示性方法1400的流程圖。於1402，方法1400可包含：在記憶體裝置之基材上方形成氧化物層。於1404，方法1400可包含：圖型化並且蝕刻該氧化物層以形成柱體裝置。於1406，方法1400可包含：在該柱體裝置之曝露表面的子集上方提供傳導材料。再者，於1408，方法1400可包含：提供位在該柱體裝置上方並且與該傳導材料直接接觸或間接接觸的非揮發性切換材料。於1410，方法1400可包含：在該切換材料上方形成第二傳導材料。在一具體實施例中，方法1400可於1412包含：自該柱體裝置之頂端表面移除該傳導材料之子集，以形成與該頂端表面實質齊平並且位在該柱體裝置之該頂端表面之周界之子集週圍的傳導材料。在替代或另外的具體實施例中，位在該柱體裝置之該曝露表面之該子集上方之該傳導材料、該非揮發性切換材料、及該第二 傳導材料的組合形成非揮發性記憶體裝置。在進一步具體實施例中，於1414，方法1400可包含：形成與該非揮發性記憶體裝置電串聯之揮發性選擇裝置。
在本揭露之各項具體實施例中，所揭示之記憶體或記憶體架構可體現為具有CPU或微電腦之單機型或整合型嵌入式記憶體裝置。舉例來說，一些具體實施例可實施為電腦記憶體之部分(例如：隨機存取記憶體、快取記憶體、唯讀記憶體、儲存記憶體、或類似者)。舉例來說，其它具體實施例可實施為可攜式記憶體裝置。合適的可攜式記憶體裝置之實施例可包括可卸除記憶體，例如：保全數位(SD)卡、通用序列匯流排(USB)記憶條、小型快閃記憶(CF)卡、或類似者、或前述合適的組合。(請參閱例如：下文參照第15及16圖所述。)
NAND FLASH係用於小型FLASH裝置、USB裝置、SD卡、固態硬碟(SSD)、及儲存級記憶體、以及其它形狀因子。雖然過去十年來，NAND在幫助比例縮小至更小裝置及更高晶片密度方面已證實是成功的技術，但隨著技術比例縮小已越過25奈米(nm)記憶體單元技術，數種結構化、效能及可靠性問題已明顯浮現出來。這些或類似考量的子集係由本文揭示之態樣來解決。
為了替所揭示之專利標的之各項態樣提供背景，第15圖及以下說明用意在於以簡短、一般性的方式說明合適的環境，可在該環境中實施或處理所揭示專利標的之各項態樣。儘管以上已在固態記憶體與半導體架構、 及用於製作及操作此類記憶體或架構之程序方法的一般性內容中說明本案之專利標的，所屬技術領域中具有通常知識者仍將認識的是，本揭露亦可結合其它架構或程序方法來實施。此外，所屬技術領域中具有通常知識者將領會的是，所揭示之程序可用處理系統或電腦處理器來實踐，無論是獨自使用或搭配主機電腦(例如：下文搭配第16圖所述之電腦1602)使用都可以，其可包括單處理器或多處理器電腦系統、迷你運算裝置、大型電腦、以及個人電腦，手持式運算裝置(例如：PDA、智慧型手機、手錶)、微處理器為主或可編程之消費性或工業用電子設備、及類似者。所示態樣亦可在分散式運算環境中實踐，其中任務是藉由透過通訊網路聯結的遠端處理裝置來進行。然而，本案新發明之某些(若非全部)態樣可在單機型電子裝置上實踐，例如：記憶卡、快閃記憶體模組、可卸除記憶體、或類似者。在分散式運算環境中，程式模組可置於本機及遠端記憶儲存模組或裝置中。
第15圖根據本揭露說明用於記憶體單元陣列1502之例示性操作與控制環境1500的方塊圖。在本揭露之至少一態樣中，記憶體單元陣列1502可包含各種記憶體單元技術。在至少一項具體實施例中，記憶體單元技術之記憶體單元可包含具有至少一個電極之二端點記憶體，該至少一個電極具有至少一個接觸表面，該至少一個接觸表面具有(多)表面不連續部位，係以小型之二維或三維架構配置，如本文中所述。在另一具體實施例中，記憶體單 元陣列1502可儲存經組態令裝置製作與選擇器裝置電串聯之二端點記憶體單元的操作。
可形成相鄰於記憶體單元陣列1502的行控制器1506。此外，行控制器1506可與記憶體單元陣列1502之位元線電氣耦合。行控制器1506可控制各別位元線，對選定位元線施加合適的編程、抹除或讀電壓。
另外，操作與控制環境1500可包含列控制器1504。可形成相鄰於行控制器1506、並與記憶體單元陣列1502之字元線電連接的列控制器1504。列控制器1504可選擇具有合適的選擇電壓之記憶體單元的特定列。此外，列控制器1504可藉由在選定字元線施加合適的電壓而促使編程、抹除或讀取操作。
一(多)個時脈源1508可提供用以有助於列控制器1504及行控制器1506讀取、寫入、及編程操作時序的各別時脈。一(多)個時脈源1508可回應操作與控制環境1500所接收之外部或內部命令，進一步有助於選擇字元線或位元線之選擇。輸入輸出緩衝器1512可藉由I/O緩衝器或其它I/O通訊介面連接至外部主機設備，例如：電腦或其它處理裝置(未圖示，但請參閱例如下文搭配第16圖所示之電腦1602)。輸入輸出緩衝器1512可經組態以接收寫入資料、接收抹除指令、輸出讀出資料、及接收位址資料與命令資料、以及用於各別指令之位址資料。可藉由位址暫存器1510傳輸位址資料至列控制器1504及行控制器1506。另外，輸入資料係經由信號輸入線傳送至記憶體單 元陣列1502，並且輸出資料係經由信號輸出線自記憶體單元陣列1502接收。可自主機設備接收輸入資料，並且可經由I/O緩衝器遞送輸出資料至主機設備。
可對命令介面1514提供接收自主機設備的命令。命令介面1514可經組態以自主機設備接收外部控制信號，並且判定對輸入輸出緩衝器1512之資料輸入是否為寫入資料、命令、或位址。可傳輸輸入命令至狀態機1516。
狀態機1516可經組態以管理記憶體單元陣列1502之編程及再編程。狀態機1516經由輸入輸出緩衝器1512及命令介面1514自主機設備接收命令，並且管理讀取、寫入、抹除、資料輸入、資料輸出、以及與記憶體單元陣列1502相關的類似功能。在某些態樣中，狀態機1516可發送及接收與各種命令接收或執行成功與否有關的應答及否定應答。
狀態機1516可控制一(多)個時脈源1508以實施讀取、寫入、抹除、輸入、輸出等功能。可控制一(多)個時脈源1508產生配置成用來促使列控制器1504及行控制器1506實施特定功能之輸出脈衝。可傳輸輸出脈衝至例如行控制器1506選定之位元線，舉例來說，或列控制器1504選定之字元線。
請參照第16圖，下文所述系統及程序可在硬體內體現，例如：單一積體電路(IC)晶片、多個IC、特定應用積體電路(ASIC)、或類似者。再者，程序塊中某些或全部在各程序中出現的順序不應該視為限制。反而應了 解的是，程序塊中有某些可按照各種順序執行，本文中無法明確說明所有順序。
請參閱第16圖，用於實施本案專利標的各項態樣的合適操作環境1600包括電腦1602。電腦1602包括處理單元1604、系統記憶體1606、編解碼器1635、以及系統匯流排1608。系統匯流排1608耦合包括但不侷限於系統記憶體1606之系統組件至處理單位1604。處理單位1604可為各種可用處理器之任一者。雙微處理器及其它多處理器架構亦可作為處理單位1604運用。
系統匯流排1608可為數種匯流排結構之任一者，包括記憶體匯流排或記憶體控制器、週邊匯流排或外部匯流排、及/或使用下列任意各種可用匯流排架構之區域匯流排：包括但不侷限於工業標準架構(ISA)、微通道架構(MSA)、擴充型工業標準架構(EISA)、智慧電子驅動器(IDE)、VESA區域匯流排(VLB)、週邊組件互連(PCI)、卡片匯流排、通用序列匯流排(USB)、加速圖形埠(AGP)、個人電腦記憶卡國際協會匯流排(PCMCIA)、火線(IEEE 1394)、以及小型電腦系統介面(SCSI)。
在各項具體實施例中，系統記憶體1606包括揮發性記憶體1610及非揮發性記憶體1612，其可運用所揭示記憶體架構之一或多者。非揮發性記憶體1612中儲存含有在例如起動期間於電腦1602內元件之間用以傳輸資訊之基本常程式的基本輸入輸出系統(BIOS)。另外，根據本案新發明，編解碼器1635可包括編碼器或解碼器之至 少一者，其中編碼器或解碼器之該至少一者可由硬體、軟體、或硬體與軟體之組合所組成。雖然編解碼器1635是繪示成單獨組件，非揮發性記憶體1612內仍可含有編解碼器1635。舉例來說且非限制，非揮發性記憶體1612可包括唯讀記憶體(ROM)、可編程ROM(PROM)、電氣可編程ROM(EPROM)、電氣可抹可編程ROM(EEPROM)、或快閃記憶體。在至少一些揭示之具體實施例中，非揮發性記憶體1612可運用所揭示記憶體架構之一或多者。此外，非揮發性記憶體1612可為電腦記憶體(例如：與電腦1602或其主機板實體整合)、或可卸除記憶體。可用於實施所揭示具體實施例之合適的可卸除記憶體實施例可包括保全數位(SD)卡、小型快閃記憶(CF)卡、通用序列匯流排(USB)記憶條、或類似者。揮發性記憶體1610包括作用為外部快取記憶體之隨機存取記憶體(RAM)，並且亦可運用各項具體實施例中一或多個揭示之記憶體架構。舉例來說而非限制，RAM可呈許多種形式，例如：靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)、同步DRAM(SDRAM)、雙倍資料速率SDRAM(DDR SDRAM)、以及增強型SDRAM(ESDRAM)等等。
電腦1602亦可包括可卸除/非可卸除、揮發性/非揮發性電腦儲存媒體。舉例而言，第16圖說明碟片儲存器1614。碟片儲存器1614包括但不限於下列的裝置，例如：磁碟機、固態硬碟(SSD)軟式磁碟機、磁帶機、Jaz磁碟驅動機、壓縮磁碟、LS-100驅動機、快閃記憶卡、或 記憶條。另外，碟片儲存器1614可包括單獨或與其它儲存媒體組合的儲存媒體，包括不受限於光碟機，例如：光碟ROM裝置(CD-ROM)、CD可記錄驅動機(CD-R Drive)、CD可寫入驅動機(CD-RW Drive)或數位通用碟ROM驅動機(DVD-ROM)。為了有助於碟片儲存器1614連接至系統匯流排1608，典型為使用諸如介面1616等可卸除或非可卸除介面。領會到的是，碟片儲存器1614可儲存與使用者有關的資訊。可能將此類資訊儲存於或提供至伺服器、或提供至使用者裝置上執行的應用程式。在一項具體實施例中，可通知使用者(例如藉由一(多)個輸出裝置1636)儲存至碟片儲存器1614及/或傳送至伺服器或應用程式之資訊的類型。可提供使用者選擇加入或選擇退出具有收集及/或與伺服器或應用程式(例如，藉由從一(多)個輸入裝置1628輸入)共用之資訊的機會。
要領會的是，第16圖描述在使用者與合適的操作環境1600中所述之基本電腦資源間作用為中介體之軟體。此類軟體包括作業系統1618。可在碟片儲存器1614上儲存作業系統1618，作用是控制及分配電腦1602的資源。應用程式1620透過諸如系統記憶體1606中或碟片儲存器1614上任一者儲存之開機/關機異動表等程式模組1624及程式資料1626，藉由作業系統1618利用資源之管理。要領會的是，可利用各種作業系統或作業系統之組合來實施主張之專利標的。
使用者透過一(多)個輸入裝置1628將命令 或資訊輸入電腦1602。輸入裝置1628包括但不限於諸如滑鼠、軌跡球、尖筆、觸控板、鍵盤、麥克風、搖桿、遊戲板、衛星接收碟、掃描器、電視調諧卡、數位攝影機、數位視訊攝影機、網路攝影機、及類似者等指向裝置。這些及其它輸入裝置經由一(多)個介面埠1630，透過系統匯流排1608連接至處理單元1604。舉例而言，一(多)個介面埠1630包括序列埠、平行埠、遊戲埠、以及通用序列匯流排(USB)。一(多)個輸出裝置1636將相同類型之連接埠的一些作為一(多)個輸入裝置1628使用。因此，舉例而言，USB埠可用於提供輸入至電腦1602，並且從電腦1602輸出資訊至輸出裝置1636。提供用以說明諸如監視器、揚聲器、以及印表機等輸出裝置中需要特殊配接器之一些輸出裝置的輸出配接器1634。舉例來說而非限制，輸出配接器1634包括在輸出裝置1636與系統匯流排1608間提供連接手段之視訊及音效卡。應注意的是，其它裝置及/或裝置之系統同時提供諸如一(多)個遠端電腦1638之輸入及輸出功能。
電腦1602可邏輯連線至諸如一(多)個遠端電腦1638之一或多個遠端電腦而在網路連線環境中操作。一(多)個遠端電腦1638可以是個人電腦、伺服器、路由器、網路PC、工作站、微處理器為主之電器、同級裝置、智慧型手機、平板、或其它網路節點，並且典型為包括相對於電腦1602所述元件之許多者。為了簡潔起見，僅說明記憶體儲存裝置1640與一(多)個遠端電腦1638。一(多)個 遠端電腦1638係透過網路介面1642、並接著經由一(多)條通訊連線1644邏輯連線至電腦1602。網路介面1642含括有線及/或無線通訊網路，例如：區域網路(LAN)與廣域網路(WAN)及蜂巢式網路。LAN技術包括光纖分散式資料介面(FDDI)、銅線分散資料介面(CDDI)、乙太網路、符記環及類似者。WAN技術包括但不限於點對點鏈接、諸如整合服務數位網路(ISDN)及其變例之電路交換網路、分封交換網路、以及數位用戶線(DSL)。
一(多)條通訊連線1644係指用於連接網路介面1642至系統匯流排1608之硬體/軟體。所示通訊連線1644雖是為了清楚說明而位於電腦1602內部，其仍可在電腦1602外部。僅就例示性目的而言，連線至網路介面1642必要的硬體/軟體包括內部及外部技術，例如：包括正規電話級數據機之數據機、纜線數據機與DSL數據機、ISDN配接器、以及有線與無線乙太網路卡、集線器、以及路由器。
本揭露之所示態樣亦可在分散式運算環境中實踐，其中特定任務是藉由透過通訊網路聯結的遠端處理裝置來進行。在分散式運算環境中，程式模組或儲存之資訊、指令、或類似者可置於本機及遠端記憶體儲存裝置中。
此外，要領會的是，本文中所述的各個組件可包括一(多)個電路，其可包括具合適的值以便實施一(多)項本揭露之具體實施例的組件及電路元件。再者，可 領會的是，各個組件中有許多可在一或多個IC晶片上實施。舉例而言，在一項具體實施例中，可在單一IC晶片中實施一組組件。在其它具體實施例中，在單獨的IC晶片上製作或實施各別組件之一或多者。
如本文中所使用，用語「組件」、「系統」、「架構」及類似者意味著電腦或電子相關實體，可為硬體、硬體與軟體之組合、軟體(例如：執行時)、或軔體。舉例而言，組件可為一或多個電晶體、記憶體單元、電晶體或記憶體單元之配置、閘陣列、可編程閘陣列、特定應用積體電路、控制器、處理器、在處理器上執行之程序、物件、可執行檔、存取半導體記憶體或與半導體記憶體介接之程式或應用程式、電腦、或類似者、或其合適的組合。組件可包括可抹除程式化(例如：至少部分儲存於可抹除記憶體中之程序指令)或硬程式化(例如：製造時燒入非可抹除記憶體之程序指令)。
舉例來說，取自記憶體執行之程序及處理器都可以是組件。舉另一實施例來說，架構可包括下列之配置：電子硬體(例如：並聯或串聯電晶體)、處理指令及處理器，該處理器以適用於電子硬體配置之方式實施處理指令。另外，架構可包括單一組件(例如：電晶體、閘陣列…)或組件之配置(例如：電晶體之串聯或並聯配置、與程式電路連接之閘陣列、電源線、電接地、輸入信號線及輸出信號線等等)。系統可包括一或多個組件以及一或多個架構。一項實施例可包括切換組塊架構，包含交叉之輸入/輸出線 與通道閘電晶體，以及一(多)個電源、一(多)個信號產生器、一(多)條通訊匯流排、控制器、I/O介面、位址暫存器等等。要領會的是，定義中有某些重疊是在預期中，而且架構或系統可為單機型組件、或另一架構、系統等之組件。
除了前述以外，揭示之專利標的還可實施為方法、設備、或使用典型製造、編程或工程技術之製品，用以生成硬體、軔體、軟體、或任何其合適的組合以控制用以實施所揭示專利標的之電子裝置。本文中使用之用語「設備」及「製品」意味著含括電子裝置、半導體裝置、電腦、可取用自任何電腦可讀裝置、載體、或媒體之電腦程式。電腦可讀媒體可包括硬體媒體、或軟體媒體。另外，媒體可包括非暫存媒體、或傳送媒體。在一項實施例中，非暫存媒體可包括電腦可讀硬體媒體。電腦可讀硬體媒體的特定實施例可包括但不限於磁儲存裝置(例如：硬碟、軟碟、磁條…)、光碟(例如：光碟(CD)、數位通用碟(DVD)…)、智慧卡、以及快閃記憶體裝置(例如：卡、條、鍵驅動機…)。電腦可讀傳送媒體可包括載波、或類似者。當然，所屬領域技術人員將認得可對這種組態進行修改而不脫離所揭示專利標的之範疇或精神。
上述包括本技術革新之實施例。當然，不可能為了描述本技術革新而描述所有可想到的組件或方法組合，但所屬技術領域中具有通常知識者可認得的是，本技術革新的許多進一步組合及排列是可行的。揭示之專利標的從而意味著囊括落於本揭露之精神與範疇內的所有此 類改變、修改及變例。再者，就用語「包括」、「具有」及其變形係用於詳細描述或申請專利範圍的方面來說，此類用語意味著與用語「包含」類似的可兼性，而在當作申請專利範圍中的轉折詞使用時係詮釋為「包含」。
此外，字詞「例示性」在本文中係用來意指當作實施例、實例、或說明使用。本文中描述為「例示性」之任何態樣或設計都不必然要解讀為比其它態樣或設計較佳或有利。更確切地說，字詞例示性的使用目的在於以具體形式介紹概念。如本申請書中所使用，用語「或」意味著可兼性的「或」，而不是排他性的「或」。亦即，除非另有指明、或內容中有清楚表達，否則「X運用A或B」意味著自然可兼之排列之任一者。亦即，若X運用A；X運用B；或X同時運用A與B，則在前述實例任一者下都滿足「X運用A或B」。另外，冠詞「一」於本申請書及隨附申請專利範圍中使用時，除非另有指明或內容中有清楚表達針對的是單數形，基本上應該解讀為意指「一或多者」。
另外，已依據電子記憶體內資料位元上的演算法或程序操作來介紹詳細說明之某些部分。這些程序說明或表示法係為所屬技術領域中具有通常知識者為了有效傳達其努力成果之內容予同樣具有通常知識者所運用的機制。本文的程序基本上係設想為導致所欲結果之作用的自相容序列。該些作用需要物理量之物理操縱。即使非屬必要，這些量典型採取的形式仍是能夠儲存、移送、組合、 比較、及/或按另一種方式操縱之電性及/或磁性信號。
基於通用原則，已證實這些信號便於指稱為位元、值、元件、符號、字母、項目、數字、或類似者。然而，應牢記在心的是，所有這些及類似用語都與適當的物理量有關聯，並且僅為套用至這些量的方便標籤。除非另有具體敍述或前述論述顯而易見，否則領會到的是，在全部揭示之專利標的中，利用諸如處理、運算、複製、仿效、判定、或傳送、及類似者等用語係指稱為處理系統、及/或類似消費性或工業用電子裝置或機器之動作及程序，其將一(多)個電子裝置之電路、暫存器、或記憶體內表示為物理(電性或電子)量之資料或信號操縱或轉換成機器或電腦系統記憶體或暫存器或其它此類資訊儲存器、傳輸及/或顯示裝置內以類似方式表示為物理量之其它資料或信號。
關於上述組件、架構、電路、程序及類似者所執行的各種功能，用於描述此類組件之用語(包括對「手段」之參考)除非另有所指，否則意味著對應於執行所述組件(例如：功能均等者)指定功能之任何組件，即便在結構上與執行具體實施例之例示性態樣所示之本文中之功能之所揭示結構不均等亦然。另外，儘管可能已就許多實作中僅其中一者揭示特定特徵，此特徵仍可與其它實作之一或多個其它特徵組合，正如任何給定或特定應用可能所欲及有利者。亦將認知的是，具體實施例包括具有電腦可執行指令以供執行各項程序之作用及/或事件之用的系統 以及電腦可讀媒體。
1300‧‧‧方法
1302‧‧‧步驟
1304‧‧‧步驟
1306‧‧‧步驟
1308‧‧‧步驟
1310‧‧‧步驟
1312‧‧‧步驟

Claims (26)

  1. 一種二端點記憶體裝置，其包含：第一電極，與上覆基材的後段製程金屬層電性連接；非揮發性切換層，相鄰於該第一電極，該非揮發性切換層係經組態而具有與第一狀態相關之第一物理特性、及與第二狀態相關之第二物理特性，該第二物理特性在可測性方面與該第一物理特性不同；第二電極，包含與該非揮發性切換層之切換層表面之子集至少部分實體接觸的電極表面，其中，該電極表面包含位在該電極表面之周界內的不連續區，該電極表面與該切換層表面實體分開，其中，該第一電極、該非揮發性切換層及該第二電極形成該二端點記憶體裝置的非揮發性記憶體單元；揮發性電阻性切換選擇器裝置，與該非揮發性記憶體單元電串聯；以及第二後段製程金屬層，與該揮發性電阻性切換選擇器裝置電性連接。
  2. 如申請專利範圍第1項所述之二端點記憶體裝置，其中，該電極表面包含至少部分繞著位在該電極表面之該周界內之一點轉動或近似轉動的形狀。
  3. 如申請專利範圍第1項所述之二端點記憶體裝置，其中，該電極表面包含位在該電極表面之該周界內之兩種形狀所約束的區域，並且進一步其中該不連續區為 該周界內的第二區，該第二區包含該兩種形狀之一者或更少者。
  4. 如申請專利範圍第1項所述之二端點記憶體裝置，其中，該電極表面係該周界內由複數種形狀所約束之區域，該複數種形狀係選自於由下列所組成的群組：圓形或近似圓形、橢圓形或近似橢圓形、多邊形或近似多邊形。
  5. 如申請專利範圍第4項所述之二端點記憶體裝置，其中，該電極表面係環形物近似環形物。
  6. 如申請專利範圍第1項所述之二端點記憶體裝置，其中，該後段製程金屬層由下列所構成：W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、金屬氮化物、TiN、WN、TaN、或前述之組合。
  7. 如申請專利範圍第6項所述之二端點記憶體裝置，其更包含置於該第一電極與該後段製程金屬層之間的接觸層，該接觸層由下列所形成：金屬氧化物、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、WOx、金屬氮化物、TiN、WN、TaN、或前述之組合。
  8. 如申請專利範圍第1項所述之二端點記憶體裝置，其中，該第二電極或該第一電極由下列所構成：W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、金屬氮化物、TiN、WN、TaN、或前述之組合。
  9. 如申請專利範圍第1項所述之二端點記憶體裝置，其中，該切換層由下列所構成：非晶Si(a-Si)、TiOx、 AlOx、HfOx、SiOx、TaOx、CuOx、NbOx、WOx、或固體電解質、或前述之組合。
  10. 如申請專利範圍第1項所述之二端點記憶體裝置，其中，該電極表面包含與該切換層表面實體接觸之連續區域，該切換層表面具有介於約1奈米(nm)與約50nm之間的厚度。
  11. 如申請專利範圍第1項所述之二端點記憶體裝置，其中，位在該電極表面之周界內之該不連續區係以電絕緣體填充。
  12. 如申請專利範圍第1項所述之二端點記憶體裝置，其中至少下列之一者：該第一電極具有介於約5nm與約1000nm之範圍內的高度；或該切換層具有介於約1nm與約50nm之範圍內的切換層厚度。
  13. 一種製作記憶體裝置的方法，其包含：提供包括基材內形成有控制邏輯裝置的該基材；形成上覆該記憶體裝置的該基材及該控制邏輯裝置的後段製程金屬層；在該金屬層上方形成氧化物層；在該氧化物層中形成暴露該後段製程金屬層的頂端表面的貫孔；在由該貫孔所形成之該氧化物層之輪廓面的子集上方提供傳導膜並與該後段製程金屬層電性連接； 在該傳導膜之子集上方形成非揮發性記憶體裝置，該傳導膜之該子集係當作用於該非揮發性記憶體裝置之電極；形成與該非揮發性記憶體裝置電串聯之揮發性電阻性切換選擇器裝置；以及形成上覆該非揮發性記憶體裝置的第二電極及上覆該揮發性電阻性切換選擇器裝置的第二後段製程金屬層，其中，該後段製程金屬層或該第二後段製程金屬層電性連接至形成在該基材內的該控制邏輯裝置。
  14. 如申請專利範圍第13項所述之方法，該貫孔在該氧化物層中形成截面，該截面具有選自於由下列所組成群組之形狀：圓形、圓形之近似者、橢圓形、橢圓形之近似者、多邊形、及多邊形之近似者。
  15. 如申請專利範圍第13項所述之方法，其更包含將該傳導膜研磨成與該氧化物層之頂端表面齊平或近似齊平。
  16. 如申請專利範圍第13項所述之方法，其中，形成與該非揮發性記憶體裝置電串聯之該揮發性電阻性切換選擇器裝置的步驟更包含：形成第一傳導膜，其可操作於提供第一傳導材料，以響應第一極性電壓而有助於用於該揮發性電阻性切換選擇器裝置的第一傳導絲極的形成；形成第二傳導膜，其可操作於提供第二傳導材料，以響應第二極性電壓而有助於用於該揮發性電阻 性切換選擇器裝置的第二傳導絲極的形成；以及在該第一傳導膜及該第二傳導膜之間形成電阻膜，其中，該電阻膜更可操作於響應該第一極性電壓而有助於在該電阻膜內的包含該第一傳導材料的該第一導電絲極的形成，以及響應該第二極性電壓而有助於在該電阻膜內的包含該第二傳導材料的該第二傳導絲極的形成。
  17. 如申請專利範圍第13項所述之方法，其中，形成該揮發性電阻性切換選擇器裝置更包含至少下列之一者：形成與該傳導膜之該子集直接接觸的該揮發性電阻性切換選擇器裝置，該傳導膜之該子集係當作用於該非揮發性記憶體裝置之該電極；形成與該非揮發性記憶體裝置之第二電極直接接觸的該揮發性電阻性切換選擇器裝置；或在該記憶體裝置之該基材上方形成第二金屬層，並且其中，形成與該非揮發性記憶體裝置串聯之該揮發性電阻性切換選擇器裝置包含在該第二金屬層與該非揮發性記憶體裝置相離之對立側上形成該揮發性電阻性切換選擇器裝置。
  18. 一種製作二端點記憶體之方法，其包含：在記憶體裝置之基材上方形成氧化物層；圖型化並且蝕刻該氧化物層以形成包含氧化物層材料的柱體裝置；在被該圖型化並且蝕刻該氧化物層所暴露的該柱 體裝置上方提供一層傳導材料；從該柱體裝置的頂端表面移除該層傳導材料並且形成與該柱體裝置的該頂端表面實質共面的該層傳導材料的頂端表面；提供位在該層傳導材料及該柱體裝置的該頂端表面上方並且與該傳導材料直接或間接接觸的非揮發性切換材料；在該切換材料上方形成第二傳導材料；以及形成與該非揮發性記憶體裝置電串聯的揮發性選擇裝置，其中，該揮發性選擇裝置為雙極性切換裝置，其中，超過正電壓閾值的正電壓令該揮發性選擇裝置啟動，以及超過負電壓閾值的負電壓令該揮發性選擇裝置啟動。
  19. 如申請專利範圍第18項所述之方法，其更包含為該非揮發性切換材料提供材料，該材料選自於由下列所組成之群組：含矽材料、氧化矽、矽亞氧化物SiOx，其中x具有介於0.1與2之間的數字、非化學劑量氧化物、以及金屬氧化物。
  20. 如申請專利範圍第18項所述之方法，其中，該層傳導材料、該非揮發性切換材料與該第二傳導材料的組合形成非揮發性記憶體裝置。
  21. 一種二端點記憶體裝置，其包含：第一電極；非揮發性切換層，相鄰該第一電極，該非揮發性 切換層係經組態而具有與第一狀態相關之第一物理特性、及與第二狀態相關之第二物理特性，該第二物理特性在可測性方面與該第一物理特性不同；第二電極，包含與該非揮發性切換層之切換層表面之子集至少部分實體接觸的電極表面，其中，該電極表面包含位在該電極表面之周界內的不連續區，該電極表面與該切換層表面實體分開，其中：該第一電極、該非揮發性切換層以及該第二電極形成該二端點記憶體裝置的非揮發性記憶體單元，並且下列至少一者中：該第二電極具有介於5奈米(nm)至1000nm之範圍內的高度；或者該切換層具有介於1nm至50nm之範圍內的切換層厚度。
  22. 如申請專利範圍第21項所述之二端點記憶體裝置，其中，下列至少一者中：該第一電極與後段製程金屬層電接觸，該後段製程金屬層由下列所構成：W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、金屬氮化物、TiN、WN、TaN、或前述之組合；該第二電極由下列所構成：W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、金屬氮化物、TiN、WN、TaN、或前述之組合；或者該二端點記憶體裝置更包含位於該第一電極及該 後段製程金屬層之間的接觸層，並且該接觸層由下列所形成：金屬氧化物、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、WOx、金屬氮化物、TiN、WN、TaN、或前述之組合。
  23. 一種製作記憶體裝置之方法，其包含：提供包含基材內形成有控制邏輯裝置的該基材；形成上覆該基材及該控制邏輯裝置的後段製程金屬層；在該後段製程金屬層上方形成氧化層；在該氧化層中形成暴露該後段製程金屬層的頂端表面的貫孔；在由該貫孔所形成之該氧化物層之輪廓面的子集上方提供傳導膜並與該後段製程金屬層電性連接；在該傳導膜之子集上方形成包含切換層及第二電極之非揮發性記憶體裝置，該傳導膜之該子集係當作用於該非揮發性記憶體裝置之第一電極；以及形成上覆該非揮發性記憶體裝置的該第二電極的第二後段製程金屬層，其中，下列至少一者中：該第一電極具有介於5奈米(nm)及1000nm之範圍內的高度；或者該切換層具有介於1nm及50nm之範圍內的切換層厚度。
  24. 如申請專利範圍第23項所述之方法，其中，下列至少一者中： 該後段製程金屬層由下列所構成：W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、金屬氮化物、TiN、WN、TaN、或前述之組合；該第二電極由下列所構成：W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、金屬氮化物、TiN、WN、TaN、或前述之組合；或者該二端點記憶體裝置更包含位於當作該第一電極的該傳導膜及該後段製程金屬層之間的接觸層，並且該接觸層由下列所形成：金屬氧化物、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、WOx、金屬氮化物、TiN、WN、TaN、或前述之組合。
  25. 一種製作二端點記憶體之方法，其包含：在記憶體裝置的基材上方形成氧化物層；圖型化並且蝕刻該氧化物層以形成包含氧化物層材料的柱體裝置；在被該圖形化並且蝕刻暴露的該柱體裝置之一或多個橫向表面上方提供一層傳導材料；從該柱體裝置的頂端表面移除該層傳導材料並且形成與該柱體裝置的該頂端表面實質共面的該層傳導材料的頂端表面；提供位在該層傳導材料及該柱體裝置的該頂端表面上方並且與該傳導材料直接或間接接觸的非揮發性切換材料；在該切換材料上方形成第二傳導材料，該層傳導 材料、該非揮發性切換材料及該第二傳導材料形成該二端點記憶體的非揮發性二端點記憶體單元；其中下列至少一者中：該層傳導材料當作用於該非揮發性記憶體裝置的第一電極並且具有介於5奈米(nm)及1000nm之範圍內的高度；或者該切換層具有介於1nm及50nm之範圍內的切換層厚度。
  26. 如申請專利範圍第25項所述之方法，其中，下列至少一者中：該層傳導材料由下列所構成：W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、金屬氮化物、TiN、WN、TaN、或前述之組合；該第二傳導材料由下列所構成：W、Ti、Cu、Al、Ag、Pt、Pd、Ta、Ni、Cr、金屬氮化物、TiN、WN、TaN、或前述之組合；或者該非揮發性二端點記憶體單元更包含位於當作該第一電極的該層傳導材料及該記憶體裝置的後段製程金屬層之間的接觸層，並且該接觸層由下列所形成：金屬氧化物、TiOx、AlOx、HfOx、SiOx、TaOx、CuOx、WOx、金屬氮化物、TiN、WN、TaN、或前述之組合。
TW104144428A 2014-12-31 2015-12-30 包含非連續接觸表面之二端點記憶體電極及其製造方法 TWI725006B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/587,644 US10134984B1 (en) 2014-12-31 2014-12-31 Two-terminal memory electrode comprising a non-continuous contact surface
US14/587,644 2014-12-31

Publications (2)

Publication Number Publication Date
TW201707249A TW201707249A (zh) 2017-02-16
TWI725006B true TWI725006B (zh) 2021-04-21

Family

ID=56296148

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104144428A TWI725006B (zh) 2014-12-31 2015-12-30 包含非連續接觸表面之二端點記憶體電極及其製造方法

Country Status (4)

Country Link
US (1) US10134984B1 (zh)
KR (1) KR102541292B1 (zh)
CN (1) CN105742486B (zh)
TW (1) TWI725006B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018044485A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Ferroelectric memory cells
KR102188490B1 (ko) 2016-08-31 2020-12-09 마이크론 테크놀로지, 인크. 강유전체 메모리를 포함하며 강유전체 메모리에 액세스하기 위한 장치 및 방법
CN109690680B (zh) 2016-08-31 2023-07-21 美光科技公司 包含二晶体管一电容器的存储器及用于存取所述存储器的设备与方法
WO2018044486A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for operating ferroelectric memory
WO2018057014A1 (en) * 2016-09-24 2018-03-29 Intel Corporation Asymmetric selectors for memory cells
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells
CN109920908B (zh) * 2017-12-13 2023-07-11 有研工程技术研究院有限公司 一种具有超薄转变功能层的阻变存储器及其制备方法
US10522590B2 (en) * 2018-03-14 2019-12-31 Avalanche Technology, Inc. Magnetic memory incorporating dual selectors
US11081343B2 (en) 2019-07-19 2021-08-03 International Business Machines Corporation Sub-stoichiometric metal-oxide thin films
CN111146339B (zh) * 2019-12-19 2023-01-31 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201041176A (en) * 2009-04-20 2010-11-16 Macronix Int Co Ltd Ring-shaped electrode and munufacturing method for same
US20130044532A1 (en) * 2011-08-15 2013-02-21 International Business Machines Corporation Low temperature beol compatible diode having high voltage margins for use in large arrays of electronic components
TW201448302A (zh) * 2013-03-13 2014-12-16 Microchip Tech Inc 具有溝槽形底部電極之電阻式記憶體單元

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US20030218896A1 (en) * 2002-05-22 2003-11-27 Pon Harry Q Combined memory
US20070232015A1 (en) * 2006-04-04 2007-10-04 Jun Liu Contact for memory cell
KR100873890B1 (ko) * 2006-11-17 2008-12-15 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법 및 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US7989251B2 (en) * 2007-05-14 2011-08-02 Micron Technology, Inc. Variable resistance memory device having reduced bottom contact area and method of forming the same
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
JP5406782B2 (ja) * 2009-09-25 2014-02-05 シャープ株式会社 不揮発性半導体記憶装置
US8536562B2 (en) * 2012-02-22 2013-09-17 Micron Technology, Inc. Methods of forming memory structures and methods of forming memory arrays
CN104051620A (zh) * 2013-03-14 2014-09-17 科洛斯巴股份有限公司 双端存储器的通态电流的控制

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201041176A (en) * 2009-04-20 2010-11-16 Macronix Int Co Ltd Ring-shaped electrode and munufacturing method for same
US20130044532A1 (en) * 2011-08-15 2013-02-21 International Business Machines Corporation Low temperature beol compatible diode having high voltage margins for use in large arrays of electronic components
TW201448302A (zh) * 2013-03-13 2014-12-16 Microchip Tech Inc 具有溝槽形底部電極之電阻式記憶體單元

Also Published As

Publication number Publication date
TW201707249A (zh) 2017-02-16
KR102541292B1 (ko) 2023-06-09
KR20160082488A (ko) 2016-07-08
CN105742486B (zh) 2021-05-25
CN105742486A (zh) 2016-07-06
US10134984B1 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
TWI725006B (zh) 包含非連續接觸表面之二端點記憶體電極及其製造方法
US9768234B2 (en) Resistive memory architecture and devices
US10964388B2 (en) Selector device for two-terminal memory
US10608180B2 (en) Resistive memory cell with intrinsic current control
CN104835910B (zh) 可缩放的基于硅的电阻式存储器装置
US9343668B2 (en) Low temperature in-situ doped silicon-based conductor material for memory cell
US20150243886A1 (en) Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
CN112309466B (zh) 具有选择和控制晶体管的电阻式随机访问存储器和架构
US9583701B1 (en) Methods for fabricating resistive memory device switching material using ion implantation
US10847579B1 (en) Method for fabricating an array of 4F2 resistive non-volatile memory in a NAND architecture
JP2017143245A (ja) ２−ターミナルメモリーのためのインタフェース層形成の調節
US9355717B1 (en) Memory array with embedded source line driver and improved voltage regularity
KR102578854B1 (ko) 저항성 메모리 소자 및 이의 제조 방법
US10115819B2 (en) Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US11387409B1 (en) Formation of structurally robust nanoscale Ag-based conductive structure
US10211397B1 (en) Threshold voltage tuning for a volatile selection device
US9437815B1 (en) Resistive switching memory device architecture for reduced cell damage during processing
US9373410B1 (en) MLC OTP operation in A-Si RRAM
US9502102B1 (en) MLC OTP operation with diode behavior in ZnO RRAM devices for 3D memory
CN104835911B (zh) 使用集成电路铸造相容工艺的单片集成电阻式存储器
TWI670842B (zh) 使用積體電路鑄造相容製程之單石積體電阻式記憶體
US9245622B1 (en) Pre-conditioning two-terminal memory for increased endurance
KR20160110012A (ko) 저항성 메모리 아키텍처 및 디바이스들