CN105742225A - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN105742225A CN105742225A CN201510788330.6A CN201510788330A CN105742225A CN 105742225 A CN105742225 A CN 105742225A CN 201510788330 A CN201510788330 A CN 201510788330A CN 105742225 A CN105742225 A CN 105742225A
- Authority
- CN
- China
- Prior art keywords
- groove
- active area
- bossing
- electrolyte
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 239000003792 electrolyte Substances 0.000 claims description 87
- 230000009969 flowable effect Effects 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 8
- 238000007711 solidification Methods 0.000 claims description 7
- 230000008023 solidification Effects 0.000 claims description 7
- 239000000945 filler Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 28
- 230000004888 barrier function Effects 0.000 description 20
- 230000008569 process Effects 0.000 description 18
- 230000008859 change Effects 0.000 description 13
- 230000008602 contraction Effects 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- -1 siloxanes Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
Abstract
一种半导体结构包括半导体衬底、第一有源区、第二有源区、第一沟槽、至少一个凸起部分以及第一电介质。第一有源区位于半导体衬底中。第二有源区位于半导体衬底中。第一沟槽位于半导体衬底中并将第一有源区和第二有源区彼此分离。凸起部分从半导体衬底凸出并且设置在第一沟槽中。第一电介质位于第一沟槽中并且覆盖凸起部分。本发明还提供了用于形成半导体结构的方法。
Description
相关申请的交叉引用
本申请要求于2014年12月30日提交的美国临时专利申请第62/098,101号的优先权，其全部内容通过引用结合于此作为参考。
技术领域
本发明涉及半导体领域，更具体地，涉及半导体结构及其制造方法。
背景技术
浅沟槽隔离(STI)为集成电路部件，其防止相邻半导体器件之间的电流泄漏。STI通常在250纳米及更小节点的互补金属氧化物半导体(CMOS)工艺技术中使用。较早的CMOS技术以及非金属氧化物半导体(MOS)技术通常使用基于硅的局部氧化(LOCOS)的隔离。
发明内容
根据本发明的一个方面，提供了一种半导体结构，包括：半导体衬底；第一有源区，第一有源区位于半导体衬底中；第二有源区，第二有源区位于半导体衬底中；第一沟槽，第一沟槽位于半导体衬底中并将第一有源区和第二有源区彼此分离；至少一个凸起部分，至少一个凸起部分从半导体衬底凸出并且设置在第一沟槽中；以及第一电介质，第一电介质位于第一沟槽中并且覆盖凸起部分。
根据本发明的一个实施例，第一电介质由固化的可流动的介电材料制成。
根据本发明的一个实施例，第一有源区高于凸起部分。
根据本发明的一个实施例，第二有源区高于凸起部分。
根据本发明的一个实施例，凸起部分具有顶表面，第一电介质具有顶表面，并且凸起部分的顶表面低于第一电介质的顶表面。
根据本发明的一个实施例，进一步包括：第三有源区，第三有源区位于半导体衬底中；第二沟槽，第二沟槽位于半导体衬底中并将第一有源区和第三有源区彼此分离，其中第一有源区和第二有源区之间的第一距离大于第一有源区和第三有源区之间的第二距离；以及第二电介质，第二电介质位于第二沟槽中。
根据本发明的一个实施例，第一电介质和第二电介质由基本上相同的固化的可流动的介电材料制成。
根据本发明的一个实施例，凸起部分和半导体衬底由基本上相同的半导体材料制成。
根据本发明的一个实施例，多个凸起部分设置在第一沟槽中。
根据本发明的另一方面，提供了一种半导体结构，包括：半导体衬底，半导体衬底具有位于半导体衬底中的第一沟槽和第二沟槽，其中第一沟槽和第二沟槽限定位于第一沟槽和第二沟槽之间的有源区；第一电介质，第一电介质位于第一沟槽中；第二电介质，第二电介质位于第二沟槽中；以及至少一个凸起部分，至少一个凸起部分从半导体衬底凸出，并且凸起部分设置在第一沟槽中且掩埋在第一电介质下面。
根据本发明的一个实施例，第一电介质由固化的可流动的介电材料制成。
根据本发明的一个实施例，第一电介质和第二电介质由基本上相同的固化的可流动的介电材料制成。
根据本发明的一个实施例，第一沟槽比第二沟槽更宽。
根据本发明的一个实施例，有源区高于凸起部分。
根据本发明的一个实施例，凸起部分具有顶表面，第一电介质具有顶表面，并且凸起部分的顶表面低于第一电介质的顶表面。
根据本发明的一个实施例，凸起部分和半导体衬底由基本上相同的半导体材料制成。
根据本发明的一个实施例，多个凸起部分设置在第一沟槽中。
根据本发明的又一方面，提供了一种用于形成半导体结构的方法，该方法包括：在半导体衬底中形成第一沟槽和第二沟槽以限定第一沟槽和第二沟槽之间的凸起部分；降低凸起部分的高度，使得第一沟槽和第二沟槽相结合以形成浅沟槽隔离(STI)沟槽；以可流动的电介质填充STI沟槽；以及固化可流动的电介质。
根据本发明的一个实施例，进一步包括：退火固化的可流动的电介质以硬化固化的可流动的电介质。
根据本发明的一个实施例，进一步包括：移除STI沟槽外部的固化的可流动的电介质，其中在移除之后，凸起部分掩埋在固化的可流动的电介质的下面。
附图说明
当结合附图进行阅读时，通过以下详细描述可以更好地理解本发明的各个方面。应该注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了清楚讨论，各个部件的尺寸可以任意地增大或缩小。
图1至图8是根据本发明的一些实施例的处于各个阶段的浅沟槽隔离(STI)结构的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的许多不同实施例或实例。以下描述组件或布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在约束本发明。例如，在以下的描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件形成其他部件使得第一部件和第二部分不直接接触的实施例。而且，本发明在各个实例中可重复参考数字和/或字母。这些重复是为了简化和清楚的目的，并且其本身并不表示所讨论的多个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...下面”、“下部”、“在...上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除图中所示的定向之外，空间关系术语还包括使用或操作中器件的不同定向。装置可以以其他方式定向(旋转90度或在其他方位上)，以及本文使用的空间相对描述符可以同样地作相应的解释。
单数形式“一个”、“一种”和“所述”也旨在包括复数形式，除非在上下文中明确指出。应该进一步理解，术语“包括”和/或“由...构成”、或者“包含”和/或“包含为”、或者“具有”和/或“包含有”—当在这类说明书中使用时，指定规定的部件、区域、整体、步骤、操作、元件和/或组件的存在，但不排除额外的一个或多个其他部件、区域、整体、步骤、操作、元件、组件和/或他们的组的存在。
应该理解，当元件被称为在另一元件“上”时，该元件可以直接地位于另一元件上或者可能在它们之间存在中间元件。相反，当元件被称为“直接”在另一元件“上”时，不存在中间元件。如本文所使用的，术语“和/或”包括一个或多个所列的相关联项目的任何一个以及所有的组合。
除非另外限定，在本文所使用的所有术语(包括技术和科技术语)具有与本领域技术人员通常的理解相同的含义。应该进一步理解，诸如那些在通常使用的字典中限定的术语应当解释为在相关领域和本公开的上下文中具有一致的含义，并且不应理想地或过度形式意义地解释，除非在本文中明确指出。
图1至图8是根据本发明的一些实施例的处于各个阶段的浅沟槽隔离(STI)结构的截面图。
参照图1。硬掩模层110形成在衬底120上并具有位于其中的开口112以限定有源区和凸起部分，其在后续步骤中形成。衬底120可由半导体材料制成，例如金刚石、硅、锗、碳化硅、硅锗或它们的结合。衬底120可以例如为掺杂或未掺杂的块状硅或为绝缘体上硅(SOI)衬底的有源层。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
有源区将用于之后将形成的诸如n沟道金属氧化物半导体场效应晶体管(n沟道MOSFET)、p沟道MOSFET、平面MOSFET或鳍状场效应晶体管(finFET)的有源器件的组件。例如通过向衬底120中注入掺杂剂形成有源区。根据掺杂剂的选择，有源区可包括由设计确定的n阱或p阱。如果衬底120是由诸如金刚石、硅、锗、碳化硅、硅锗或它们的组合的IV族半导体材料制成的，则掺杂剂可以是来自III族的受体或来自V族元素的施体。例如，当衬底120是由具有四价电子的IV族半导体材料制成的时，具有三价电子的硼(B)、铝(Al)、铟(In)、镓(Ga)或它们的组合可以用作掺杂剂以在衬底120中形成p阱。另一方面，当衬底120是由具有四价电子的IV族半导体材料制成时，具有五价电子的磷(P)、砷(As)、锑(Sb)、铋(Bi)或它们的组合可以用作掺杂剂以在衬底120中形成n阱。
硬掩模层110可由能够阻挡水分子和氧的阻挡材料制成。在一些实施例中，硬掩模层110例如由氮化硅制成。硬掩模层110的厚度介于约400埃至约2000埃的范围内。例如，通过化学汽相沉积(CVD)、低压化学汽相沉积(LPCVD)、等离子体增强化学汽相沉积(PECVD)或其它沉积工艺形成硬掩模层110。
术语“大约”可被应用为修改任何定量表示，在不引起其所涉及的基础功能发生改变的情况下，定量表示可允许改变。例如，如果其阻挡能力没有本质上改变，本文公开的具有介于约400埃至约2000埃的范围内厚度的硬掩模层110可允许具有稍微小于400埃的厚度。
在形成硬掩模层110之前，在衬底120上形成阻挡层115。阻挡层115由可提高硬掩模层110与衬底120之间粘附性的材料制成。在一些实施例中，阻挡层115例如由氧化硅制成。阻挡层115的厚度介于约50埃至约200埃的范围内。阻挡层115由诸如热氧化或其它沉积工艺的热工艺形成。
虽然图1示出了阻挡层115被夹置在硬掩模层110和衬底120之间，但是阻挡层115可允许被省略。在一些实施例中，如果硬掩模层110和衬底120之间的粘附性在可接受的等级内，则硬掩模层110可在省略阻挡层115的情况下形成在衬底120上。
硬掩模层110和阻挡层115被图案化以在其中形成开口112从而暴露衬底120的一部分，其中沟槽在随后的步骤中形成。硬掩模层110和阻挡层115通过光刻和蚀刻工艺图案化。光刻和蚀刻工艺包括光刻胶应用、曝光、显影、蚀刻和光刻胶移除。例如通过旋转涂布将光刻胶应用在衬底120上。然后光刻胶被预烘焙以移除过量的光刻胶溶剂。在预烘焙之后，光刻胶被暴露至强光图案。暴露至光引起化学变化，其允许一些光刻胶在显影剂中可溶。曝光后烘焙(PEB)可在显影之前执行以帮助降低由入射光的破坏性和结构性的干涉图案引起的驻波现象。显影剂然后施加在光刻胶上以移除在显影剂中可溶的一些光刻胶。剩余的光刻胶然后被后烘焙以固化剩余的光刻胶。蚀刻未被剩余的光刻胶保护的硬掩模层110和阻挡层115的部分以形成开口112。硬掩模层110和阻挡层115的蚀刻可例如为反应性离子蚀刻(RIE)。在蚀刻硬掩模层110和阻挡层115之后，例如通过灰化或剥离从衬底120移除光刻胶。
反应性离子蚀刻(RIE)为干蚀刻的一种类型，其具有不同于湿蚀刻的特性。RIE使用化学反应等离子体以形成开口112。等离子体由电磁场在低压(真空)下产生。来自化学反应等离子体的高能量离子轰击硬掩模层110和阻挡层115并与它们反应。在一些实施例中，基于RIE的碳氟化合物或氢碳氟化合物可用于形成开口112。
在硬掩模层110和阻挡层115被图案化之后，可执行清洗工艺以移除衬底120的自然氧。在一些实施例中，衬底120的自然氧可通过氢氟酸移除。清洗工艺是可选的。在一些实施例中，如果衬底120的自然氧在可接受的等级内，则清洗工艺可被省略。
参照图2。沟槽122形成在衬底120中。沟槽122限定有源区124和凸起部分126。也就是说，沟槽122将有源区124和凸起部分126彼此分离。为了在衬底120中形成沟槽122，通过诸如反应性离子蚀刻(RIE)的蚀刻工艺将通过开口112的衬底120的暴露部分移除。
在一些实施例中，基于反应性离子蚀刻(RIE)的氯(Cl)或溴(Br)可用于形成沟槽122。至少一个沟槽122的深度介于约0.3μm至约0.5μm的范围内。至少一个沟槽122具有至少一个侧壁S、底表面B以及位于侧壁S和由底表面B延伸出的平面之间的锥形角度α。沟槽122的锥形角度α介于约78°至约88°的范围内。
参考图3。例如通过光刻和蚀刻工艺降低凸起部分126的高度。在凸起部分126的高度降低之后，限定凸起部分126的沟槽122被结合至第一沟槽122a中，并且凸起部分126设置在第一沟槽122a中。光刻和蚀刻工艺包括光刻胶应用、曝光、显影、蚀刻和光刻胶移除。例如通过旋转涂布将光刻胶应用在衬底120上。然后光刻胶被预烘焙以移除过量的光刻胶溶剂。在预烘焙之后，光刻胶被暴露至强光图案。暴露至光引起化学变化，其允许一些光刻胶在显影剂中可溶。曝光后烘焙(PEB)可在显影之前执行以帮助降低由入射光的破坏性和结构性的干涉图案引起的驻波现象。显影剂然后施加在光刻胶上以移除在显影剂中可溶的一些光刻胶。剩余的光刻胶然后被后烘焙以固化剩余的光刻胶。在显影之后，凸起部分126未被剩余的光刻胶保护，同时有源区124被剩余的光刻胶保护。蚀刻未被剩余的光刻胶保护的凸起部分126以降低凸起部分126的高度。在蚀刻凸起部分126之后，例如通过灰化或剥离从衬底120移除光刻胶。
参照图4。在沟槽122的侧壁S和底表面B上形成衬垫层130。在一些实施例中，衬垫层130例如由氧化硅制成。衬垫层130的厚度介于约100埃至约400埃的范围内。例如通过热氧化形成衬垫层130。在一些实施例中，用于形成衬垫层130的温度在从约800℃到约1200℃的范围内。
衬垫层130可修复在衬底120中由用于形成沟槽122的蚀刻工艺引起的结构损伤。此外，在形成衬垫层130期间可获得圆角。在热氧化期间，在衬垫层130形成时，在沟槽122周界处的衬底120的角落可被自动地圆化，这是因为在衬底120的角落处的氧化速度高于其他表面的氧化速度。通过圆角，可以将可能在后续步骤中形成的并可能导致带有低阈值电压的寄生晶体管的缺角(divot)消除或降低至可接受的等级。在一些实施例中，圆角的曲率半径在厚度介于约300埃至约600埃的范围内。
参考图5。可流动的电介质140过填充沟槽122以形成浅沟槽隔离(STI)结构。可流动的电介质140可包括可流动的氧化硅或氮化硅介电材料。通过使用诸如硅酸盐、硅氧烷、甲基倍半硅氧烷(MSQ)、氢倍半硅氧烷(HSQ)、MSQ/HSQ、全氢硅氮烷(TCPS)或全氢聚硅氮烷(PSZ)的旋涂电介质(SOD)形成可流动的电介质140。可替代地，通过使用诸如等离子体增强化学汽相沉积(PECVD)的沉积技术形成可流动的电介质140。用于在PECVD中形成可流动的电介质140的温度小于约100℃。用于在PECVD中形成可流动的电介质140的压力介于约100毫托至约10托的范围内。反应源使用包括Si3H9N和NH3的气态环境。在一些实施例中，Si3H9N的流速介于约100标准立方厘米每分钟(sccm)至约1000sccm的范围内，并且NH3的流速介于约100sccm至约2000sccm的范围内。
参考图6。在可流动的电介质140上执行固化工艺。在一些实施例中，在流速为约100标准立方厘米每分钟(sccm)至约5000sccm的范围内的O3中执行固化工艺。用于固化工艺的温度在约10℃至约500℃的范围内。用于固化工艺的压力在约1托至约760托的范围内。可以认为可流动的电介质140的固化能够使得Si-O键网络转移，以使可流动的电介质140硬化。
然后执行退火工艺。退火工艺可进一步硬化可流动的电介质140并改善可流动的电介质140的质量。在一些实施例中，在包含水蒸气的环境中执行退火工艺。水蒸气的流速在大约5标准立方厘米每分钟(sccm)至大约20sccm的范围内。用于退火工艺的温度在约1000℃至约1200℃的范围内。退火工艺可在约200℃处开始并且逐渐地将温度斜升到约1000℃至约1200℃的预定温度。
在可流动的电介质140的固化和/或退火期间，可流动的电介质140由于其的硬化而收缩。可流动的电介质140的收缩在有源区124和凸起部分126上施加拉伸力。施加在有源区124和凸起部分126上的拉伸力取决于可流动的电介质140的收缩量。也就是说，在可流动的电介质140的收缩量增加时，施加在有源区124和凸起部分126上的拉伸力增加。因此，在较大的沟槽122中的可流动的电介质140可在有源区124或凸起部分126上施加更大的拉伸力。
例如，图6的有源区124包括第一有源区124a、第二有源区124b和第三有源区124c。沟槽122包括第一沟槽122a和第二沟槽122b。可流动的电介质140包括第一电介质140a和第二电介质140b。第一沟槽122a将第一有源区124a和第二有源区124b彼此分离。第二沟槽122b将第一有源区124a和第三有源区124c彼此分离。第一电介质140a位于第一沟槽122a中。第二电介质140b位于第二沟槽122b中。第一沟槽122a比第二沟槽122b更宽。也就是说，第一有源区124a和第二有源区124b之间的第一距离D1比第一有源区124a和第三有源区124c之间的第二距离D2大。由于第一电介质140a和第二电介质140b由基本上相同的可流动的介电材料制成，因此由于第一电介质140a和第二电介质140b的收缩引起的拉伸力主要取决于第一沟槽122a和第二沟槽122b的尺寸。因此，如果凸起部分126从第一沟槽122a中移除，则第一电介质140a会在第一有源区124a上施加比由第二电介质140b在第一有源区124a上施加的拉伸力更大的拉伸力。施加在第一有源区124a上的不平衡的拉伸力可使得第一有源区124a弯曲，并因此损坏第一有源区124a或者在第一有源区124a中引入晶体缺陷。
如图6所示，凸起部分126在第一沟槽122a中形成以减小第一电介质140a的收缩。通过凸起部分126，由第一电介质140a和第二电介质140b施加在第一有源区124a上的拉伸力基本上平衡。因此，第一有源区124a的损坏或者由不平衡的拉伸力引入至第一有源区124a中的晶体缺陷可以被消除或者降低至可接受的等级。
在一些实施例中，由于第一电介质140a的收缩引起的拉伸力可施加在凸起部分126上以弯曲凸起部分126。在这些实施例中，凸起部分126可被认为是牺牲结构，其至少保护第一有源区124a不会由于第一电介质140a的收缩而弯曲。
在一些实施例中，凸起部分形成在沟槽中，该沟槽设置在衬底的隔离区中。衬底的隔离区中的沟槽比衬底的密集区的沟槽更宽。凸起部分形成在衬底的隔离区的沟槽中以降低电介质的收缩量，因此平衡施加在有源区上的拉伸力。例如，图6的第一沟槽122a是衬底120的隔离区，并且图6的第二沟槽122b是衬底120的密集区。第一沟槽122a比第二沟槽122b更宽。凸起部分126形成在第一沟槽122a中以降低第一电介质140a的收缩，因此平衡施加在第一有源区124a上的拉伸力。
在一个沟槽中凸起部分的数量取决于沟槽的尺寸。具体地，当凸起部分的尺寸保持不变时，随着沟槽的尺寸的增加凸起部分的数量增加。
虽然图6示出了在第一沟槽122a中的凸起部分126的数量为两个，但是在不引起力平衡中材料改变的情况下，在第一沟槽122a中的凸起部分126的数量可允许改变。例如，在要求保护的范围内如果力平衡没有本质上变化，则可以允许在一个沟槽中其它数量的凸起部分，例如一个、三个、四个或更多。
凸起部分的尺寸还取决于沟槽的尺寸。具体地，当凸起部分的数量保持不变时，随着沟槽的尺寸的增加凸起部分的尺寸增加。
在一些实施例中，至少一个凸起部分126的宽度介于约50nm至约400nm的范围内。至少一个凸起部分126的长度介于约50nm至约400nm的范围内。至少一个凸起部分126的高度介于约50nm至约250nm的范围内。在不引起力平衡中材料改变的情况下，凸起部分126的尺寸可允许改变。例如，在要求保护的范围内如果力平衡没有本质上变化，凸起部分126的高度可以允许小于50nm。
参照图7。通过移除工艺移除沟槽122外部的过量的可流动的电介质140。在一些实施例中，通过化学机械抛光(CMP)工艺来移除过载的可流动的电介质140。在一些实施例中，使用等离子体回蚀刻及随后的CMP工艺的组合。硬掩模层110充当抛光停止层以保护下面的有源区124免受CMP损坏。
参照图8。通过诸如湿蚀刻工艺的蚀刻工艺来移除硬掩模层110和阻挡层115。在一些实施例中，当硬掩模层110由氮化硅制成时，通过热磷酸移除硬掩模层110；并且当阻挡层115由氧化硅制成时，通过氢氟酸移除阻挡层115。硬掩模层110和阻挡层115的移除将有源区124暴露至进一步的工艺步骤。
参照图8。凸起部分126被掩埋在第一电介质140a下面。也就是说，第一电介质140a覆盖凸起部分126。在一些实施例中，第一有源区124a高于凸起部分126，并且第二有源区124b也高于凸起部分126。至少一个凸起部分126具有顶部表面126t。第一电介质140a具有顶部表面140t。凸起部分126的顶部表面126t低于第一电介质140a的顶部表面140t。即使凸起部分126由半导体材料制成，但是由于凸起部分126被掩埋在第一电介质140a下面，第一电介质140a仍然可以使得第一有源区124a和第二有源区124b彼此电隔离。在一些实施例中，由于凸起部分126通过蚀刻衬底120形成，所以凸起部分126和衬底120由基本上相同的半导体材料制成。
为了防止有源区被可流动的电介质的收缩损坏，形成至少一个凸起部分以平衡施加在有源区上的拉伸力。当邻近有源区的浅沟槽隔离(STI)沟槽过大使得STI沟槽中的可流动的电介质的收缩在有源区上施加不平衡的拉伸力时，可在STI沟槽中形成至少一个凸起部分以平衡施加在有源区上的拉伸力。凸起部分可以为牺牲结构，其吸收由可流动的电介质的收缩产生的拉伸力并且因此保护有源区不被可流动的电介质的收缩破坏。此外，凸起部分被掩埋在可流动的电介质下面，并且因此可流动的电介质仍然可以将有源区与其它区域电隔离，即使凸起部分由半导体材料制成。
根据一些实施例，半导体结构包括半导体衬底、第一有源区、第二有源区、第一沟槽、至少一个凸起部分以及第一电介质。第一有源区位于半导体衬底中。第二有源区位于半导体衬底中。第一沟槽位于半导体衬底中并将第一有源区和第二有源区彼此分离。凸起部分从半导体衬底凸出并且设置在第一沟槽中。第一电介质位于第一沟槽中并且覆盖凸起部分。
根据一些实施例，半导体结构包括半导体衬底、第一电介质、第二电介质以及至少一个凸起部分。半导体衬底具有位于其中的第一沟槽和第二沟槽。第一沟槽和第二沟槽限定位于其之间的有源区。第一电介质位于第一沟槽中。第二电介质位于第二沟槽中。凸起部分从半导体衬底凸出。凸起部分设置在第一沟槽中并且掩埋在第一电介质下面。
根据一些实施例，一种用于形成半导体结构的方法包括以下步骤。在半导体衬底中形成第一沟槽和第二沟槽以限定位于第一沟槽和第二沟槽之间的凸起部分。降低凸起部分的高度，使得第一沟槽和第二沟槽相结合以形成浅沟槽隔离(STI)沟槽。以可流动的电介质填充STI沟槽。固化可流动的电介质。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可以做出多种变化、替换以及改变。
Claims (10)
1.一种半导体结构，包括：
半导体衬底；
第一有源区，所述第一有源区位于所述半导体衬底中；
第二有源区，所述第二有源区位于所述半导体衬底中；
第一沟槽，所述第一沟槽位于所述半导体衬底中并将所述第一有源区和所述第二有源区彼此分离；
至少一个凸起部分，所述至少一个凸起部分从所述半导体衬底凸出并且设置在所述第一沟槽中；以及
第一电介质，所述第一电介质位于所述第一沟槽中并且覆盖所述凸起部分。
2.根据权利要求1所述的半导体结构，其中，所述第一电介质由固化的可流动的介电材料制成。
3.根据权利要求1所述的半导体结构，其中，所述第一有源区高于所述凸起部分。
4.根据权利要求3所述的半导体结构，其中，所述第二有源区高于所述凸起部分。
5.根据权利要求1所述的半导体结构，其中，所述凸起部分具有顶表面，所述第一电介质具有顶表面，并且所述凸起部分的顶表面低于所述第一电介质的顶表面。
6.根据权利要求1所述的半导体结构，进一步包括：
第三有源区，所述第三有源区位于所述半导体衬底中；
第二沟槽，所述第二沟槽位于所述半导体衬底中并将所述第一有源区和所述第三有源区彼此分离，其中所述第一有源区和所述第二有源区之间的第一距离大于所述第一有源区和所述第三有源区之间的第二距离；以及
第二电介质，所述第二电介质位于所述第二沟槽中。
7.根据权利要求6所述的半导体结构，其中，所述第一电介质和所述第二电介质由基本上相同的固化的可流动的介电材料制成。
8.根据权利要求1所述的半导体结构，其中，所述凸起部分和所述半导体衬底由基本上相同的半导体材料制成。
9.一种半导体结构，包括：
半导体衬底，所述半导体衬底具有位于所述半导体衬底中的第一沟槽和第二沟槽，其中所述第一沟槽和所述第二沟槽限定位于所述第一沟槽和所述第二沟槽之间的有源区；
第一电介质，所述第一电介质位于所述第一沟槽中；
第二电介质，所述第二电介质位于所述第二沟槽中；以及
至少一个凸起部分，所述至少一个凸起部分从所述半导体衬底凸出，并且所述凸起部分设置在所述第一沟槽中且掩埋在所述第一电介质下面。
10.一种用于形成半导体结构的方法，所述方法包括：
在半导体衬底中形成第一沟槽和第二沟槽以限定所述第一沟槽和所述第二沟槽之间的凸起部分；
降低所述凸起部分的高度，使得所述第一沟槽和所述第二沟槽相结合以形成浅沟槽隔离(STI)沟槽；
以可流动的电介质填充所述STI沟槽；以及
固化所述可流动的电介质。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201462098101P | 2014-12-30 | 2014-12-30 | |
| US62/098,101 | 2014-12-30 | ||
| US14/718,841 US9761658B2 (en) | 2014-12-30 | 2015-05-21 | Shallow trench isolation structure with raised portion between active areas and manufacturing method thereof |
| US14/718,841 | 2015-05-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105742225A true CN105742225A (zh) | 2016-07-06 |
| CN105742225B CN105742225B (zh) | 2019-09-24 |
Family
ID=56116837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510788330.6A Active CN105742225B (zh) | 2014-12-30 | 2015-11-17 | 半导体结构及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US9761658B2 (zh) |
| KR (1) | KR101802591B1 (zh) |
| CN (1) | CN105742225B (zh) |
| DE (1) | DE102015108688B4 (zh) |
| TW (1) | TWI585969B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9761658B2 (en) * | 2014-12-30 | 2017-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation structure with raised portion between active areas and manufacturing method thereof |
| US9871100B2 (en) * | 2015-07-29 | 2018-01-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Trench structure of semiconductor device having uneven nitrogen distribution liner |
| US9741623B2 (en) | 2015-08-18 | 2017-08-22 | Globalfoundries Inc. | Dual liner CMOS integration methods for FinFET devices |
| TWI713679B (zh) * | 2017-01-23 | 2020-12-21 | 聯華電子股份有限公司 | 互補式金氧半導體元件及其製作方法 |
| US20190027556A1 (en) * | 2017-07-21 | 2019-01-24 | Globalfoundries Inc. | Shallow trench isolation (sti) gap fill |
| US20200161171A1 (en) * | 2018-11-16 | 2020-05-21 | Applied Materials, Inc. | Scaled liner layer for isolation structure |
| US11189497B2 (en) * | 2019-05-17 | 2021-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chemical mechanical planarization using nano-abrasive slurry |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1638087A (zh) * | 2003-12-29 | 2005-07-13 | 海力士半导体有限公司 | 半导体元件和隔离半导体元件的方法 |
| CN103107196A (zh) * | 2011-11-10 | 2013-05-15 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管及其制造方法 |
| US20130309838A1 (en) * | 2012-05-17 | 2013-11-21 | Globalfoundries Inc. | Methods for fabricating finfet integrated circuits on bulk semiconductor substrates |
| CN103681849A (zh) * | 2012-08-30 | 2014-03-26 | 台湾积体电路制造股份有限公司 | 具有凸起漏极结构的场效应晶体管的系统和方法 |
| US20140131813A1 (en) * | 2012-11-14 | 2014-05-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell Layout for SRAM FinFET Transistors |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW388934B (en) | 1995-11-03 | 2000-05-01 | United Microelectronics Corp | A method for forming an isolation of a integrated circuit device. |
| JP4607613B2 (ja) | 2005-02-09 | 2011-01-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5841306B2 (ja) | 2009-05-08 | 2016-01-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8561003B2 (en) * | 2011-07-29 | 2013-10-15 | Synopsys, Inc. | N-channel and P-channel finFET cell architecture with inter-block insulator |
| US8617996B1 (en) * | 2013-01-10 | 2013-12-31 | Globalfoundries Inc. | Fin removal method |
| US9472672B2 (en) * | 2013-09-04 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Eliminating fin mismatch using isolation last |
| US9401310B2 (en) * | 2014-02-03 | 2016-07-26 | Applied Materials, Inc. | Method to form trench structure for replacement channel growth |
| US9147730B2 (en) * | 2014-03-03 | 2015-09-29 | Globalfoundries Inc. | Methods of forming fins for FinFET semiconductor devices and selectively removing some of the fins by performing a cyclical fin cutting process |
| US9171934B2 (en) * | 2014-04-01 | 2015-10-27 | Globalfoundries Inc. | Methods of forming semiconductor devices using a layer of material having a plurality of trenches formed therein |
| CN105374871B (zh) * | 2014-08-22 | 2020-05-19 | 联华电子股份有限公司 | 鳍状结构及其形成方法 |
| US9761658B2 (en) * | 2014-12-30 | 2017-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation structure with raised portion between active areas and manufacturing method thereof |
-
2015
- 2015-05-21 US US14/718,841 patent/US9761658B2/en active Active
- 2015-06-02 DE DE102015108688.3A patent/DE102015108688B4/de active Active
- 2015-08-21 KR KR1020150118233A patent/KR101802591B1/ko active IP Right Grant
- 2015-10-08 TW TW104133289A patent/TWI585969B/zh active
- 2015-11-17 CN CN201510788330.6A patent/CN105742225B/zh active Active
-
2017
- 2017-09-09 US US15/700,115 patent/US10367059B2/en active Active
-
2019
- 2019-07-29 US US16/525,346 patent/US11152462B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1638087A (zh) * | 2003-12-29 | 2005-07-13 | 海力士半导体有限公司 | 半导体元件和隔离半导体元件的方法 |
| CN103107196A (zh) * | 2011-11-10 | 2013-05-15 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管及其制造方法 |
| US20130309838A1 (en) * | 2012-05-17 | 2013-11-21 | Globalfoundries Inc. | Methods for fabricating finfet integrated circuits on bulk semiconductor substrates |
| CN103681849A (zh) * | 2012-08-30 | 2014-03-26 | 台湾积体电路制造股份有限公司 | 具有凸起漏极结构的场效应晶体管的系统和方法 |
| US20140131813A1 (en) * | 2012-11-14 | 2014-05-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell Layout for SRAM FinFET Transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102015108688B4 (de) | 2017-08-03 |
| US10367059B2 (en) | 2019-07-30 |
| TW201624696A (zh) | 2016-07-01 |
| KR20160081770A (ko) | 2016-07-08 |
| KR101802591B1 (ko) | 2017-11-28 |
| US20170373143A1 (en) | 2017-12-28 |
| CN105742225B (zh) | 2019-09-24 |
| US11152462B2 (en) | 2021-10-19 |
| US9761658B2 (en) | 2017-09-12 |
| US20160190240A1 (en) | 2016-06-30 |
| US20190355814A1 (en) | 2019-11-21 |
| DE102015108688A1 (de) | 2016-06-30 |
| TWI585969B (zh) | 2017-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105742225A (zh) | 半导体结构及其制造方法 | |
| US11923235B2 (en) | Method for forming semiconductor device having isolation structures with different thicknesses | |
| CN101226941B (zh) | 半导体结构及其制造方法 | |
| US7709275B2 (en) | Method of forming a pattern for a semiconductor device and method of forming the related MOS transistor | |
| CN106067422B (zh) | 半导体结构及其制造方法 | |
| US20080081404A1 (en) | Recessed STI for wide transistors | |
| US9601344B2 (en) | Method of forming pattern for semiconductor device | |
| US20140252497A1 (en) | Isolation Region Gap Fill Method | |
| JP2010535410A (ja) | 半導体デバイスの製造方法およびそれによって得られる半導体デバイス | |
| CN107958871B (zh) | 半导体装置及其制造方法 | |
| US9892977B2 (en) | FinFET and method of forming fin of the FinFET | |
| KR100707535B1 (ko) | 절연 스페이서 및 얕은 트렌치 분리 영역 형성 방법과절연 리세싱으로부터 얕은 트렌치 영역을 보호하는 방법 | |
| US8513037B2 (en) | Method of integrating slotted waveguide into CMOS process | |
| KR102014437B1 (ko) | 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| CN101192011B (zh) | 用于自对准蚀刻的系统和方法 | |
| US20080283935A1 (en) | Trench isolation structure and method of manufacture therefor | |
| US10811272B2 (en) | Method of forming stacked structure of memory | |
| US20130214381A1 (en) | Methods of forming isolation structures for semiconductor devices | |
| US20130214392A1 (en) | Methods of forming stepped isolation structures for semiconductor devices using a spacer technique | |
| KR100700283B1 (ko) | 반도체소자의 소자분리용 트랜치 형성방법 | |
| US20070148901A1 (en) | Method for manufacturing a semiconductor device | |
| KR20110077483A (ko) | 반도체 소자에서 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |