CN105741313A - 一种基于fpga的快速实时动目标检测系统 - Google Patents

Abstract

本发明提出一种基于FPGA的快速实时动目标检测系统。本发明包含多个相同的子模块，多个子模块并行处理雷达回波数据；每一个子模块包含2个只读存储器、4个浮点型乘法器、3个浮点型加法器、1个浮点型减法器和8个随机存取存储器。本发明通过使用FPGA内部浮点型乘法器、加减法器、累加器和存储器资源，同时采用多个子模块并行处理、每个子模块中的资源分时复用的方法，解决了雷达回波数据为浮点数情况下的快速实时动目标检测的难题，提高了动目标检测的速度。

Description

一种基于FPGA的快速实时动目标检测系统

技术领域

本发明属于雷达信号处理技术领域，具体涉及一种基于FPGA的快速实时动目标检测系统。

背景技术

伴随着雷达技术以及以FPGA和DSP为代表的数字信号处理芯片的快速发展,雷达信号处理技术也得到了飞速发展。这不仅体现在灵活、复杂的雷达信号形式与雷达信号处理算法，也体现在高性能数字信号处理器件的使用与多种信号处理架构的出现。现在典型的雷达信号处理器一般采用基于DSP信号处理平台、基于FPGA信号处理平台或者FPGA+DSP架构平台，FPGA以其接口种类丰富、并行执行能力强、乘加运算功能强大和可编程的特点得到了广泛应用。

动目标检测技术是基于相对于雷达径向运动目标产生多普勒频移的理论，对多个脉冲重复周期相同距离单元回波进行多普勒域滤波，从而抑制杂波，提高对运动目标的检测能力。动目标检测技术的实现是一般采用多普勒滤波器组，每个多普勒滤波器的通带覆盖一定多普勒频率区域，从各滤波器的输出就可以判断该多普勒频率范围内是否存在目标并测量动目标的速度。快速傅立叶变换(fastfouriertransformation,FFT)方法和有限长冲激响应(finiteimpulseresponse,FIR)滤波器方法是窄带多普勒滤波器组最简单的两种实现方法，FIR方法相比较FFT方法，运算量会比较大，尤其是回波脉冲数比较多、运算点数比较多时，FFT方法在运算量方面的优势会比较明显。

目前在DSP中实现动目标检测的常用方法是对收齐的一个相参处理间隔(coherentprocessinginterval,CPI)雷达回波数据中同一个距离门数据做快速傅立叶变换处理，做快速傅立叶变换运算一般调用的是自带的FFT库函数，这种方法必须要等一个相参处理间隔的回波数据接收完成后再做处理，从回波数据接收完成到动目标检测处理结束的延时时间比较长。

发明内容

本发明的目的在于提供一种基于FPGA的快速实时动目标检测系统，解决了雷达回波数据为浮点数情况下的快速实时动目标检测难题，提高了动目标检的速度。

为了解决上述技术问题，本发明提出一种基于FPGA的快速实时动目标检测系统，包含多个相同的子模块，多个子模块同时并行处理；每一个子模块包含2个只读存储器、4个浮点型乘法器、3个浮点型加法器、1个浮点型减法器和8个随机存取存储器。其中，第一随机存取存储器、第二随机存取存储器和第二浮点型加法器构成累加器结构；第三随机存取存储器、第四随机存取存储器和三浮点型加法器也构成累加器结构；

第一只读存储器用于存储快速傅立叶变换所需旋转因子的实部，第二只读存储器用于存储快速傅立叶变换所需旋转因子的虚部；

第一浮点型乘法器用于将旋转因子的实部与输入的雷达回波数据的实部相乘，然后将相乘的结果送入浮点型减法器；

第二浮点型乘法器用于将旋转因子的虚部与输入的雷达回波数据的虚部相乘，然后将相乘的结果送入浮点型减法器；

第三浮点型乘法器用于将旋转因子的虚部与输入的雷达回波数据的实部相乘，然后将相乘的结果送入第一浮点型加法器；

第四浮点型乘法器用于将旋转因子的实部与输入的雷达回波数据的虚部相乘，然后将相乘的结果送入第一浮点型加法器；

浮点型减法器用于将第一浮点型乘法器输出结果与第二浮点型乘法器输出结果相减，获得输入雷达回波数据与旋转因子相乘结果的实部，然后将相减结果送至第二浮点型加法器；

第一浮点型加法器用于将第三浮点型乘法器输出结果与第四浮点型乘法器输出结果相加，获得输入雷达回波数据与旋转因子相乘结果的虚部，然后将相加结果送至第三浮点型加法器；

第二浮点型加法器用于将浮点型减法器输出结果与第一随机存取存储器或者第二随机存取存储器中的存储数据相加；上扫频时选择与第一随机存取存储器中的存储数据相加，然后再将相加结果送给第一随机存取存储器存储；下扫频时选择与第二随机存取存储器中的存储数据相加，然后再将相加结果送给第二随机存取存储器存储；以此完成重复周期内傅立叶变换相乘处理结果的累加；

第三浮点型加法器用于将第一浮点型加法器输出结果与第三随机存取存储器或者第四随机存取存储器中的存储数据相加；上扫频时选择与第三随机存取存储器中的存储数据相加，然后再将相加结果送给第三随机存取存储器存储；下扫频时选择与第四随机存取存储器中的存储数据相加，然后再将相加结果送给第四随机存取存储器存储；以此完成重复周期内傅立叶变换相乘处理结果的累加。

第五随机存取存储器用于专门存储第一随机存取存储器中64个重复周期累加的结果，即上变频动目标检测的实部数据；

第六随机存取存储器用于专门存储第二随机存取存储器中64重复周期累加的结果，即下变频动目标检测的实部数据；

第七随机存取存储器用于专门存储第三随机存取存储器中64重复周期累加的结果，即上变频动目标检测的虚部数据；

第八随机存取存储器用于专门存储第四随机存取存储器中64重复周期累加的结果，即下变频动目标检测的虚部数据。

使用所述基于FPGA的快速实时动目标检测系统进行动目标检测时，事先将计算获得的进行快速傅立叶变换所需的旋转因子存入只读存储器，旋转因子的计算方式如公式(1)所示，公式(1)中的的复数即为旋转因子，

$X_k=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_n{e}^{j-\frac{2\mathrm{\πkn}}{N}}=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_n\cos (-\frac{2\mathrm{\πkn}}{N})+j\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_n\sin (-\frac{2\mathrm{\πkn}}{N})---\left(1\right)$

公式(1)中，X_k对不同重复周期回波数据做快速傅立叶变换后获得的离散序列，变量k＝0,1,2,....N-1，变量n＝0,1,2,....N-1，N为回波数据的长度，x_n为输入的回波数据，j表示复数符号。

所述旋转因子按照特定规律存入所述只读存储器中，即每个子模块存放四组旋转因子，每一组旋转因子包含多个不同的旋转因子，因为对不同重复周期回波数据做快速傅立叶变换时所需的旋转因子是不同的，所以每一组多个不同的旋转因子对应多个重复周期。

存储好旋转因子后，给系统输入的雷达回波数据。因为雷达接收机采用零中频正交处理技术，所以输入的雷达回波数据包含两路正交信号，即I、Q两路信号，I路可看成回波信号的实部，Q路可看成回波信号的虚部。本发明对输入的雷达回波I、Q两路数据，分别同时在多个子模块中依次选取只读存储器中对应的旋转因子与其进行乘法运算，完成快速傅立叶变换，多个子模块并行处理，在每个时钟周期内完成与多个旋转因子的相乘处理。

完成快速傅立叶变换后，对快速傅立叶变换相乘处理结果进行多周期累加，每个子模块完成每个距离门下4个多普勒滤波器处理结果的累加；当完成多个重复周期傅立叶变换相乘处理结果的累加后，依次输出各子模块的累加结果，即获得动目标检测结果。

本发明与现有技术相比，其显著优点在于：(1)所处理的雷达回波数据为浮点数据，解决了浮点数动目标检测的难题；(2)采用多个子模块并行处理，大大提高了工作效率；(3)采用乘法器、加减法器等资源的复用方法，大大减小了FPGA资源的使用；(4)流水线处理方式，大大减小了系统总体处理时间，满足实时性要求；(5)本发明可以在回波数据到来时即可启动动目标检测处理的流水线处理流程，整个系统的处理延时非常小，且整个系统分为多个子模块并行处理，真正做到了动目标检测的快速实时处理。

附图说明

图1为本发明基于FPGA的快速实时动目标检测系统总体结构示意图。

图2为本发明基于FPGA的快速实时动目标检测系统中每个子模块的结构示意图。

具体实施方式

本实施例如图1所示，共包含16个相同的子模块，16个子模块同时并行处理。本实施例在FPGA中实现的快速实时动目标检测系统时，硬件描述程序语言采用verilog语言，系统所处理每一个相参处理间隔的雷达回波数据为浮点数。一个相参处理间隔包含64个重复周期，动目标检测处理分为16个子模块并行处理，模块工作时钟定为200MHz，要求每个重复周期的每个雷达回波距离门数据点持续4个工作时钟周期，目标的距离体现在回波的延时上，采样间隔对应的空间距离即为距离门的宽度，每一个采样点数据即代表一个距离门的中心。

如图2所示，每一个子模块包含一组2个只读存储器(ROM)、4个浮点型乘法器、3个浮点型加法器、1个浮点型减法器和8个随机存取存储器(RAM)。其中，第一随机存取存储器、第二随机存取存储器和第二浮点型加法器构成累加器结构；第三随机存取存储器、第四随机存取存储器和三浮点型加法器也构成累加器结构。

第一只读存储器用于存储快速傅立叶变换所需旋转因子的实部，第二只读存储器用于存储快速傅立叶变换所需旋转因子的虚部。

第一浮点型乘法器用于将旋转因子的实部与输入的雷达回波数据的实部相乘，然后将相乘的结果送入浮点型减法器；

第二浮点型乘法器用于将旋转因子的虚部与输入的雷达回波数据的虚部相乘，然后将相乘的结果送入浮点型减法器；

第三浮点型乘法器用于将旋转因子的虚部与输入的雷达回波数据的实部相乘，然后将相乘的结果送入第一浮点型加法器；

第四浮点型乘法器用于将旋转因子的实部与输入的雷达回波数据的虚部相乘，然后将相乘的结果送入第一浮点型加法器。

浮点型减法器用于将第一浮点型乘法器输出结果与第二浮点型乘法器输出结果相减，获得输入雷达回波数据与旋转因子相乘结果的实部，然后将相减结果送至第二浮点型加法器；

第一浮点型加法器用于将第三浮点型乘法器输出结果与第四浮点型乘法器输出结果相加，获得输入雷达回波数据与旋转因子相乘结果的虚部，然后将相加结果送至第三浮点型加法器；

第二浮点型加法器用于将浮点型减法器输出结果与第一随机存取存储器或者第二随机存取存储器中的存储数据相加；上扫频时选择与第一随机存取存储器中的存储数据相加，然后再将相加结果送给第一随机存取存储器存储；下扫频时选择与第二随机存取存储器中的存储数据相加，然后再将相加结果送给第二随机存取存储器存储；以此完成重复周期内傅立叶变换相乘处理结果的累加。

第三浮点型加法器用于将第一浮点型加法器输出结果与第三随机存取存储器或者第四随机存取存储器中的存储数据相加；上扫频时选择与第三随机存取存储器中的存储数据相加，然后再将相加结果送给第三随机存取存储器存储；下扫频时选择与第四随机存取存储器中的存储数据相加，然后再将相加结果送给第四随机存取存储器存储。

第五随机存取存储器用于专门存储第一随机存取存储器中64个重复周期累加的结果，即上变频动目标检测的实部数据；

第六随机存取存储器用于专门存储第二随机存取存储器中64重复周期累加的结果，即下变频动目标检测的实部数据；

第七随机存取存储器用于专门存储第三随机存取存储器中64重复周期累加的结果，即上变频动目标检测的虚部数据；

第八随机存取存储器用于专门存储第四随机存取存储器中64重复周期累加的结果，即下变频动目标检测的虚部数据。

本发明基于FPGA的快速实时动目标检测系统，根据快速傅立叶变换公式确定动目标检测系统实现框架，动目标检测方法即是对不同距离单元的多周期回波数据分别做快速傅立叶变换运算；事先将计算获得的进行快速傅立叶变换所需的旋转因子存入只读存储器，然后依次累加每一个脉冲周期的快速傅立叶变换运算结果，在一次相参处理间隔结束后依次从每个子模块中读取傅立叶变换的累加结果，即为动目标检测结果，从而实现了动目标检测。雷达回波数据在输入本发明基于FPGA的快速实时动目标检测系统时已经经过预处理变成每个数据点持续4个工作时钟周期，将上扫频和下扫频雷达回波数据分开处理，采用对64个重复周期雷达回波数据进行动目标检测，相当于将64个不同处理周期的同一距离门的数据做64点的快速傅立叶变换处理，整个动目标检测模块分为16个相同的子程序模块并行处理，单周期回波数据由50个距离门数据点组成，持续50个工作时钟周期，经过预处理后，单周期回波数据将持续200个工作时钟周期。使用前述在FPGA中实现的快速实时动目标检测系统进行目标检测的过程为：

第一步，根据快速傅立叶变换计算公式，将在matlab(一种数据与信号计算分析软件)中生成的64点快速傅立叶变换所需的旋转因子分实部和虚部存储在16个子模块的16组只读存储器中，第一只读存储器存储快速傅立叶变换所需旋转因子的实部，第二只读存储器存储快速傅立叶变换所需旋转因子的虚部。每组只读存储器存放4个旋转因子组，每个旋转因子组包含64个旋转因子。因为对不同的重复周期回波数据做快速傅立叶变换处理所需的系数(即旋转因子)是不同的，每一个重复周期回波数据对应着每一组旋转因子中的一个旋转因子，所以每一个子模块共有256个旋转因子，整个系统共有4096个不同的旋转因子。每组只读存储器中旋转因子组的排列方式为：第一组为第1个多普勒滤波器所需的旋转因子，第二组为第2个多普勒滤波器所需的旋转因子，第三组为第3个多普勒滤波器所需的旋转因子、第四组为第4个多普勒滤波器所需的旋转因子，每个只读存储器的深度大小为256，数据位宽为32。

第二步，将雷达回波I、Q两路数据di、dq信号和滤波器系数的实部cof_i和虚部cof_q分别相乘得到四路结果do_ii、do_qq、do_iq和do_qi，通过加减运算得到I、Q两路结果do_i和do_q，在整个系统中，同一个回波数据每个时钟周期完成与16个滤波器系数(即旋转因子)的复数乘法处理，每个时钟周期之后存储旋转因子的只读存储器的地址线都加上64，4个时钟周期能够完成与64个旋转因子相乘的全部处理。与不同重复周期雷达回波数据相乘的旋转因子是不同的，并且对上、下扫频回波数据是分开处理的，每个子模块共包含4个浮点型乘法器、3个浮点型加法器和1个浮点型减法器等，同一雷达回波数据点与不同旋转因子的相乘处理分时复用了以上资源。

第三步，将第二步的相乘处理结果送入累加模块，累加模块主要由加法器和随机存取存储器组成，上扫频和下扫频处理数据分别存储在不同的两个随机存取存储器中，通过上下扫频选择信号slc来选通相应的随机存取存储器，当slc为0时处理上扫频的数据，当slc为1时处理下扫频的数据，第一周期的数据进入累加模块时，和0相加直接存储到相应的随机存取存储器中等待，下一个周期的数据到来时，从随机存取存储器中取出前几个重复周期累加后的数据与之累加后再次存入随机存取存储器中，如此循环64个重复周期回波数据。当累加完64重复周期回波数据后，此时需要依次从各个子模块依次读取处理的结果，为了避免下一个相参处理间隔的回波数据将前一个相参处理间隔的64周期累加处理结果覆盖，需要将64周期累加后的结果存入到另一个专用的随机存取存储器中等待输出，上下扫频也分开存储，然后等待输出，将64重复周期累加后的结果存入另一个专用随机存取存储器的过程中有一个交错存储的过程，每一个子模块处理后的结果共包含200个数据点，排列方式为第1个距离门4个多普勒滤波器处理结果、第2个距离门4个多普勒滤波器处理结果，直至第50个距离门4个多普勒滤波器处理结果，经过交错存储后，每个子模块的专有随机存取存储器中最终处理结果排列方式为第1个多普勒滤波器50个距离门处理结果，第2个多普勒滤波器50个距离门处理结果，第3个多普勒滤波器50个距离门处理结果，第4个多普勒滤波器50个距离门处理结果。

第四步，当16个子模块都完成累加处理后，外部读取数据信号开始有效，然后从16个子模块中依次读取动目标检测处理结果，将其从一个总线输出进行后续处理，先将上扫频动目标检测结果输出，再将下扫频动目标检测结果输出，上、下扫频动目标检测结果共用一条数据总线，动目标检测最终结果共有50×64＝3200个数据点，上、下扫频共有6400个数据点，数据排列方式为第1个多普勒滤波器的50个距离门的处理结果、第2个多普勒滤波器的50个距离门的滤波结果，直至第64个多普勒滤波器的50个距离门的滤波结果。

每个重复周期的回波数据进入动目标检测模块时，依次完成快速傅立叶变换处理、累加处理，从一个相参处理间隔的64个发射周期雷达回波数据输入模块完成后，只延时约22个时钟周期即可读取动目标检测结果，系统总体处理延时非常小、实时性高。

本发明可以在回波数据到来时即可启动动目标检测处理的流水线处理流程，整个模块的处理延时非常小，且整个模块分为多个子模块并行处理，真正做到了动目标检测的快速实时处理。

Claims (5)

1.一种基于FPGA的快速实时动目标检测系统，其特征在于，包含多个相同的子模块，多个子模块并行处理雷达回波数据；每一个子模块包含2个只读存储器、4个浮点型乘法器、3个浮点型加法器、1个浮点型减法器和8个随机存取存储器；

第一只读存储器用于存储快速傅立叶变换所需旋转因子的实部，第二只读存储器用于存储快速傅立叶变换所需旋转因子的虚部；

第一浮点型乘法器用于将旋转因子的实部与输入的雷达回波数据的实部相乘，然后将相乘的结果送入浮点型减法器；

第二浮点型乘法器用于将旋转因子的虚部与输入的雷达回波数据的虚部相乘，然后将相乘的结果送入浮点型减法器；

第三浮点型乘法器用于将旋转因子的虚部与输入的雷达回波数据的实部相乘，然后将相乘的结果送入第一浮点型加法器；

第四浮点型乘法器用于将旋转因子的实部与输入的雷达回波数据的虚部相乘，然后将相乘的结果送入第一浮点型加法器；

浮点型减法器用于将第一浮点型乘法器输出结果与第二浮点型乘法器输出结果相减，然后将相减结果送至第二浮点型加法器；

第一浮点型加法器用于将第三浮点型乘法器输出结果与第四浮点型乘法器输出结果相加，然后将相加结果送至第三浮点型加法器；

第二浮点型加法器用于将浮点型减法器输出结果与第一随机存取存储器或者第二随机存取存储器中的存储数据相加；其中，上扫频时选择与第一随机存取存储器中的存储数据相加，然后再将相加结果送给第一随机存取存储器存储；下扫频时选择与第二随机存取存储器中的存储数据相加，然后再将相加结果送给第二随机存取存储器存储；

第三浮点型加法器用于将第一浮点型加法器输出结果与第三随机存取存储器或者第四随机存取存储器中的存储数据相加；其中，上扫频时选择与第三随机存取存储器中的存储数据相加，然后再将相加结果送给第三随机存取存储器存储；下扫频时选择与第四随机存取存储器中的存储数据相加，然后再将相加结果送给第四随机存取存储器存储；

第五随机存取存储器用于存储第一随机存取存储器的累加结果；

第六随机存取存储器用于存储第二随机存取存储器的累加结果；

第七随机存取存储器用于存储第三随机存取存储器的累加结果；

第八随机存取存储器用于存储第四随机存取存储器的累加结果。

2.如权利要求1所述基于FPGA的快速实时动目标检测系统，其特征在于，事先将进行快速傅立叶变换所需的旋转因子存入只读存储器，旋转因子的计算方式如公式(1)所示，

$X_k=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_n{e}^{j-\frac{2\mathrm{\πkn}}{N}}=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}{x}_n\cos (-\frac{2\mathrm{\πkn}}{N})+j\underset{n=0}{\overset{n-1}{\mathrm{\Σ}}}{x}_n\sin (-\frac{2\mathrm{\πkn}}{N})---\left(1\right)$

公式(1)中，复数为旋转因子，X_k对不同重复周期回波数据做快速傅立叶变换后获得的离散序列，变量k＝0,1,2,····N-1，变量n＝0,1,2,····N-1，N为回波数据的长度，x_n为输入的回波数据，j表示复数符号。

3.如权利要求1所述基于FPGA的快速实时动目标检测系统，其特征在于，每个子模块存放四组旋转因子，每一组旋转因子包含与多个重复周期对应的多个不同的旋转因子。

4.如权利要求3所述基于FPGA的快速实时动目标检测系统，其特征在于，第一组为第1个多普勒滤波器所需的旋转因子，第二组为第2个多普勒滤波器所需的旋转因子，第三组为第3个多普勒滤波器所需的旋转因子、第四组为第4个多普勒滤波器所需的旋转因子。

5.如权利要求1所述基于FPGA的快速实时动目标检测系统，其特征在于，包含16个相同的子模块，一个相参处理间隔包含64个重复周期，每个重复周期的每个雷达回波距离门数据点持续4个工作时钟周期。