CN105739585B - 一种用于射频电路的低功耗ldo电路 - Google Patents

一种用于射频电路的低功耗ldo电路 Download PDF

Info

Publication number
CN105739585B
CN105739585B CN201610093914.6A CN201610093914A CN105739585B CN 105739585 B CN105739585 B CN 105739585B CN 201610093914 A CN201610093914 A CN 201610093914A CN 105739585 B CN105739585 B CN 105739585B
Authority
CN
China
Prior art keywords
pmos
error amplifier
amplifier
circuit
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610093914.6A
Other languages
English (en)
Other versions
CN105739585A (zh
Inventor
刘德珩
孔繁晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Silicon Integrated Co Ltd
Original Assignee
Wuhan Silicon Integrated Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Silicon Integrated Co Ltd filed Critical Wuhan Silicon Integrated Co Ltd
Priority to CN201610093914.6A priority Critical patent/CN105739585B/zh
Publication of CN105739585A publication Critical patent/CN105739585A/zh
Application granted granted Critical
Publication of CN105739585B publication Critical patent/CN105739585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种用于射频电路的低功耗LDO电路，包括误差放大器，第一PMOS管，第一电阻，第二电阻，第一电容，第一PMOS管的栅极连接至误差放大器的输出端，第一PMOS管的源极连接电源，第一PMOS管的漏极通过依次串联连接的第一电阻和第二电阻接地，第一PMOS管的漏极还通过第一电容接地；误差放大器的电源端连接至电源，误差放大器的反相输入端连接参考电压，误差放大器的正相输入端连接至第一电阻和第二电阻的串联连接端。本发明大大降低了成本和芯片面积，同时采用了创新性的前馈补偿和零极点追踪技术，以弥补片上电容所带来的系统稳定性变差和瞬态响应下降。

Description

一种用于射频电路的低功耗LDO电路
技术领域
本发明属于电源管理芯片技术领域，更具体地，涉及一种用于射频电路的低压差低功耗的线性稳压器电路(Low Dropout Regulator，LDO)。
背景技术
在当代移动电子设备中，电源管理芯片(Power Management IC，PMIC)正扮演着愈发重要的角色，而低压线性稳压器LDO作为PMIC中重要的一环，正朝着低功耗、高集成、高性能的方向演进。特别是在射频电路(Radio Frequency，RF)中，由于其对于噪声的高敏感度，进而对LDO电路提出了更高的要求。
目前传统的LDO电路中，需要在输出端外挂大的负载电容(通常为1μF～4.7μF)来实现环路稳定性及输出端的良好瞬时响应，但如此大的电容无法集成于片上。为了实现高集成度、低成本及小面积，全片上电容的LDO电路被开发出来(片上电容通常在100pf)，但由于负载电容的变化，环路的主极点不再位于输出端而发生迁移。
另一方面，随着集成电路工艺的演进，模拟电路晶体管的特征尺寸也在逐步减小，这一现象带来了更低的功耗，但同时单个晶体管所能提供的增益也在下降，当这样的先进工艺被模拟电路所采用时，为了满足良好输出特性所要求的高环路增益将使得电路结构更为复杂，同时由于寄生电容的影响已不可以忽略，电路的环路稳定性变得难以控制。因而电路需要新的补偿手段来改善电路的稳定性及瞬时响应。
在传统的LDO电路中，通常使用一个大的负载电容来创造一个主极点，同时在输出端的MOS管(通常是PMOS)的栅极与漏极间插入一个小的电容实现极点分离以增强稳定性。有时也可以在输出端连接ESR(equivalent series resistor)来创造一个零点以提高稳定性。但当电路采用片上负载电容时，环路的极点移动至功率调整管的栅极，传统的补偿方式不再适用。
发明内容
为了克服传统LDO结构在应用到全片上负载电容和先进工艺制程上所面临的困境(例如90nm工艺下，单个MOSFET所提供的增益小于25dB，为了获得至少60dB的DC增益，电路需要三级放大)，本发明设计了一种前向的高速结构及零极点追踪技术以实现全片上电容LDO电路的环路稳定性和输出表现。
本发明提供了一种用于射频电路的低功耗LDO电路，包括误差放大器Gm，第一PMOS管Mp，第一电阻Rf1，第二电阻Rf2，第一电容CL，所述第一PMOS管Mp的栅极连接至所述误差放大器Gm的输出端，所述第一PMOS管Mp的源极连接电源Vdd，所述第一PMOS管Mp的漏极通过依次串联连接的所述第一电阻Rf1和所述第二电阻Rf2接地，所述第一PMOS管Mp的漏极还通过所述第一电容CL接地；所述误差放大器Gm的电源端连接至所述电源Vdd，所述误差放大器Gm的反相输入端连接参考电压Vref，所述误差放大器Gm的正相输入端连接至所述第一电阻Rf1和所述第二电阻Rf2的串联连接端；其特征在于，所述低功耗LDO电路还包括：一端连接所述电源Vdd，另一端与所述误差放大器Gm的输出端和所述第一PMOS管Mp的栅极均连接的补偿单元，以及连接在所述误差放大器Gm的输出端与所述第一PMOS管Mp的漏极之间的前馈通路；所述前馈通路用于建立一条高频的高带宽低增益通路，用以拓宽环路带宽以改善电路在高频区间的响应，同时补偿电路原有的复杂零极点分布；所述补偿单元用于在电路内部建立一个等效ESR，以规避传统外部ESR所造成的高频响应衰减。此ESR用以产生额外的零极点对以改善环路的稳定性。
更进一步地，所述补偿单元包括补偿电容Cc和开关管Mc，所述开关管Mc的第一端作为所述补偿单元的一端，所述补偿电容Cc的一端连接至所述开关管Mc的第二端，所述补偿电容Cc的另一端和所述开关管Mc的控制端作为所述补偿单元的另一端；且所述开关管Mc的控制端用于控制第一端与第二端之间的导通。
更进一步地，所述开关管Mc为偏置在线性区的MOSFET。
更进一步地，所述前馈通路包括：连接在所述误差放大器Gm的输出端与所述第一PMOS管Mp的漏极之间的高增益模块，以及与所述高增益模块并联连接的高速模块；所述高增益模块用于提升环路的DC增益，所述高速模块用于控制环路高频信号并生成一个高频通路用以补偿非主极点。
更进一步地，所述高增益模块包括依次串联连接的多级放大器，所述高速模块包括依次串联连接的多级放大器，且所述高增益模块中放大器的级数与所高速模块中放大器的级数相等。
更进一步地，所述高增益模块包括依次串联连接的放大器Gm2和放大器Gm3，所述高速模块包括依次串联连接的放大器Gmf1和放大器Gmf2，且放大器Gmf1和放大器Gmf2的极性为负极性。
更进一步地，所述误差放大器Gm采用包括NMOS输入对的对称OTA结构。
与现有技术相比，本发明具有以下几个显著特点：
(1)全片上电容的设计：传统的LDO电路为保证稳定性及瞬态响应，通常需要在输出端外挂巨大的输出电容作为负载，这将占据大量的PCB面积，造成较高的成本，不符合高集成、低成本的趋势。而本发明摒弃了传统的外挂电容，选用了pF级的负载电容，可以被集成在SoC上，大大降低了成本和芯片面积，同时采用了创新性的前馈补偿和零极点追踪技术，以弥补片上电容所带来的系统稳定性变差和瞬态响应下降。
(2)由于本发明的这种结构可以采用了先进工艺制成，本发明具有非常低的静态功耗，电路效率很高。同时，针对射频应用，本发明能够在高频端仍然拥有良好的PSR表现，系统噪声非常低，适用于VCO、PLL等对噪声敏感的射频电路。
附图说明
图1为本发明实施例提供的一种用于射频电路的低功耗LDO电路的结构图；
图2为现有技术提供的一种典型的全片上LDO的结构示意图；
图3为全片上LDO的零极点分布；
图4为LDO的等效模块图；
图5为前馈补偿的结构图；
图6为本发明的等效小信号模型；
图7为具有前馈补偿LDO的零极点分布；
图8为零极点追踪补偿的结构；
图9为本发明的晶体管结构；
图10为轻负载时本发明的频率响应；其中(a)为增益响应，(b)为相位响应；
图11为针对负载变化的瞬态响应；其中(a)为输出电压瞬时响应，(b)为负载电流从0到30mA的瞬时变化；
图12为针对电压的开关响应；其中(a)为输出电压瞬时响应，(b)为VDD的开关变化；
图13为本发明的PSR响应。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1示出了本发明实施例提供的一种用于射频电路的低功耗LDO电路，包括误差放大器Gm，第一PMOS管Mp，第一电阻Rf1，第二电阻Rf2，第一电容CL，第一PMOS管Mp的栅极连接至误差放大器Gm的输出端，第一PMOS管Mp的源极连接电源Vdd，第一PMOS管Mp的漏极通过依次串联连接的第一电阻Rf1和第二电阻Rf2接地，第一PMOS管Mp的漏极还通过第一电容CL接地；误差放大器Gm的电源端连接至电源Vdd，误差放大器Gm的反相输入端连接参考电压Vref，误差放大器Gm的正相输入端连接至第一电阻Rf1和第二电阻Rf2的串联连接端；低功耗LDO电路还包括：一端连接电源Vdd，另一端与误差放大器Gm的输出端和第一PMOS管Mp的栅极均连接的补偿单元，以及连接在误差放大器Gm的输出端与第一PMOS管Mp的漏极之间的前馈通路；前馈通路用于产生一条至输出端的高频通路以改善电路高频响应。此通路的GBW高于原环路的GBW，但增益远低，此前馈通路的p-3dB频率被设置为与原环路的第二非主极点频率近似，相当于产生了一个零点，当两个环路叠加时，稳定性得到改善同时带宽得到了拓宽；补偿单元相当于将传统LDO设计中采用的外部ESR补偿挪到了电路内部，实现了全片上的设计，同时规避了传统ESR对于LDO高频响应的衰减效果。
本发明采用了全片上集成电容的设计，能够显著减少芯片所占面积。同时，由于其独特的结构设计，能够实现在高频段的高电源抑制比PSRR(Power Supply RejectionRatio)响应以及优异的噪声抑制。
为了更进一步的说明本发明实施例提供的用于射频电路的低功耗LDO电路，现从原理的角度并结合附图详细具体描述如下：
典型的全片上集成的LDO如图2所示，采用PMOS管Mp作为功率调整管以驱动输出电流，并且Gm作为误差放大器。在此LDO结构的环路中存在两个极点：位于功率调整管栅极的p1和位于输出端的p2。为了推动相对较大的负载电流(30mA)同时保持低压降(Vds≈200mV)，Mp的尺寸需要非常大，因此点的寄生电容也非常大，栅漏电容Cgd由于miller效应被放大，因此点的等效电容约为50～60pF。另一方面，为了满足输出对高精度和低噪声的要求，环路增益通常较大，因此误差放大器需要拥有高的输出阻抗.点的极点频率远远小于极点p2，通常为几k赫兹。
极点的位置对负载非常敏感，当负载电流变大时，Mp的gmp和rds会分别增大和减少，同时两个极点会被推向更高的频率，但p2的移动速度会快于p1且两者间的距离快速拉大，相位裕量也同步增大。与之相应的，当负载电流减少时，Mp的gmp和rds会分别减少和增大，这将导致两个极点都向更低的频率移动。当p2频率低于UGF(unit gain frequency)时，环路的稳定性将无法保证。与此同时，无法被忽视的miller电容Cgd产生了一个右半平面的零点z1。在传统的LDO设计中，正零点z1由于处在较高的频段可以被忽略，而在全片上电容LDO的设计中，它会造成非常复杂的零极点分布进而影响到环路的稳定性。因而一个无补偿的LDO电流在低电流负载的情况下无法稳定。
在现代深亚微米的集成电路工艺下，单个MOSFET管所提供的增益越来越小。在轻负载的情况下，Mp提供的电压增益尚足以保持精确的电压输出及高PSR，但在重负载的情形下，Mp进入线性区，增益降低，因此环路中需要额外的一级增益。图4展示了简化的电路模块。
这里的Gm1是第一级放大器用以提高增益，其中C2是点的寄生电容(包括miller)电容，因此环路的主极点位于点Gm3是输出级的功率调节管。为了保证环路为负反馈，前两级的极性需要为负。这种结构下，环路产生了三个负极点和一个正零点：主极点pd位于Mp的栅极(点)，第一个非主极点pnd1位于输出端(点)，第二个非主极点pnd2位于点且pnd1的频率低于pnd2。当电路处于轻负载的情况下，同时也是稳定性最差的情况，由于巨大的rds，pnd2被推向低频甚至低于UGF，因此系统变得不稳定。为了解决这个问题，一个前馈结构被采取用于补偿这个非主极点。基本的前馈结构如图5所示：
这里的Gmf1和Gmf2建立了一个连接在点和输出端的前馈通路，此通路不能改变环路的极性，因此Gmf1和Gmf2必须是负极性。
在此前馈结构中，高增益模块(HGB)包括了Gm2和Gm3用以提升环路的DC增益，同时由Gmf1和Gmf2组成的高速模块(HSB)用以控制环路高频表现并生成一个高频通路用以补偿非主极点。图6展示了等效小信号模型。
寄生电容Cf2远远小于CL可以被忽略，点的输出阻抗Ro≈rds||Rfb||Rf2，其中Rf2是Gmf2的等效输出阻抗，因此开环传输函数为：
其中p-3dB为主极点，同时产生一个左半平面的零点fz和另一个极点p4≈1/2πRf1Cf1。Rf1可以选择非常小的值以将p4推向非常高的频段而无法影响稳定性。零点fz的频率为：
如果取fz为fz≈fnd1＝1/RoCL，则第一非主极点可以被抵消，系统成为一个双极点系统且原来的第二非主极点fnd2成为唯一的非主极点，它的频段通常在环路的UGF之外，因此系统环路稳定性得到保证。图7展示了简单的传输函数。
这里的fd是主极点，fnd1_HG和fnd2是分别位于输出端和点的两个非主极点。环路DC增益Adc可以表征为：Adc≌gm1R1Ro(gm2gm3R2+gmf1gmf2Rf1)
图7中的点虚线为原有HGB模块的环路响应，长虚线为独立的HSB模块的环路响应，实线为经过补偿的整体环路响应。非主极点fnd1_HG被左半平面的零点所抵消，同时UGF也相应被拓宽。因此在UGF内只存在一个极点，系统获得稳定并且由于GBW的拓宽，系统获得更好的瞬时响应。
由于fnd2的频率距离GBW频率较近，为了获得足够的相位裕量(LDO中通常为50°)，需要采取额外的补偿手段。本发明采用了一种零极点追踪技术用以解决这个问题。这种补偿手段的理念在于将能够产生左半平面零点的RC串联网络从传统的输出端移到电路内部以避免传统ESR补偿的缺点。图8展示了这种技术的框架：
这的Gm1-2表示前两级的增益放大器，CC为补偿电容，MC为一个偏置在线性区的MOSFET，以取代电阻，传输函数如下：
系统产生了一对零极点，同时左半平面的零点可以被设计为追踪第二非主极点fnd2以抵消此非主极点。从上述多项式的分母可以发现，它产生了两个根pd和pnd3。新的主极点pd由于点处较大的等效电容从而被推向了更低的频率，同时环路的GBW也相应减小。另一方面，当RcCc≌R1C1时，左半平面的零点zc可以追踪非主极点pnd2。尽管产生了一个新的极点pnd3，但由于它位于的频段较高，对系统的稳定性难以产生直接影响，故发明所示的LDO结构得到获得稳定。
与现有技术相比，本发明创造具有以下几个显著特点：
全片上电容的设计：传统的LDO电路为保证稳定性及瞬态响应，通常需要在输出端外挂巨大的输出电容作为负载，这将占据大量的PCB面积，造成较高的成本，不符合高集成、低成本的趋势。而本发明摒弃了传统的外挂电容，选用了pF级的负载电容，可以被集成在SoC上，大大降低了成本和芯片面积，同时采用了创新性的前馈补偿和零极点追踪技术，以弥补片上电容所带来的系统稳定性变差和瞬态响应下降。
由于采用了先进的工艺制成，本发明具有非常低的静态功耗，电路效率很高。同时，针对射频应用，本发明能够在高频端仍然拥有良好的PSR表现，系统噪声非常低，适用于VCO、PLL等对噪声敏感的射频电路。
图9展示了本发明的晶体管级结构。Mn1和Mn2作为输入端差分对，Mp1～Mp8和Mp1～Mp8构建了一个高增益的误差放大器，而Mp作为功率调整管拥有巨大的面积以驱动足够大的负载电流。MC和Cc组成了补偿用的零极点追踪模块。前馈高速模块HSB包括了Mf1～Mf5以及Mfp。
拥有NMOS输入对的对称OTA结构被采用作为误差放大器，并且叠加了cascode结构以提升DC增益。同时，由Mp1～Mp2构成的交叉耦合结构可以克服工艺的局限以获得额外的增益。MC被偏置在了线性区作为补偿电阻。
二极管式连接的Mp5在点产生了一个低的输出阻抗进而将极点推向了高频，同时建立了一条从电源到Mpf栅极的低阻通路。来自电源的波纹电压将无法通过Mpf，同时Mpf尺寸远小于Mp并承载一部分负载电流。
图10展示了环路的频率响应，实线是具有本发明补偿手段的响应曲线，虚线为没有任何补偿手段的频响曲线。可以看到，本发明的电路结构可以有效的改善电路的稳定性，55°的相位裕度也足以驱动绝大部分LDO应用。
图11展示了本发明电路在负载电流从轻载到满载剧烈变化时的瞬时输出电压响应，可以看到，在电流调制时间△t<0.4μs时，输出端冲击电压小于±200mV.
图12展示了输出电压对电源的开关响应，针对0.2μs的电源开关，稳压器输出可以在0.2μs内作出响应。
对于射频电路所关注的电源抑制比(power supply rejection，PSR)，本发明也有良好的表现。图13展示了在不同负载电流情况下稳压器的PSR响应，可以看到在低频处，本发明的PSR表现超过-70dB，而在1MHz高频段，PSR超过-40dB。
在本发明的结构下，根据工艺和应用的不同，可以衍生出各种变化，因此本发明具有广泛的适用性。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种用于射频电路的低功耗LDO电路，包括误差放大器Gm，第一PMOS管Mp，第一电阻Rf1，第二电阻Rf2，第一电容CL，所述第一PMOS管Mp的栅极连接至所述误差放大器Gm的输出端，所述第一PMOS管Mp的源极连接电源Vdd，所述第一PMOS管Mp的漏极通过依次串联连接的所述第一电阻Rf1和所述第二电阻Rf2接地，所述第一PMOS管Mp的漏极还通过所述第一电容CL接地；所述误差放大器Gm的电源端连接至所述电源Vdd，所述误差放大器Gm的反相输入端连接参考电压Vref，所述误差放大器Gm的正相输入端连接至所述第一电阻Rf1和所述第二电阻Rf2的串联连接端；其特征在于，所述低功耗LDO电路还包括：一端连接所述电源Vdd，另一端与所述误差放大器Gm的输出端和所述第一PMOS管Mp的栅极均连接的补偿单元，以及连接在所述误差放大器Gm的输出端与所述第一PMOS管Mp的漏极之间的前馈通路；
所述前馈通路用于建立一条高频的高带宽低增益通路，用以拓宽环路带宽以改善电路在高频区间的响应，同时补偿电路原有的复杂零极点分布；
所述补偿单元用于在电路内部建立一个等效ESR，以规避传统外部ESR所造成的高频响应衰减；该ESR用以产生额外的零极点对以改善环路的稳定性，所述补偿单元包括补偿电容Cc和开关管Mc，所述开关管Mc的第一端作为所述补偿单元的一端，所述补偿电容Cc的一端连接至所述开关管Mc的第二端，所述补偿电容Cc的另一端和所述开关管Mc的控制端作为所述补偿单元的另一端；且所述开关管Mc的控制端用于控制第一端与第二端之间的导通；所述前馈通路包括：连接在所述误差放大器Gm的输出端与所述第一PMOS管Mp的漏极之间的高增益模块，以及与所述高增益模块并联连接的高速模块；所述高增益模块用于提升环路的DC增益，所述高速模块用于控制环路高频信号并生成一个高频通路用以补偿非主极点；所述高增益模块包括依次串联连接的多级放大器，所述高速模块包括依次串联连接的多级放大器，且所述高增益模块中放大器的级数与所高速模块中放大器的级数相等；所述高增益模块包括依次串联连接的放大器Gm2和放大器Gm3，所述高速模块包括依次串联连接的放大器Gmf1和放大器Gmf2，且放大器Gmf1和放大器Gmf2的极性为负极性。
2.如权利要求1所述的低功耗LDO电路，其特征在于，所述开关管Mc为偏置在线性区的MOSFET。
3.如权利要求1或2所述的低功耗LDO电路，其特征在于，所述误差放大器Gm采用包括NMOS输入对的对称OTA结构。
CN201610093914.6A 2016-02-19 2016-02-19 一种用于射频电路的低功耗ldo电路 Active CN105739585B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610093914.6A CN105739585B (zh) 2016-02-19 2016-02-19 一种用于射频电路的低功耗ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610093914.6A CN105739585B (zh) 2016-02-19 2016-02-19 一种用于射频电路的低功耗ldo电路

Publications (2)

Publication Number Publication Date
CN105739585A CN105739585A (zh) 2016-07-06
CN105739585B true CN105739585B (zh) 2017-08-25

Family

ID=56245389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610093914.6A Active CN105739585B (zh) 2016-02-19 2016-02-19 一种用于射频电路的低功耗ldo电路

Country Status (1)

Country Link
CN (1) CN105739585B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10663993B2 (en) * 2016-07-15 2020-05-26 Qualcomm Incorporated Low-dropout regulator with band-reject power supply rejection ratio for phase locked loop voltage controlled oscillator
CN106774588B (zh) * 2016-12-05 2017-12-19 清华大学 一种采用模拟电路补偿电容的低压差线性稳压器
CN106774581B (zh) * 2017-01-25 2019-09-13 杭州士兰微电子股份有限公司 低压差线性稳压器及集成片上系统
US11016519B2 (en) * 2018-12-06 2021-05-25 Stmicroelectronics International N.V. Process compensated gain boosting voltage regulator
US10996699B2 (en) * 2019-07-30 2021-05-04 Stmicroelectronics Asia Pacific Pte Ltd Low drop-out (LDO) voltage regulator circuit
CN112947670B (zh) * 2021-04-01 2024-01-30 苏州喻芯半导体有限公司 一种可快速响应的ldo电路
CN114356010A (zh) * 2021-12-28 2022-04-15 上海力声特医学科技有限公司 高电源抑制、零极点内部补偿ldo电路及其实现方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009116679A (ja) * 2007-11-07 2009-05-28 Fujitsu Microelectronics Ltd リニアレギュレータ回路、リニアレギュレーション方法及び半導体装置
CN101853040A (zh) * 2010-07-05 2010-10-06 复旦大学 一种带前馈跨导的高电源抑制比低压差线性稳压器
CN102681581A (zh) * 2012-05-24 2012-09-19 苏州脉科库博环保科技有限公司 一种基于大摆率误差放大器的高精度高速ldo电路
US9122292B2 (en) * 2012-12-07 2015-09-01 Sandisk Technologies Inc. LDO/HDO architecture using supplementary current source to improve effective system bandwidth
CN104750149B (zh) * 2013-12-31 2016-09-28 北京兆易创新科技股份有限公司 一种低压差线性稳压器
CN104391533A (zh) * 2014-11-12 2015-03-04 记忆科技(深圳)有限公司 一种高电源抑制比ldo电路

Also Published As

Publication number Publication date
CN105739585A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN105739585B (zh) 一种用于射频电路的低功耗ldo电路
Kim et al. A capacitorless LDO regulator with fast feedback technique and low-quiescent current error amplifier
CN202486643U (zh) 高带宽低压差线性稳压源及系统级芯片
US20190004553A1 (en) Ripple pre-amplification based fully integrated low dropout regulator
CN105468075B (zh) 负压电荷泵反馈电路
CN100549898C (zh) 利用双向非对称缓冲器结构提高性能的ldo电路
CN103105883A (zh) 具有负载检测电路及动态零点补偿电路的线性稳压器
CN107491129B (zh) 一种高电源抑制比的低压差线性稳压器
CN103399607A (zh) 集成摆率增强电路的高psr低压差线性稳压器
CN111176358B (zh) 一种低功耗低压差线性稳压器
US9471075B2 (en) Compensation module and voltage regulator
CN104181972A (zh) 一种具有高电源抑制比特性的低压差线性稳压器
CN115328254B (zh) 一种基于多种频率补偿方式的高瞬态响应ldo电路
CN106484020A (zh) 低压差线性稳压电路
CN104238613A (zh) 一种数字电路低压差线性稳压器
CN103838287A (zh) 一种补偿零点动态调整的线性稳压器
CN107402594A (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN107505971A (zh) 一种驱动大电流负载的ldo调整器频率补偿方案
CN104898752A (zh) 一种快速瞬态响应的无电容型ldo
CN110399003B (zh) 一种相对负电源轨和相对正电源轨产生电路
CN105406826A (zh) 一种适合宽容性负载范围的三级运算放大器
CN117389371B (zh) 一种适用于ldo的双环路频率补偿电路及其补偿方法
WO2021047475A1 (zh) 一种运算放大器
CN207070017U (zh) 宽带无电感高线性度输出驱动缓冲器
CN205827288U (zh) 一种提高电源抑制比的高速ldo电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant