CN105719980A - 具有芯片测试结果信息的芯片与检查芯片测试结果的方法 - Google Patents

具有芯片测试结果信息的芯片与检查芯片测试结果的方法 Download PDF

Info

Publication number
CN105719980A
CN105719980A CN201410715999.8A CN201410715999A CN105719980A CN 105719980 A CN105719980 A CN 105719980A CN 201410715999 A CN201410715999 A CN 201410715999A CN 105719980 A CN105719980 A CN 105719980A
Authority
CN
China
Prior art keywords
chip
chip testing
logging modle
code
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410715999.8A
Other languages
English (en)
Other versions
CN105719980B (zh
Inventor
李文明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN105719980A publication Critical patent/CN105719980A/zh
Application granted granted Critical
Publication of CN105719980B publication Critical patent/CN105719980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

一种具有芯片测试结果信息的芯片与检查芯片测试结果的方法在此揭露。芯片包含芯片基板与设置在芯片基板上的记录模块。记录模块用以记录代表芯片是否通过芯片测试的状态代码。其方法包含下列步骤：对芯片执行芯片测试；以及在芯片的记录模块中记录状态代码，状态代码代表芯片是否通过芯片测试。透过本发明中将芯片测试结果的信息记录在记录模块上的芯片，使用者可以轻易地检查芯片是否通过芯片测试而不需要联系芯片制造商要求提供对应的测试记录文件。

Description

具有芯片测试结果信息的芯片与检查芯片测试结果的方法
技术领域
本发明是关于半导体制程，且特别是关于半导体制程中的芯片测试。
背景技术
近年来，多芯片封装(Multi-Chip-Package,MCP)技术被广泛的应用，将多个记忆体芯片封装在一起以提升记忆体的容量。然而，当封装后的芯片发生错误时，很难有效率地检查封装内的芯片是否有通过先前的芯片测试(chipprobingtest)。传统上的作法是将芯片信息如晶圆批号(lotnumber)、晶圆刻号(wafernumber)以及芯片座标等从芯片序号(chipID)中读出，并联系芯片制造商要求提供对应的测试记录文件，来往过程对于封测厂商来说十分繁复不便。
发明内容
本发明的一方面是关于一种具有芯片测试结果信息的芯片。在本发明的一实施例中，芯片包含芯片基板以及设置在该芯片基板上的记录模块。该记录模块用以记录状态代码，用以代表该芯片是否通过芯片测试。
在一实施例中，记录模块的一部分为可熔材质，可用电流熔断。
在一实施例中，记录模块还用以记录错误代码用以表示芯片于芯片测试中没有通过的测试项目。
在一实施例中，芯片还包含传输接口设置于芯片基板上，电性耦接记录模块，用以对应读取指令信号输出状态代码。
在另一实施例中，传输接口用以当状态代码表示芯片没有通过芯片测试时输出错误信号。
在一实施例中，记录模块还用以记录芯片识别代码。
在一实施例中，记录模块包含单次可编程非挥发性记忆体。
在一实施例中，芯片为动态随机存取记忆体芯片。
本发明的另一方面为一种检查芯片测试结果的方法。在本发明的一实施例中，该方法包含下列步骤：对芯片执行芯片测试，以及在芯片的记录模块中记录状态代码，状态代码代表芯片是否通过芯片测试。
在一实施例中该方法还包含：接收读取指令，输出状态代码以回应读取指令，以及根据状态代码检查芯片是否通过芯片测试。
在一实施例中该方法还包含：当所记录的状态代码表示芯片没有通过芯片测试时，输出错误信号。
在一实施例中，记录模块的多个部分为可用电流熔断，该方法还包含：以该芯片测试所使用的多个探针，根据所记录的状态代码，选择性的提供电流给记录模块中对应的部分。
在一实施例中，该方法还包含：以芯片测试所使用的探针，选择性的提供电流给记录模块中对应的部分以同时记录状态代码以及记录芯片识别代码。
在另一实施例中，该方法还包含：在记录芯片识别代码的后记录状态代码。
在一实施例中，记录模块还用以记录错误代码，该方法还包含：当芯片没有通过芯片测试时记录错误代码，其中错误代码用以表示芯片于芯片测试中没有通过的测试项目；以及以芯片测试所使用的探针，根据所记录的错误代码，选择性的提供电流给记录模块中对应的部分。
在一实施例中，该方法还包含：当所记录的状态代码表示芯片没有通过芯片测试时，输出对应于错误代码的错误信号。
综上所述，透过应用上述实施例中将芯片测试结果的信息记录在芯片的记录模块上的作法，使用者可以轻易地检查芯片是否通过芯片测试而不需要联系芯片制造商要求提供对应的测试记录文件。
须注意的是，上述发明内容说明以及后述的详细实施方式仅为示例，目的在于让本发明的上述目的、技术特征和优点能更明显易懂。
附图说明
图1为根据本发明一实施例所绘示的芯片示意图；
图2为根据本发明一实施例所绘示的记录步骤；
图3为根据本发明一实施例所绘示的检查步骤；
图4为根据本发明一实施例所绘示的芯片示意图；
图5为根据本发明一实施例所绘示的记录步骤；
图6为根据本发明一实施例所绘示的检查方法的流程图；
图7为根据本发明一实施例所绘示的检查方法的流程图。
具体实施方式
下文是举实施例配合所附附图作详细说明，以更好地理解本发明的实施方式，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
在全篇说明书与权利要求书所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。
关于本文中所使用的“约”、“大约”或“大致”一般通常是指数值的误差或范围于百分之二十以内，较好地是于百分之十以内，而更佳地则是于百分之五以内。文中若无明确说明，其所提及的数值皆视作为近似值，例如可如“约”、“大约”或“大致”所表示的误差或范围，或其他近似值。
虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。
此外，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。
图1为根据本发明一实施例所绘示的芯片100示意图。如图1中所示，芯片100包含芯片基板120与设置在芯片基板120上的记录模块140。记录模块140用以记录代表芯片100是否通过芯片测试的状态代码SC。举例来说，如果芯片100通过芯片测试，状态代码SC可设置为第一预设值(如：1)，如果芯片100没有通过芯片测试，状态代码SC可设置为第二预设值(如：0)。
在本实施例中，记录模块140包含可熔部分142，可用以代表一个二进位数值以记录状态代码SC。举例来说，如果状态代码SC被设置为1(即，芯片通过测试)，可熔部分142维持不熔断。另一方面，如果状态代码SC被设置为0(即，芯片没有通过测试)，可熔部分142被熔断。如此一来，芯片测试结果的信息便记录在芯片100上，以供需要的时候读出。
图2是根据本发明一实施例所绘示的上述记录步骤的示意图。记录步骤可透过芯片测试中使用的探针220来实现。控制信号CTRL被用以控制电性耦接到探针220的开关240。当控制信号被设置为ON时，开关240被设置在短路状态，而电流I可穿过探针220并熔断可熔部分142，以代表状态代码SC被设置为0(即：芯片没有通过测试)。另一方面，当控制信号被设置为OFF时，开关240被设置在开路状态，而可熔部分142维持在没有被熔断的状态，以代表状态代码SC被设置为1(即：芯片通过测试)。
请参考图3。在本发明的一实施例中，芯片100可还包含设置于芯片基板120上的传输接口160。传输接口160电性耦接记录模块140，用以与目标装置180通讯。并透过检查步骤提供芯片测试结果的信息。
举例来说，在本发明一实施例中，传输接口160可从目标装置180接收读取指令信号READ_CMD，并对应读取指令信号READ_CMD输出状态代码SC。
具体来说，根据本实施例，在检查步骤中，当芯片100连接到目标装置180时，传输接口160首先被设置监控是否接收到读取指令信号READ_CMD。当接收到读取指令信号READ_CMD，传输接口160用以读出记录在记录模块140中可熔部分142上的状态代码SC，并在数个周期后输出状态代码SC给目标装置180。目标装置180用以从芯片100接收状态代码SC，使用者便能根据目标装置180所接收的状态代码SC得知芯片100是否通过芯片测试。
在另一实施例中，当目标装置180连接到芯片100时，如果记录模块140中所记录的状态代码SC表示芯片100没有通过芯片测试，传输接口160可输出错误信号ERR给目标装置180，使用者便能根据目标装置180所接收的错误信号ERR得知芯片100没有通过芯片测试。
图4为根据本发明另一实施例所绘示的芯片100示意图。在本实施例中，记录模块140可包含可熔部分142，以及N个可熔部分144，其中N属于正整数。每一可熔部分144代表一个二进位的位数以记录错误代码FC的一个位。当芯片100没有通过芯片测试的情况下，错误代码FC用来代表芯片100没有通过芯片测试的测试项目。N个可熔部分144可用来代表N个位的错误代码FC。
在本实施例中，芯片100中的错误代码FC可代表芯片100没有通过的相对应的测试项目。举例来说，如果芯片100为记忆体芯片，相对应的测试项目可能包含安装性故障(stuckatfault，SAF)、转态延迟错误(transitionfault，TF)、耦合错误(couplingfault，CF)、邻近图形敏感错误(neighborhoodpatternsensitivefault，NPSF)、位置解码故障(addressdecodingfault，AF)等等。如果芯片100没有通过芯片测试的测试项目为转态延迟错误，错误代码FC可被设置为TF，或是二进位中十六位的0101010001000110以代表转态延迟错误。
图5为根据本发明一实施例所绘示的记录步骤。与上述实施例中相似地，记录步骤可透过芯片测试中使用的探针220来实现。控制信号CTRL被用以控制电性耦接到探针220的开关240。控制信号CTRL可在不同时脉周期间在ON和OFF之间切换。在每一个时脉周期中，控制信号CTRL依据要被记录在相对应的可熔部分142和可熔部分144上的二进位值而被设置在ON或是OFF。
具体来说，在一实施例中，当在目前的时脉周期中控制信号为ON时，开关240被设置在短路状态，而电流I可穿过探针220并熔断可熔部分142或可熔部分144，以代表状态代码SC或是错误代码FC所对应到的位被设置为0。另一方面，当在目前的时脉周期中控制信号被设置为OFF时，开关240被设置在开路状态，而可熔部分142或可熔部分144维持在没有被熔断的状态，以代表状态代码SC或是错误代码FC所对应到的位被设置为1。
也就是说，如果错误代码FC的第K个位被设置为1，则第K级的可熔部分144便维持不被熔断，相对地，如果错误代码FC的第K个位被设置为0，则第K级的可熔部分144便被熔断，其中K为不大于N的正整数。因此，芯片测试更详细的信息便可记录在芯片上，以便在有需要的时候读出。
与上述实施例相似地，在本实施例中，芯片测试更详细的信息可以在接收到读取指令信号READ_CMD时被读出。传输接口160可用以在数个周期后读出记录在记录模块140上的状态代码SC以及错误代码FC。使用者便能根据从目标装置180所接收的状态代码SC以及错误代码DC得知芯片100是否通过芯片测试，并(在芯片100没有通过芯片测试的情况下)得知芯片100没有通过的测试项目。
相似地，传输接口160亦可根据记录在记录模块140中的状态代码SC以及错误代码DC，输出对应的错误信号ERR给连接到芯片100的目标装置180，使用者便能根据目标装置180所接收的错误信号ERR得知芯片100没有通过芯片测试。
再次参照图5。记录模块140可还包含N个可熔部分146，其中N属于正整数。每一可熔部分146代表一个二进位的位数以记录芯片识别代码ID的一个位。芯片识别代码ID用以表示芯片信息如晶圆批号(lotnumber)、晶圆刻号(wafernumber)等等。N个可熔部分146可用来代表N个位的芯片识别代码ID。芯片识别代码ID的记录方法与以上段落中所揭露的状态代码SC与错误代码FC的记录方法相似，于此不再赘述。
上述所揭露的实施例中提及的记录模块140可由非挥发性记忆体所实作。例如说，记录模块140可包含单次可编程非挥发性记忆体。可熔部分142可由与芯片制程过程中所使用的相同物质所实作，如多晶硅、铝、铜、钨等等。
在本实施例中所揭露的技术可应用于使用多芯片封装(Multi-ChipPackage)技术的芯片，如动态随机存取记忆体芯片。
图6为根据本发明一实施例所绘示的检查方法的流程图。图6中所示的方法包含步骤610以及步骤620。在步骤610中，对芯片100执行芯片测试。在步骤620中，在芯片100的记录模块140中记录状态代码SC，其中状态代码SC代表芯片100是否通过芯片测试。
检查芯片测试结果的方法可还包含步骤630、步骤632以及步骤634。在步骤630中，接收读取指令信号READ_CMD。在步骤632中，输出状态代码SC以回应读取指令信号READ_CMD。在步骤634中，根据状态代码SC检查芯片100是否通过芯片测试。
图7为根据本发明另一实施例所绘示的检查方法的流程图。在本实施例中，检查方法包含步骤610、步骤620且还包含步骤640。在步骤640中，当所记录的状态代码SC表示芯片100没有通过该芯片测试时，输出错误信号ERR。
在本发明的一实施例中，上述方法可还包含以芯片测试所使用的探针220，根据所记录的状态代码SC，选择性的提供电流给记录模块140中对应的所述部分142，以及以芯片测试所使用的探针220，选择性的提供电流给记录模块140中对应的部分146以记录芯片识别代码ID。由于上述的记录步骤皆以芯片测试所使用的探针220实作，因此记录步骤可同时执行，亦可根据实际需求分别依序执行。
在本发明的另一实施例中，上述方法还包含当芯片100没有通过芯片测试时记录错误代码FC，并以芯片测试所使用的探针220，根据所记录的错误代码FC，选择性的提供电流给记录模块140中对应的所述部分144。此外，上述方法可还包含当所记录的状态代码SC表示芯片100没有通过芯片测试时，根据所记录的错误代码FC输出错误信号ERR。
在上述实施例中，开关240可由双极接面晶体管(BipolarJunctionTransistors，BJTs)、金属氧化物半导体场效晶体管(MetalOxideSemiconductorFieldEffectTransistors，MOSFETs)、薄膜晶体管(Thin-FilmTransistors，TFTs)或为熟悉此技艺者所知其他种类的晶体管等所实作。
综上所述，如于前述实施例中所揭露的，通过将芯片测试结果的信息记录在芯片100的记录模块140中，使用者可以轻易而有效率的检查芯片100是否通过芯片测试，不需联系芯片制造商要求提供对应的测试记录文件。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (18)

1.一种具有芯片测试结果信息的芯片，其特征在于，包含：
一芯片基板；以及
一记录模块，设置在该芯片基板上，该记录模块用以记录一状态代码，该状态代码代表该芯片是否通过一芯片测试。
2.根据权利要求1所述的具有芯片测试结果信息的芯片，其特征在于，该记录模块的一部分为可熔材质，可用电流熔断。
3.根据权利要求1所述的具有芯片测试结果信息的芯片，其特征在于，该记录模块还用以记录一错误代码用以表示该芯片于该芯片测试中没有通过的一测试项目。
4.根据权利要求1所述的具有芯片测试结果信息的芯片，其特征在于，还包含：
一传输接口设置于该芯片基板上，电性耦接该记录模块，用以对应一读取指令信号输出该状态代码。
5.根据权利要求1所述的具有芯片测试结果信息的芯片，其特征在于，还包含：
一传输接口设置于该芯片基板上，电性耦接该记录模块，用以当该状态代码表示该芯片没有通过该芯片测试时输出一错误信号。
6.根据权利要求1所述的具有芯片测试结果信息的芯片，其特征在于，该记录模块还用以记录一芯片识别代码。
7.根据权利要求1所述的具有芯片测试结果信息的芯片，其特征在于，该记录模块包含一单次可编程非挥发性记忆体。
8.根据权利要求1所述的具有芯片测试结果信息的芯片，其特征在于，该芯片为一动态随机存取记忆体芯片。
9.一种检查芯片测试结果的方法，其特征在于，包含
对一芯片执行一芯片测试；以及
在该芯片的一记录模块中记录一状态代码，该状态代码代表该芯片是否通过该芯片测试。
10.根据权利要求9所述的检查芯片测试结果的方法，其特征在于，还包含：
接收一读取指令信号；
输出该状态代码以回应该读取指令信号；以及
根据该状态代码检查该芯片是否通过该芯片测试。
11.根据权利要求9所述的检查芯片测试结果的方法，其特征在于，还包含：
当所记录的该状态代码表示该芯片没有通过该芯片测试时，输出一错误信号。
12.根据权利要求9所述的检查芯片测试结果的方法，其特征在于，该记录模块的多个部分为可用电流熔断，该方法还包含：
以该芯片测试所使用的多个探针，根据所记录的该状态代码，选择性的提供电流给该记录模块中对应的所述部分。
13.根据权利要求12所述的检查芯片测试结果的方法，其特征在于，还包含：
以该芯片测试所使用的所述探针，选择性的提供电流给该记录模块中对应的所述部分以同时记录该状态代码以及记录一芯片识别代码。
14.根据权利要求12所述的检查芯片测试结果的方法，其特征在于，还包含：
以该芯片测试所使用的所述探针，选择性的提供电流给该记录模块中对应的所述部分，在记录一芯片识别代码的后记录该状态代码。
15.根据权利要求12所述的检查芯片测试结果的方法，其特征在于，该记录模块还用以记录一错误代码，该方法还包含：
当该芯片没有通过该芯片测试时记录该错误代码，该错误代码用以表示该芯片于该芯片测试中没有通过的一测试项目；以及
以该芯片测试所使用的所述探针，根据所记录的该错误代码，选择性的提供电流给该记录模块中对应的所述部分。
16.根据权利要求15所述的检查芯片测试结果的方法，其特征在于，还包含：
当所记录的该状态代码表示该芯片没有通过该芯片测试时，输出对应于该错误代码的一错误信号。
17.根据权利要求9所述的检查芯片测试结果的方法，其特征在于，该记录模块包含一单次可编程非挥发性记忆体。
18.根据权利要求9所述的检查芯片测试结果的方法，其特征在于，该芯片为一动态随机存取记忆体芯片。
CN201410715999.8A 2014-08-22 2014-12-01 具有芯片测试结果信息的芯片与检查芯片测试结果的方法 Active CN105719980B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/465,842 US20160054382A1 (en) 2014-08-22 2014-08-22 Method for checking result of chip probing test and chip thereof
US14/465,842 2014-08-22

Publications (2)

Publication Number Publication Date
CN105719980A true CN105719980A (zh) 2016-06-29
CN105719980B CN105719980B (zh) 2018-11-27

Family

ID=55348131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410715999.8A Active CN105719980B (zh) 2014-08-22 2014-12-01 具有芯片测试结果信息的芯片与检查芯片测试结果的方法

Country Status (3)

Country Link
US (1) US20160054382A1 (zh)
CN (1) CN105719980B (zh)
TW (1) TWI553762B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111273156B (zh) * 2020-02-24 2022-01-11 江苏传艺科技股份有限公司 GaN毫米波功率放大器芯片用在线测试系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484835A (zh) * 2000-12-28 2004-03-24 因芬尼昂技术里奇蒙有限合伙人公司 并列测试及烧录系统中读取半导体晶元资料之方法
CN102262207A (zh) * 2010-05-27 2011-11-30 上海华虹Nec电子有限公司 一种soc芯片测试结果快速判断方法
CN102339242A (zh) * 2010-07-23 2012-02-01 鸿富锦精密工业（深圳）有限公司 计算机系统数据修复装置
CN103177770A (zh) * 2007-05-11 2013-06-26 旺宏电子股份有限公司 存储器、修复系统与其测试方法
US20140185399A1 (en) * 2012-12-28 2014-07-03 SK Hynix Inc. Test mediation device and system and method for testing memory device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4291596B2 (ja) * 2003-02-26 2009-07-08 株式会社ルネサステクノロジ 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法
US7802157B2 (en) * 2006-06-22 2010-09-21 Micron Technology, Inc. Test mode for multi-chip integrated circuit packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484835A (zh) * 2000-12-28 2004-03-24 因芬尼昂技术里奇蒙有限合伙人公司 并列测试及烧录系统中读取半导体晶元资料之方法
CN103177770A (zh) * 2007-05-11 2013-06-26 旺宏电子股份有限公司 存储器、修复系统与其测试方法
CN102262207A (zh) * 2010-05-27 2011-11-30 上海华虹Nec电子有限公司 一种soc芯片测试结果快速判断方法
CN102339242A (zh) * 2010-07-23 2012-02-01 鸿富锦精密工业（深圳）有限公司 计算机系统数据修复装置
US20140185399A1 (en) * 2012-12-28 2014-07-03 SK Hynix Inc. Test mediation device and system and method for testing memory device

Also Published As

Publication number Publication date
CN105719980B (zh) 2018-11-27
TWI553762B (zh) 2016-10-11
TW201608658A (zh) 2016-03-01
US20160054382A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
Dekker et al. A realistic fault model and test algorithms for static random access memories
JP5602187B2 (ja) 欠陥フラッシュメモリダイの動作不能化
US7894232B2 (en) Semiconductor device having user field and vendor field
US20130212207A1 (en) Architecture and method for remote memory system diagnostic and optimization
US7512001B2 (en) Semiconductor memory device, test system including the same and repair method of semiconductor memory device
TWI451106B (zh) 晶圓測試系統及其測試方法
KR20000028580A (ko) 불휘발성반도체메모리ｉｃ
TW410289B (en) Digital circuit using memory for monitoring signals for occurrences of predefined breakpoint conditions
US9063827B2 (en) Systems and methods for storing and retrieving a defect map in a DRAM component
JP2009514088A (ja) フラッシュメモリをテストするための方法、システム、および、コンピュータで読み取り可能なコード
US20100318874A1 (en) Electronic memory device and method for error correcting thereof
US20150363259A1 (en) Managing a storage device using a hybrid controller
US9305664B2 (en) Memory repair categorization tracking
US20120124280A1 (en) Memory controller with emulative internal memory buffer
TWI392884B (zh) 多晶片封裝體之測試方法及測試電路
CN105719980A (zh) 具有芯片测试结果信息的芯片与检查芯片测试结果的方法
JP2006196159A (ja) 個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージ
CN102918508A (zh) 采用无探针跟踪捕获的重播体系结构执行
TWI397917B (zh) 記憶體晶片及其操作方法
CN115792580B (zh) 芯片检测系统及可编辑芯片检测系统
TW567605B (en) Method for identifying semiconductor integrated circuit device, method for manufacturing semiconductor integrated circuit device, semiconductor integrated circuit device and semiconductor chip
CN109801667B (zh) 一种并行静态存储器地址线断路测试方法
JP2002123432A (ja) 複合メモリ装置およびその選別方法
JP4734762B2 (ja) メモリカード
CN108400801B (zh) 利用传感器输出线搭载数据通讯的装置及其设定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant