CN105699880A - Avss管脚及vss管脚的开路测试方法 - Google Patents

Avss管脚及vss管脚的开路测试方法 Download PDF

Info

Publication number
CN105699880A
CN105699880A CN201610169575.5A CN201610169575A CN105699880A CN 105699880 A CN105699880 A CN 105699880A CN 201610169575 A CN201610169575 A CN 201610169575A CN 105699880 A CN105699880 A CN 105699880A
Authority
CN
China
Prior art keywords
pin
chip
avss
test
vss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610169575.5A
Other languages
English (en)
Other versions
CN105699880B (zh
Inventor
冯明亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Integrated Circuit Design Beijing Co Ltd
Original Assignee
Renesas Integrated Circuit Design Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Integrated Circuit Design Beijing Co Ltd filed Critical Renesas Integrated Circuit Design Beijing Co Ltd
Priority to CN201610169575.5A priority Critical patent/CN105699880B/zh
Publication of CN105699880A publication Critical patent/CN105699880A/zh
Application granted granted Critical
Publication of CN105699880B publication Critical patent/CN105699880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种AVSS管脚及VSS管脚的开路测试方法，其中，AVSS管脚的开路测试方法包括：在芯片的AVSS系管脚中，选取一个管脚作为测试管脚，其中，AVSS系管脚是芯片的所有管脚中使用模拟电源进行供电的管脚；对AVSS系管脚中的其余管脚印加电流，并测量测试管脚的电压；将测试管脚的电压值与预先得到的AVSS管脚未开路情况下的测试管脚电压值进行比较；如果测试管脚的电压值高于AVSS管脚未开路情况下的测试管脚电压值，则确定AVSS管脚开路；其中，芯片的AVSS与VSS管脚通过引线框架短接。本发明对VSS与AVSS管脚通过引线框架短接的芯片，能够判断出AVSS或VSS管脚是否开路，且测试时间较短。

Description

AVSS管脚及VSS管脚的开路测试方法
技术领域
本发明涉及芯片管脚开路测试技术领域，尤其涉及一种AVSS管脚及VSS管脚的开路测试方法。
背景技术
芯片在封装过程中，为了节省芯片的管脚数，会把相似功能的管脚在芯片内部短接，封装成一个管脚。比较常见的就是数字地(VSS)和模拟地(AVSS)通过引线框架短接，封装后的产品只有一个地管脚。这种通过引线框架短接的方法叫做Irlandbonding，其原理图如图1所示，图1圈内所示即为通过引线框架短接VSS和AVSS。
开短路测试(OpenShortTest，即O/S测试)，又称导通测试(ContinuityTest)或接触测试(ContactTest)，能够非常快速地发现芯片的各个引脚间是否有短路，以及在芯片封装时是否绑定失效(missingbondwires)；还能发现测试时接触是否良好，探针卡或测试座是否有问题。开短路测试通常在测试程序的最前面执行。
O/S测试分为open_short_to_VDD测试和open_short_to_VSS测试。一般来说芯片的每个引脚都设有保护电路(或称为泄放电路)，如图2所示，该保护电路是两个首尾相接的二极管，一端接VDD，一端接VSS，信号从两个二极管的接点进来。进行open_short_to_VDD测试时，先把芯片的VDD和VSS引脚接0伏(或接地)，再给每个芯片引脚供给一个从芯片到测试机(即PMU，PrecisionMeasurementUnit，精密测量单元)的-100μA电流，然后测所需要测试的引脚的电压。引脚电压的正常值应该是一个二极管的偏差电压-0.7伏左右，一般设正常区间的上限为-1.5伏，下限为-0.2伏。如果测得的引脚电压小于-1.5伏，则判断为开路错误(openfail)，如果测得的引脚电压大于-0.2伏，则判断为短路错误(shortfail)。open_short_to_VSS测试的原理基本相同，不再赘述。
但是，上述O/S测试对特殊封装形式的产品是无法进行测试的，例如，AVSS和VSS通过引线框架封装的产品。在实际生产过程中，一旦出现AVSS管脚开路的情况，会造成模拟系地点位浮动，从而影响芯片性能。
发明内容
本发明提供了一种AVSS管脚及VSS管脚的开路测试方法，以至少解决现有的开短路测试方法对于VSS管脚和AVSS管脚通过引线框架短接封装的产品，不能判断出地管脚是否开路的问题。
根据本发明的一个方面，提供了一种AVSS管脚的开路测试方法，包括：在芯片的AVSS系管脚中，选取一个管脚作为测试管脚，其中，所述AVSS系管脚是所述芯片的所有管脚中使用模拟电源进行供电的管脚；对所述AVSS系管脚中的其余管脚印加电流，并测量所述测试管脚的电压；将所述测试管脚的电压值与预先得到的AVSS管脚未开路情况下的测试管脚电压值进行比较；如果所述测试管脚的电压值高于所述AVSS管脚未开路情况下的测试管脚电压值，则确定所述AVSS管脚开路；其中，所述芯片的所述AVSS管脚与VSS管脚通过引线框架短接。
在一个实施例中，所述电流通过与所述芯片连接的测试机印加。
在一个实施例中，所述电流的大小按照所述芯片的额定电流值进行设定。
在一个实施例中，如果对多个芯片的AVSS管脚进行开路测试，所述方法还包括：确定AVSS管脚开路的芯片为不合格芯片，AVSS管脚未开路的芯片为合格芯片；分别统计所述多个芯片中不合格芯片的个数和合格芯片的个数，并生成统计结果曲线图。
根据本发明的另一个方面，提供了一种VSS管脚的开路测试方法，包括：在芯片的VSS系管脚中，选取一个管脚作为测试管脚，其中，所述VSS系管脚是所述芯片的所有管脚中使用数字电源进行供电的管脚；对所述VSS系管脚中的其余管脚印加电流，并测量所述测试管脚的电压；将所述测试管脚的电压值与预先得到的VSS管脚未开路情况下的测试管脚电压值进行比较；如果所述测试管脚的电压值高于所述VSS管脚未开路情况下的测试管脚电压值，则确定所述VSS管脚开路；其中，所述芯片的AVSS管脚与所述VSS管脚通过引线框架短接。
在一个实施例中，所述电流通过与所述芯片连接的测试机印加。
在一个实施例中，所述电流的大小按照所述芯片的额定电流值进行设定。
在一个实施例中，如果对多个芯片的VSS管脚进行开路测试，所述方法还包括：确定VSS管脚开路的芯片为不合格芯片，VSS管脚未开路的芯片为合格芯片；分别统计所述多个芯片中不合格芯片的个数和合格芯片的个数，并生成统计结果曲线图。
通过本发明的AVSS管脚及VSS管脚的开路测试方法，测量AVSS系管脚(或VSS系管脚)中的某一管脚的电压值，对其它AVSS系管脚(或VSS系管脚)印加电流，来判断AVSS管脚(或VSS系管脚)是否有开路；且测试电压的管脚不印加电流，提高了测试精度。本发明对于VSS管脚和AVSS管脚通过引线框架短接封装的芯片，能够判断出AVSS管脚(或VSS系管脚)是否开路，从而确定是否为合格产品，以提升出库产品的品质，减少客户投诉和索赔。另外，测试时间较短，对测试成本的影响基本可以忽略不计。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的限定。在附图中：
图1是现有技术的芯片地管脚通过引线框架短接的封装示意图；
图2是现有技术的开短路测试的原理示意图；
图3是本发明实施例的AVSS管脚的开路测试方法的流程图；
图4是本发明实施例的VSS管脚的开路测试方法的流程图；
图5是本发明实施例的AVSS管脚的开路测试方法的测试示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。
本发明实施例提供了一种芯片的地管脚的开路测试方法，地管脚包括：AVSS(模拟地)管脚和VSS(数字地)管脚。本发明适用于AVSS管脚与VSS管脚通过引线框架短接的芯片结构。
下面分别对AVSS管脚的开路测试方法与VSS管脚的开路测试方法进行说明。
图3是本发明实施例的AVSS管脚的开路测试方法的流程图，如图3所示，该方法包括：
步骤S301，在芯片的AVSS系管脚中，选取一个管脚作为测试管脚，其中，AVSS系管脚是芯片的所有管脚中使用模拟电源进行供电的管脚。
步骤S302，对AVSS系管脚中的其余管脚印加电流，并测试测试管脚的电压。
步骤S303，将测试管脚的电压值与预先得到的AVSS管脚未开路情况下的测试管脚电压值进行比较。
步骤S304，如果测试管脚的电压值高于AVSS管脚未开路情况下的测试管脚电压值，则确定AVSS管脚开路；其中，芯片的AVSS管脚与VSS管脚通过引线框架短接。
通过上述测试方法，测量AVSS系管脚中的某一管脚的电压值，对其它AVSS系管脚印加电流，来判断AVSS管脚是否有开路；且测试电压的管脚不印加电流，提高了测试精度。本发明对于VSS管脚和AVSS管脚通过引线框架短接封装的芯片，能够判断出AVSS管脚是否开路，从而确定是否为合格产品，以提升出库产品的品质，减少客户投诉和索赔。另外，测试时间较短(小于10ms)，对测试成本的影响基本可以忽略不计。
上述电流可以通过与芯片连接的测试机印加。具体的，测试机可以使用现有技术中的测试机。所印加的电流的大小可以按照芯片的额定电流值进行设定，以免损坏芯片。
如果对多个芯片的AVSS管脚进行开路测试，上述方法还可以包括：确定AVSS管脚开路的芯片为不合格芯片，AVSS管脚未开路的芯片为合格芯片；分别统计多个芯片中不合格芯片的个数和合格芯片的个数，并生成统计结果曲线图。方便相关人员查看。具体的，统计结果曲线图的横坐标可以是所测的电压值，纵坐标可以为产品个数。
图4是本发明实施例的VSS管脚的开路测试方法的流程图，如图4所示，该方法包括：
步骤S401，在芯片的VSS系管脚中，选取一个管脚作为测试管脚，其中，VSS系管脚是芯片的所有管脚中使用数字电源进行供电的管脚。
步骤S402，对VSS系管脚中的其余管脚印加电流，并测试测试管脚的电压。
步骤S403，将测试管脚的电压值与预先得到的VSS管脚未开路情况下的测试管脚电压值进行比较。
步骤S404，如果测试管脚的电压值高于VSS管脚未开路情况下的测试管脚电压值，则确定VSS管脚开路；其中，芯片的AVSS管脚与VSS管脚通过引线框架短接。
通过上述测试方法，测量VSS系管脚中的某一管脚的电压值，对其它VSS系管脚印加电流，来判断VSS管脚是否有开路；且测试电压的管脚不印加电流，提高了测试精度。本发明对于VSS管脚和AVSS管脚通过引线框架短接封装的芯片，能够判断出VSS管脚是否开路，从而确定是否为合格产品，以提升出库产品的品质，减少客户投诉和索赔。另外，测试时间较短(小于10ms)，对测试成本的影响基本可以忽略不计。
上述电流可以通过与芯片连接的测试机印加，具体的，测试机可以使用现有技术中的测试机。所印加的电流的大小可以按照芯片的额定电流值进行设定，以免损坏芯片。
如果对多个芯片的VSS管脚进行开路测试，上述方法还可以包括：确定VSS管脚开路的芯片为不合格芯片，VSS管脚未开路的芯片为合格芯片；分别统计多个芯片中不合格芯片的个数和合格芯片的个数，并生成统计结果曲线图。方便相关人员查看。具体的，统计结果曲线图的横坐标可以是所测的电压值，纵坐标可以为产品个数。
下面以AVSS管脚的开路测试为例，结合图5对上述测试方法进行详细说明。如图5所示，P1、P2、P3是AVSS系管脚，对P2和P3印加1mA的电流，测试P1的电压。在产品设计过程中，AVSS管脚和VSS管脚之间存在数Ω的电阻，如果AVSS管脚开路，P1的电压值相对于AVSS没有开路的情况被抬高，这样通过P1的测试电压值，能够区分出AVSS管脚是否开路。具体的，对于所测试的芯片，AVSS管脚未开路的情况下，P1的电压值大约是4.5mV，AVSS管脚开路的情况下，P1的测试电压值大约是14.5mV，显然，通过电压值的比较，可以很容易的确定AVSS管脚是否开路，进而可以区分出不良产品。判定基准为电阻通断，测量结果属于mV级。在实验过程中，使用本发明上述方法得到测试结果后，可以通过X射线对芯片进行拍照，来核实测试结果，最终的结论是测试结果准确可靠。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种AVSS管脚的开路测试方法，其特征在于，包括：
在芯片的AVSS系管脚中，选取一个管脚作为测试管脚，其中，所述AVSS系管脚是所述芯片的所有管脚中使用模拟电源进行供电的管脚；
对所述AVSS系管脚中的其余管脚印加电流，并测量所述测试管脚的电压；
将所述测试管脚的电压值与预先得到的AVSS管脚未开路情况下的测试管脚电压值进行比较；
如果所述测试管脚的电压值高于所述AVSS管脚未开路情况下的测试管脚电压值，则确定所述AVSS管脚开路；
其中，所述芯片的所述AVSS管脚与VSS管脚通过引线框架短接。
2.根据权利要求1所述的方法，其特征在于，所述电流通过与所述芯片连接的测试机印加。
3.根据权利要求1所述的方法，其特征在于，所述电流的大小按照所述芯片的额定电流值进行设定。
4.根据权利要求1所述的方法，其特征在于，如果对多个芯片的AVSS管脚进行开路测试，所述方法还包括：
确定AVSS管脚开路的芯片为不合格芯片，AVSS管脚未开路的芯片为合格芯片；
分别统计所述多个芯片中不合格芯片的个数和合格芯片的个数，并生成统计结果曲线图。
5.一种VSS管脚的开路测试方法，其特征在于，包括：
在芯片的VSS系管脚中，选取一个管脚作为测试管脚，其中，所述VSS系管脚是所述芯片的所有管脚中使用数字电源进行供电的管脚；
对所述VSS系管脚中的其余管脚印加电流，并测量所述测试管脚的电压；
将所述测试管脚的电压值与预先得到的VSS管脚未开路情况下的测试管脚电压值进行比较；
如果所述测试管脚的电压值高于所述VSS管脚未开路情况下的测试管脚电压值，则确定所述VSS管脚开路；
其中，所述芯片的AVSS管脚与所述VSS管脚通过引线框架短接。
6.根据权利要求5所述的方法，其特征在于，所述电流通过与所述芯片连接的测试机印加。
7.根据权利要求5所述的方法，其特征在于，所述电流的大小按照所述芯片的额定电流值进行设定。
8.根据权利要求5所述的方法，其特征在于，如果对多个芯片的VSS管脚进行开路测试，所述方法还包括：
确定VSS管脚开路的芯片为不合格芯片，VSS管脚未开路的芯片为合格芯片；
分别统计所述多个芯片中不合格芯片的个数和合格芯片的个数，并生成统计结果曲线图。
CN201610169575.5A 2016-03-23 2016-03-23 Avss管脚及vss管脚的开路测试方法 Active CN105699880B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610169575.5A CN105699880B (zh) 2016-03-23 2016-03-23 Avss管脚及vss管脚的开路测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610169575.5A CN105699880B (zh) 2016-03-23 2016-03-23 Avss管脚及vss管脚的开路测试方法

Publications (2)

Publication Number Publication Date
CN105699880A true CN105699880A (zh) 2016-06-22
CN105699880B CN105699880B (zh) 2018-06-08

Family

ID=56231359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610169575.5A Active CN105699880B (zh) 2016-03-23 2016-03-23 Avss管脚及vss管脚的开路测试方法

Country Status (1)

Country Link
CN (1) CN105699880B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192118A (zh) * 2018-11-22 2019-01-11 京东方科技集团股份有限公司 键合不良的检测方法和检测装置
WO2019051838A1 (zh) * 2017-09-18 2019-03-21 深圳市汇顶科技股份有限公司 芯片开短路测试装置、方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021605A (ja) * 1999-07-07 2001-01-26 Tempearl Ind Co Ltd 短絡電流測定装置
JP2003123850A (ja) * 2001-10-10 2003-04-25 Makita Corp 内部短絡セルの検出方法およびそれを用いた検出装置
CN201499018U (zh) * 2009-08-14 2010-06-02 国网电力科学研究院武汉南瑞有限责任公司 智能式断路器控制器
CN101949990A (zh) * 2010-09-25 2011-01-19 苏州华芯微电子股份有限公司 Ic管脚开短路测试方法
CN103543368A (zh) * 2012-07-16 2014-01-29 华润赛美科微电子(深圳)有限公司 集成电路开/短路测试方法及测试机

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021605A (ja) * 1999-07-07 2001-01-26 Tempearl Ind Co Ltd 短絡電流測定装置
JP2003123850A (ja) * 2001-10-10 2003-04-25 Makita Corp 内部短絡セルの検出方法およびそれを用いた検出装置
CN201499018U (zh) * 2009-08-14 2010-06-02 国网电力科学研究院武汉南瑞有限责任公司 智能式断路器控制器
CN101949990A (zh) * 2010-09-25 2011-01-19 苏州华芯微电子股份有限公司 Ic管脚开短路测试方法
CN103543368A (zh) * 2012-07-16 2014-01-29 华润赛美科微电子(深圳)有限公司 集成电路开/短路测试方法及测试机

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王展: "元器件开短路测试应用", 《电子质量》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019051838A1 (zh) * 2017-09-18 2019-03-21 深圳市汇顶科技股份有限公司 芯片开短路测试装置、方法及系统
CN109192118A (zh) * 2018-11-22 2019-01-11 京东方科技集团股份有限公司 键合不良的检测方法和检测装置

Also Published As

Publication number Publication date
CN105699880B (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
CN104965187B (zh) 一种基于关键器件的智能电能表加速退化试验方法
CN201392350Y (zh) 一种抗干扰异步修调晶圆测试用探针卡
CN101949990B (zh) Ic管脚开短路测试方法
CN105070320B (zh) 一种存储器晶圆测试方法及存储器测试机
CN208507632U (zh) 一种晶圆测试成品率实时监控系统
CN104076194B (zh) 测试集成电路封装件的输出短路电流
US20080265928A1 (en) Semiconductor device and test method therefor
CN101510520A (zh) 一种抗干扰异步修调晶圆测试方法
CN103267940B (zh) 多模块平行测试系统
Dobbelaere et al. Analog fault coverage improvement using final-test dynamic part average testing
CN103543368A (zh) 集成电路开/短路测试方法及测试机
US10670649B2 (en) Bondwire testing of IC using pin diode signatures
CN105699880A (zh) Avss管脚及vss管脚的开路测试方法
CN104422801A (zh) 负载板、自动测试设备和ic测试方法
CN106887253A (zh) 一种采用测试针卡进行dram晶圆测试的方法
CN103163435B (zh) 晶圆可接受性测试之击穿电压测试装置及方法
CN108344936B (zh) 一种功率半导体器件的测试方法
CN103837809B (zh) 测试mosfet匹配性的ic布局及测试方法
US6788095B1 (en) Method for gross input leakage functional test at wafer sort
CN101593562B (zh) 多芯片封装体的测试方法及测试电路
CN103576080A (zh) 芯片扫描电压测试方法
CN111359910B (zh) 集成电路产品测试方法
CN100511622C (zh) 修正半导体引脚测试电压来校正输出电流的方法
EP3321704B1 (en) Systems and methods for testing semiconductor package assemblies
CN101957402A (zh) 瞬时电流的测试系统与方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant