CN105671604A - 二维电化学构建纳微电学元件的改进方法 - Google Patents
二维电化学构建纳微电学元件的改进方法 Download PDFInfo
- Publication number
- CN105671604A CN105671604A CN201610052882.5A CN201610052882A CN105671604A CN 105671604 A CN105671604 A CN 105671604A CN 201610052882 A CN201610052882 A CN 201610052882A CN 105671604 A CN105671604 A CN 105671604A
- Authority
- CN
- China
- Prior art keywords
- substrate
- micro
- mask
- electrode
- improved method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
- C25D17/12—Shape or form
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/54—Electroplating of non-metallic surfaces
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Mechanical Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Treatments Of Macromolecular Shaped Articles (AREA)
Abstract
本发明公开了一种二维电化学构建纳微电学元件的改进方法,属于电化学技术领域。解决了现有方法制备的纳微电学元件成本高、效率低、电学元件性能差的问题。其包括以下步骤:(1)制备连接电极:以绝缘材料为基底,将掩膜平行地放置在基底的中间位置,将基底放入溅射室,在其表面沉积一层导电性良好的薄膜,去掉掩膜即得连接电极;(2)二维电化学沉积纳微电学元件:将两个连接电极用导线与电源连接后,将基底放入电化学生长室内,在两电极间滴加电解液,控制温度使电解液结冰,然后在电极上施加沉积电势,样品沉积结束后,取出基底用超纯水洗净,即得到附着在基底上的二维纳微电学元件。本发明方法适用于制备二维纳微电学元件。
Description
技术领域
本发明涉及一种二维电化学构建纳微电学元件的改进方法,属于电化学技术领域。
背景技术
二维空间电化学沉积方法已成为无模版辅助条件下制备大尺寸纳微有序结构阵列的有效方法之一。相对于其它实验方法,该方法可以实现无模板辅助条件下构建亚毫米尺寸量级有序结构纳微功能材料的目的,具有明显的优势。
现有构建二维纳微材料电学元件的方法需要两步完成,第一步把基底放在生长室内,将两个相应厚度为30μm左右的细条状的金属电极(沉积电极)平行的放置在基底上。在两金属电极中间滴加少许电解液,然后轻轻盖上盖玻片。缓慢调节低温循环水浴的温度,在基底和盖玻片之间形成一层单晶的冰,这时基底与冰层之间会形成一个准二维的高浓度电解液层。然后在两电极间施加电压进行沉积。金属阳离子在沉积电场的作用下向阴极迁移,并在阴极处被还原。后续的还原产物不断堆积到沉积物的最前端,导致电沉积生长界面不断向阳极移动。如此,便可以沉积出二维纳微结构材料。第二步沉积结束后,将带有样品的盖玻片放在干燥器中自然晾干后取出,先将掩膜搭在准备好的样品上,并固定好;再用导电胶在掩膜两边分别固定一条铜导线,铜导线的顶端要靠近掩膜并露在表面,顶端处再涂抹少量导电银胶。将连接好的样品表面溅射一层金膜用作连接电路的电极。溅射过程结束之后取下掩膜,被掩膜盖住的那部分二维纳微结构便被连接进电路,此时基于二维材料的纳微结构电学元件就制备好了。
但目前,基于此方法制备的二维材料构建的纳微电学元件,由于第二步沉积的导电电极与材料之间为标准的欧姆接触,其接触界面处的电阻可以达到几百欧,与材料的电导性相当。即此时电学元件的电阻主要是由两个接触电阻和材料本身电阻三部分组成,当只有材料电阻发生变化时,这一变化会因接触电阻的存在而被削弱,检测信号会明显低于实际变化程度,对材料的电导特性研究非常不利,因此,此方法制备的纳微电学元件成本高、效率低、电学元件性能差。
本发明通过在沉积基底上直接溅射导电电极来代替金属箔片电极,将沉积电极与电路连接电极合二为一,实现了材料制备与电路连接的一步到位,达到了简化二维电化学方法构建二维纳微材料电学元件的目的。
发明内容
本发明的目的在于提供一种二维电化学构建纳微电学元件的改进方法,大大降低了电学元件导电电极与材料的接触电阻,改善了电学元件的性能。
所述的二维电化学构建纳微电学元件的改进方法,包括以下步骤:
(1)制备连接电极:
以绝缘材料为基底,在基底上覆盖掩膜,使掩膜的长宽与基底的长宽相对应,将掩膜平行地放置在基底的中间位置,然后将基底放入溅射室,在基底表面沉积一层导电性良好的薄膜,去掉掩膜即得所述的连接电极;
(2)二维电化学沉积纳微电学元件:
将去掉掩膜后的两个连接电极用导线与电源正负极相连作为电沉积的阳极与阴极,将基底放入电化学生长室内,在两电极间滴加电解液,盖上盖玻片,控制温度使电解液结冰,然后在电极上施加沉积电势,基底上逐渐沉积出二维纳微结构材料,待沉积物从阴极生长到阳极后沉积结束,再将导线与电源断开连接,取出基底并保持导线与电极连接良好,然后用超纯水清洗基底3-5次,即得到附着在基底上的二维纳微电学元件。
步骤(1)所述的绝缘材料为玻璃片或石英片。
步骤(1)所述的基底宽度为10-20mm,长度为15-25mm。
步骤(1)所述的掩膜宽度为0.5-8mm,长度比基底的长度长1-5mm。
步骤(1)所述的薄膜为金属或导电良好的非金属材料。
步骤(1)所述的薄膜中,与掩膜同一侧的薄膜上任意相距5mm的两点间电阻不大于2欧。
步骤(2)所述的控制温度使电解液结冰的过程具体操作为:将温度控制在可以使电解液结冰的温度,放置20-40分钟后,通过半导体制冷片使电解液产生冰核而迅速结冰,并保持此状态静置0.3-0.8小时。
与现有技术相比本发明的有益效果是:
1、本发明首先在模板辅助的条件下向基底上溅射导电薄膜作为连接电极,并以此电极作为电沉积电极和电学元件连接电极,即将现有方法中的溅射连接电极工序提前到样品电沉积制备工序之前,省略了金属箔片沉积电极的准备与安装步骤,将沉积电极与元件连接电极合二为一,简化了操作步骤,降低了操作难度,同时降低了实验成本;
2、本发明克服了现有方法中溅射的连接电极与二维纳微结构材料样品连接界面处导电性不理想的缺点,一定程度上消除了接触电阻对信号检测和元件性能发挥的不利影响。
3、本发明在沉积过程中,由于二维纳微结构材料始终选择在电导最好的方向生长(电导择优生长原则),因此材料本身电导较好;其次,材料与电极是在电化学电导择优原则下直接生长在一起的,这种方式制备的样品与电极之间的接触电阻最小,是其他制备方法无法达到的技术效果,因此本发明制备的电学元件接触电阻大幅度降低,元件性能显著提高。
4、本发明方法制备的附着在基底上的二维纳微电学元件,无需再次溅射处理,其导电性明显优于二次溅射方法构建的同等电学元件的导电性。
附图说明
图1为实施例1制备的竹节状铜纳米线二维纳微材料的SEM图片;
图2为实施例1制备的竹节状铜纳米线二维纳微电学元件的I-V测试曲线;结果表明本实验方法制备的电学元件的导电性(1)明显优于二次溅射方法构建的同等电学元件的导电性(2)。
图3为实施例2制备的铜纳米线二维纳微材料的高倍率金相显微镜光学图片;
图4为实施例2制备的铜纳米线二维纳微电学元件的I-V测试曲线;结果表明本实验方法制备的电学元件的导电性(1)明显优于二次溅射方法构建的同等电学元件的导电性(2)。
图5为实施例3制备的铋纳米线二维纳微材料的高倍率金相显微镜光学图片;
图6为实施例3制备的铋纳米线二维纳微电学元件的I-V测试曲线;结果表明本实验方法制备的电学元件的导电性(1)明显优于二次溅射方法构建的同等电学元件的导电性(2)。
图7为电学元件的连接电极与铜线连接后的照片;图中黑色的胶带为导电胶带,玻璃基底两侧黑色薄膜为溅射的金薄膜连接电极,电极中间区域为样品沉积区域。
具体实施方式
下面结合具体实施例对本发明做进一步说明。
实施例1
所述的二维电化学构建纳微电学元件的改进方法,包括以下步骤:
(1)制备连接电极:
以边长18mm的正方形玻璃片为基底,在基底上覆盖宽度为1mm,长度为20mm的掩膜,将掩膜平行地放置在基底的中间位置,然后将基底放入溅射室,在基底表面沉积一层导电性良好的金薄膜,保证处于掩膜同一侧的薄膜上任意相距5mm的两点间电阻不大于2欧,去掉掩膜即得所述的连接电极;
(2)二维电化学沉积纳微电学元件:
将去掉掩膜后的两个连接电极用导线与电源正负极相连作为电沉积的阳极与阴极,电极与导线连接处用导电胶固定,将基底放入电化学生长室内,在两电极间滴加50mM的硫酸铜电解液,盖上盖玻片并保证盖玻片与基底之间没有气泡产生,将温度控制在-4.8℃,放置30分钟,通过半导体制冷片使电解液产生冰核而迅速结冰,并保持此状态静置0.5小时,然后在电极上施加半正弦(0.6-1.2V,0.5Hz)沉积电势,基底上逐渐沉积出竹节状铜纳米线二维纳微材料,待铜纳米线从阴极生长到阳极后沉积结束,再将导线与电源断开连接,取出基底并保持导线与电极连接良好,然后用超纯水清洗基底4次,即得到附着在基底上的二维纳微电学元件。
实施例2
所述的二维电化学构建纳微电学元件的改进方法,包括以下步骤:
(1)制备连接电极:
以宽度为10mm,长度为15mm的玻璃片为基底,在基底上覆盖宽度为0.5mm,长度为20mm的掩膜,使掩膜的长宽与基底的长宽相对应,将掩膜平行地放置在基底的中间位置,然后将基底放入溅射室,在基底表面沉积一层导电性良好的铜薄膜,保证处于掩膜同一侧的薄膜上任意相距5mm的两点间电阻不大于2欧,去掉掩膜即得所述的连接电极;
(2)二维电化学沉积纳微电学元件:
将去掉掩膜后的两个连接电极用导线与电源正负极相连作为电沉积的阳极与阴极,电极与导线连接处用导电胶固定,将基底放入电化学生长室内,在两电极间滴加50mM的硫酸铜电解液,盖上盖玻片并保证盖玻片与基底之间没有产生气泡,将温度控制在-5℃,放置20分钟,通过半导体制冷片使电解液产生冰核而迅速结冰,并保持此状态静置0.3小时,然后在电极上施加0.8V的直流电压沉积电势,基底上逐渐沉积出铜纳米线二维纳微材料,待铜纳米线从阴极生长到阳极后沉积结束,再将导线与电源断开连接,取出基底并保持导线与电极连接良好,然后用超纯水清洗基底3次,即得到附着在基底上的二维纳微电学元件。
实施例3
所述的二维电化学构建纳微电学元件的改进方法,包括以下步骤:
(1)制备连接电极:
以宽度为20mm,长度为25mm的玻璃片为基底,在基底上覆盖宽度为8mm,长度为26mm的掩膜,使掩膜的长宽与基底的长宽相对应,将掩膜平行地放置在基底的中间位置,然后将基底放入溅射室,在基底表面沉积一层导电性良好的ITO导电薄膜,保证处于掩膜同一侧的薄膜上任意相距5mm的两点间电阻不大于2欧,去掉掩膜即得所述的连接电极;
(2)二维电化学沉积纳微电学元件:
将去掉掩膜后的两个连接电极用导线与电源正负极相连作为电沉积的阳极与阴极,电极与导线连接处用导电胶固定,将基底放入电化学生长室内,在两电极间滴加20mM的硝酸铋电解液,盖上盖玻片并保证盖玻片与基底之间没有产生气泡,将温度控制在-6℃,放置40分钟,通过半导体制冷片使电解液产生冰核而迅速结冰,并保持此状态静置0.8小时,然后在电极上施加1.2V的直流电压沉积电势,基底上逐渐沉积出树枝状铋纳米线二维纳微材料,待铋纳米线从阴极生长到阳极后沉积结束,再将导线与电源断开连接,取出基底并保持导线与电极连接良好,然后用超纯水清洗基底5次,即得到附着在基底上的二维纳微电学元件。
Claims (7)
1.一种二维电化学构建纳微电学元件的改进方法,其特征在于,包括以下步骤:
(1)制备连接电极:
以绝缘材料为基底,在基底上覆盖掩膜,使掩膜的长宽与基底的长宽相对应,将掩膜平行地放置在基底的中间位置,然后将基底放入溅射室,在基底表面沉积一层导电性良好的薄膜,去掉掩膜即得所述的连接电极;
(2)二维电化学沉积纳微电学元件:
将去掉掩膜后的两个连接电极用导线与电源正负极相连后作为电沉积的阳极和阴极,将基底放入电化学生长室内,在两电极间滴加电解液,盖上盖玻片,控制温度使电解液结冰,然后在电极上施加沉积电势,基底上逐渐沉积出二维纳微结构材料,待沉积物从阴极生长到阳极后沉积结束,再将导线与电源断开连接,取出基底并保持导线与电极连接良好,然后用超纯水清洗基底3-5次,即得到附着在基底上的二维纳微电学元件。
2.根据权利要求1所述的二维电化学构建纳微电学元件的改进方法,其特征在于,步骤(1)所述的绝缘材料为玻璃片或石英片。
3.根据权利要求2所述的二维电化学构建纳微电学元件的改进方法,其特征在于,步骤(1)所述的基底宽度为10-20mm,长度为15-25mm。
4.根据权利要求3所述的二维电化学构建纳微电学元件的改进方法,其特征在于,步骤(1)所述的掩膜宽度为0.5-8mm,长度比基底的长度长1-5mm。
5.根据权利要求4所述的二维电化学构建纳微电学元件的改进方法,其特征在于,步骤(1)所述的薄膜为金属或导电良好的非金属材料。
6.根据权利要求5所述的二维电化学构建纳微电学元件的改进方法,其特征在于,步骤(1)所述的薄膜中,与掩膜同一侧的薄膜上任意相距5mm的两点间电阻不大于2欧。
7.根据权利要求6所述的二维电化学构建纳微电学元件的改进方法,其特征在于,步骤(2)所述的控制温度使电解液结冰的过程具体操作为:将温度控制在可以使电解液结冰的温度,放置20-40分钟后,通过半导体制冷片使电解液产生冰核而迅速结冰,并保持此状态静置0.3-0.8小时。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610052882.5A CN105671604B (zh) | 2016-01-26 | 2016-01-26 | 二维电化学构建纳微电学元件的改进方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610052882.5A CN105671604B (zh) | 2016-01-26 | 2016-01-26 | 二维电化学构建纳微电学元件的改进方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105671604A true CN105671604A (zh) | 2016-06-15 |
CN105671604B CN105671604B (zh) | 2018-08-21 |
Family
ID=56302653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610052882.5A Expired - Fee Related CN105671604B (zh) | 2016-01-26 | 2016-01-26 | 二维电化学构建纳微电学元件的改进方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105671604B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109355685A (zh) * | 2018-12-06 | 2019-02-19 | 陕西理工大学 | 一种环节状的铜微纳米周期结构材料的制备方法 |
CN110216279A (zh) * | 2019-03-09 | 2019-09-10 | 深圳市中科墨磷科技有限公司 | 一种过渡金属掺杂二维薄片的制备方法 |
CN110514706A (zh) * | 2019-08-15 | 2019-11-29 | 临沂大学 | 无酶葡萄糖传感元件及制备方法与应用 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6197166B1 (en) * | 1997-11-26 | 2001-03-06 | Cvc Products, Inc. | Method for inductively-coupled-plasma-enhanced ionized physical-vapor deposition |
CN102565284A (zh) * | 2011-12-31 | 2012-07-11 | 吉林大学 | 氧化亚铜和二氧化锡微纳异质阵列结构气敏材料及其制备方法 |
CN102747398A (zh) * | 2012-07-02 | 2012-10-24 | 吉林大学 | CuO和In2O3微纳米异质周期结构功能材料及其制备方法 |
CN104928737A (zh) * | 2015-06-19 | 2015-09-23 | 临沂大学 | 二维空间电化学沉积纳微有序结构材料的改进方法 |
-
2016
- 2016-01-26 CN CN201610052882.5A patent/CN105671604B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6197166B1 (en) * | 1997-11-26 | 2001-03-06 | Cvc Products, Inc. | Method for inductively-coupled-plasma-enhanced ionized physical-vapor deposition |
CN102565284A (zh) * | 2011-12-31 | 2012-07-11 | 吉林大学 | 氧化亚铜和二氧化锡微纳异质阵列结构气敏材料及其制备方法 |
CN102747398A (zh) * | 2012-07-02 | 2012-10-24 | 吉林大学 | CuO和In2O3微纳米异质周期结构功能材料及其制备方法 |
CN104928737A (zh) * | 2015-06-19 | 2015-09-23 | 临沂大学 | 二维空间电化学沉积纳微有序结构材料的改进方法 |
Non-Patent Citations (2)
Title |
---|
PINHUA ZHANG 等: "Synthesis and characterization of Ag@Cu nano/microstructure ordered arrays as SERS-active substrates", 《MATERIALS RESEARCH EXPRESS》 * |
崔光亮: "准二维微纳异质结构的制备与光电、气敏特性研究", 《吉林大学博士学位论文》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109355685A (zh) * | 2018-12-06 | 2019-02-19 | 陕西理工大学 | 一种环节状的铜微纳米周期结构材料的制备方法 |
CN110216279A (zh) * | 2019-03-09 | 2019-09-10 | 深圳市中科墨磷科技有限公司 | 一种过渡金属掺杂二维薄片的制备方法 |
CN110514706A (zh) * | 2019-08-15 | 2019-11-29 | 临沂大学 | 无酶葡萄糖传感元件及制备方法与应用 |
Also Published As
Publication number | Publication date |
---|---|
CN105671604B (zh) | 2018-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103199020B (zh) | 基于pi的液栅型石墨烯场效应管的制备方法和检测方法 | |
JP2009534813A (ja) | 太陽電池用電極の製造方法およびその電気化学的析出装置 | |
CN105671604A (zh) | 二维电化学构建纳微电学元件的改进方法 | |
CN105427917A (zh) | 一种金属纳米线透明导电薄膜及其制备方法 | |
CN104134816A (zh) | 一种采用倒金字塔阵列结构的三维全固态微型薄膜锂电池 | |
CN108780745A (zh) | 用于处理半导体器件中的tco材料的表面的方法和装置 | |
CN104616728B (zh) | 一种以铜为内芯的纳米电缆透明导电薄膜及其制备方法 | |
CN103173733B (zh) | 一种高导电性能Ag掺杂Cu2O基p型透明导电薄膜及其制备方法 | |
CN105655389A (zh) | 有源层、薄膜晶体管、阵列基板、显示装置及制备方法 | |
CN108987528A (zh) | 一种异质结太阳能电池边缘绝缘方法 | |
CN102565284A (zh) | 氧化亚铜和二氧化锡微纳异质阵列结构气敏材料及其制备方法 | |
US20170250295A1 (en) | Method for horizontally electrochemically depositing metal | |
CN104787720A (zh) | 一种基于石墨烯的纳米线阵列的制备方法 | |
CN103806040B (zh) | 一种镍磷合金纳米管阵列的电化学合成方法 | |
US20110186125A1 (en) | Process for producing electrically conductive zinc oxide layered films and process for producing photoelectric conversion devices | |
CN105161423B (zh) | 一种背沟道刻蚀型氧化物薄膜晶体管的制备方法 | |
TW201340337A (zh) | 太陽電池應用之透明導電層 | |
CN203895474U (zh) | 一种薄膜太阳能电池 | |
CN105206703A (zh) | 一种薄膜太阳能电池的生产方法及其电沉积装置 | |
CN105633202B (zh) | 太阳能电池柔性衬底的表面处理方法 | |
CN105977206B (zh) | 一种阵列基板的制造方法及阵列基板 | |
Stumpp et al. | Preparation and characterization of electrodeposited ZnO on microstructured electrode arrays | |
CN106555207A (zh) | 场效应电催化产氢器件的制备方法 | |
Williams et al. | The electrophoresis of thin Film CdS/Cu2S solar cells | |
CN105140345A (zh) | 一种异质结电池及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180821 Termination date: 20190126 |
|
CF01 | Termination of patent right due to non-payment of annual fee |