CN105655270B - 改善闪存产品多晶硅表面缺陷检测灵敏度的方法及结构 - Google Patents
改善闪存产品多晶硅表面缺陷检测灵敏度的方法及结构 Download PDFInfo
- Publication number
- CN105655270B CN105655270B CN201610107730.0A CN201610107730A CN105655270B CN 105655270 B CN105655270 B CN 105655270B CN 201610107730 A CN201610107730 A CN 201610107730A CN 105655270 B CN105655270 B CN 105655270B
- Authority
- CN
- China
- Prior art keywords
- polysilicon surface
- barc
- detection sensitivity
- polysilicon
- flaw detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 66
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 57
- 238000001514 detection method Methods 0.000 title claims abstract description 51
- 230000035945 sensitivity Effects 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000007547 defect Effects 0.000 claims abstract description 38
- 230000000694 effects Effects 0.000 claims description 5
- 238000003384 imaging method Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 238000007796 conventional method Methods 0.000 abstract description 5
- 230000009643 growth defect Effects 0.000 abstract description 5
- 238000012544 monitoring process Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 1
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种改善闪存产品多晶硅表面缺陷检测灵敏度的方法及结构，本发明通过在多晶硅表面铺设BARC表面层，可以减小粗糙多晶硅表面对缺陷检测灵敏度的影响，同时通过缺陷检测程式参数调整至最大程度的提高多晶硅层缺陷检测能力，能够提高缺陷捕获能力和缺检测精度，可以提高缺陷检测灵敏度从传统方法的0.1微米到0.05微米的程度，能够有效监控flash产品多晶硅生长缺陷状况，帮助有效发现生产中出现的问题进而提高产品质量。
Description
技术领域
本发明属于半导体良率提升领域，特别涉及一种改善闪存产品多晶硅表面缺陷检测灵敏度的方法及结构。
背景技术
半导体行业制造日新月异，产品的线宽在不断减小。伴随着线宽的变小可以接受的电路图形的尺寸偏差也越来越窄。均一的电路图形是保证产品可靠性的重要指标。芯片生产过程中，多晶硅是实现逻辑运算的关键结构，多晶硅是以晶粒长大的方式在炉管内生成，整个多晶硅层是由无数硅晶粒堆砌而成。它的生产质量会对整个芯片的性能产生关键的影响，因而对其制备的工艺参数要求的非常严格。
业界现有技术flash的控制栅极多晶硅厚度超过2000埃厚度，后续光刻蚀刻会在其表面生长APF层，其厚度约为3000埃，之后在其上面生长DARC和底部抗反射涂层(BARC,Bottom Anti-Reflective Coating)以及铺设光阻。
实际生产中发现，厚的多晶硅层生长完成后，其表面比较粗糙如图1和2所示，在显微镜下表现为晶粒堆砌形貌。粗糙多晶硅表面在缺陷检测过程中会产生很多的干扰信号，这直接影响到多晶硅生长后的缺陷检测效果，目前针对多晶硅生长层缺陷检测主要通过降低缺陷检测入射光的光强以减小粗糙多晶硅颗粒的干扰信号，同时适当放宽缺陷检测程式的信噪比阀值。该方法可以暂时的改善多晶硅表面大晶粒对缺陷检测的干扰，但这将影响该层缺陷的检测能力，闪存(flash)产品多晶硅层出现的小尺寸缺陷会对后续蚀刻形成均一的控制栅有致命影响，现有针对多晶硅层的缺陷检测方法很难有效的侦测flash厚多晶硅层的缺陷状况，造成良率出现异常。目前没有很好的方法改善flash厚多晶硅层的缺陷检测精度。
发明内容
本发明的目的在于提供一种改善闪存产品多晶硅表面缺陷检测灵敏度的方法及结构，能够提高该层缺检测精度，帮助有效发现生产中出现的问题进而提高产品质量。
为解决上述问题，本发明提供一种改善闪存产品多晶硅表面缺陷检测灵敏度的方法，包括：
在多晶硅生长之后再在其表面铺设BARC表面层；
缺陷检测程式设定焦距使其对所述BARC表面层有最好的缺陷分辨效果；
采用强入射光对多晶硅表面进行检测，并针对信噪比设定较小的阀值。
进一步的，在上述方法中，所述BARC表面层的厚度为200～400埃。
进一步的，在上述方法中，缺陷检测程式设定焦距使其对所述BARC表面层有最好的缺陷分辨效果，包括：
缺陷检测程式根据所述BARC表面层的厚度调整焦距使多晶硅表面成像清晰。
进一步的，在上述方法中，采用强入射光对多晶硅表面进行检测，并针对信噪比设定较小的阀值之后，还包括：
完成缺陷检测后，去除多晶硅表面的BARC表面层。
根据本发明的另一面，提供一种改善闪存产品多晶硅表面缺陷检测灵敏度的结构，包括：
多晶硅表面；
铺设于所述多晶硅表面的BARC表面层。
进一步的，在上述结构中，所述BARC表面层的厚度为200～400埃。
与现有技术相比，本发明通过在多晶硅表面铺设BARC表面层，可以减小粗糙多晶硅表面对缺陷检测灵敏度的影响，同时通过缺陷检测程式参数调整至最大程度的提高多晶硅层缺陷检测能力，能够提高缺陷捕获能力和缺检测精度，可以提高缺陷检测灵敏度从传统方法的0.1微米到0.05微米的程度，能够有效监控flash产品多晶硅生长缺陷状况，帮助有效发现生产中出现的问题进而提高产品质量。
附图说明
图1是多晶硅表面不平整TEM照片图；
图2是不平整多晶硅表面示意图；
图3是本发明一实施例的不平整多晶硅表面形成一层BARC结构图；
图4是本发明一实施例的改善闪存产品多晶硅表面缺陷检测灵敏度的方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图3和4所示，本发明提供一种改善闪存产品多晶硅表面缺陷检测灵敏度的方法，包括：
步骤S1，在多晶硅生长之后再在其表面铺设BARC表面层1；优选的，所述BARC表面层的厚度为200～400埃；具体的，BARC表面层铺设过程是流动性的液体，通过过程控制，存在缺陷部位2的多晶硅表被BARC表面层覆盖的厚度较薄，不存在缺陷部位即粗糙部位3的多晶硅表被BARC表面层1覆盖的厚度较厚，以使不存在缺陷部位即粗糙部位3的多晶硅表面平整；
步骤S2，缺陷检测程式设定焦距使其对所述BARC表面层有最好的缺陷分辨效果；优选的，本步骤包括：缺陷检测程式根据所述BARC表面层的厚度调整焦距使多晶硅表面成像清晰；
步骤S3，采用强入射光对多晶硅表面进行检测，并针对信噪比设定较小的阀值；
步骤S4，完成缺陷检测后，去除多晶硅表面的BARC表面层。具体的，完成缺陷检测后，通过常规方法去除表层的BARC结构，以备后续制成使用。本实施例通过在多晶硅表面铺设BARC表面层，可以减小粗糙多晶硅表面对缺陷检测灵敏度的影响，同时通过缺陷检测程式参数调整至最大程度的提高多晶硅层缺陷检测能力，能够提高缺陷捕获能力和缺检测精度，可以提高缺陷检测灵敏度从传统方法的0.1微米到0.05微米的程度，能够有效监控flash产品多晶硅生长缺陷状况，帮助有效发现生产中出现的问题进而提高产品质量。
如图3所示，根据本申请的另一面，本发明还提供另一种改善闪存产品多晶硅表面缺陷检测灵敏度的结构，包括：
多晶硅表面；
铺设于所述多晶硅表面的BARC表面层1。本实施例通过在多晶硅表面铺设BARC表面层，可以减小粗糙多晶硅表面对缺陷检测灵敏度的影响，同时通过缺陷检测程式参数调整至最大程度的提高多晶硅层缺陷检测能力，能够提高缺陷捕获能力和缺检测精度，可以提高缺陷检测灵敏度从传统方法的0.1微米到0.05微米的程度，能够有效监控flash产品多晶硅生长缺陷状况，帮助有效发现生产中出现的问题进而提高产品质量。
优选的，所述BARC表面层的厚度为200～400埃。
综上所述，本发明通过在多晶硅表面铺设BARC表面层，可以减小粗糙多晶硅表面对缺陷检测灵敏度的影响，同时通过缺陷检测程式参数调整至最大程度的提高多晶硅层缺陷检测能力，能够提高缺陷捕获能力和缺检测精度，可以提高缺陷检测灵敏度从传统方法的0.1微米到0.05微米的程度，能够有效监控flash产品多晶硅生长缺陷状况，帮助有效发现生产中出现的问题进而提高产品质量。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (3)
1.一种改善闪存产品多晶硅表面缺陷检测灵敏度的方法，其特征在于，包括：
在多晶硅生长之后再在其表面铺设BARC表面层；
缺陷检测程式设定焦距使其对所述BARC表面层有最好的缺陷分辨效果；
采用强入射光对多晶硅表面进行检测，并针对信噪比设定较小的阀值；
其中，缺陷检测程式设定焦距使其对所述BARC表面层有最好的缺陷分辨效果，包括：缺陷检测程式根据所述BARC表面层的厚度调整焦距使多晶硅表面成像清晰。
2.如权利要求1所述的改善闪存产品多晶硅表面缺陷检测灵敏度的方法，其特征在于，所述BARC表面层的厚度为200～400埃。
3.如权利要求1至2任一项所述的改善闪存产品多晶硅表面缺陷检测灵敏度的方法，其特征在于，采用强入射光对多晶硅表面进行检测，并针对信噪比设定较小的阀值之后，还包括：
完成缺陷检测后，去除多晶硅表面的BARC表面层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610107730.0A CN105655270B (zh) | 2016-02-26 | 2016-02-26 | 改善闪存产品多晶硅表面缺陷检测灵敏度的方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610107730.0A CN105655270B (zh) | 2016-02-26 | 2016-02-26 | 改善闪存产品多晶硅表面缺陷检测灵敏度的方法及结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105655270A CN105655270A (zh) | 2016-06-08 |
| CN105655270B true CN105655270B (zh) | 2018-05-01 |
Family
ID=56489819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610107730.0A Active CN105655270B (zh) | 2016-02-26 | 2016-02-26 | 改善闪存产品多晶硅表面缺陷检测灵敏度的方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105655270B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1399318A (zh) * | 2001-07-20 | 2003-02-26 | 联华电子股份有限公司 | 降低多晶硅层洞缺陷的方法 |
| US6825119B1 (en) * | 2003-08-28 | 2004-11-30 | Powerchip Semiconductor Corp. | Method of piping defect detection |
| CN103887147A (zh) * | 2012-12-20 | 2014-06-25 | 上海华虹宏力半导体制造有限公司 | 用于多晶硅化学机械研磨制程中缺陷检测晶圆的制作方法 |
-
2016
- 2016-02-26 CN CN201610107730.0A patent/CN105655270B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1399318A (zh) * | 2001-07-20 | 2003-02-26 | 联华电子股份有限公司 | 降低多晶硅层洞缺陷的方法 |
| US6825119B1 (en) * | 2003-08-28 | 2004-11-30 | Powerchip Semiconductor Corp. | Method of piping defect detection |
| CN103887147A (zh) * | 2012-12-20 | 2014-06-25 | 上海华虹宏力半导体制造有限公司 | 用于多晶硅化学机械研磨制程中缺陷检测晶圆的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105655270A (zh) | 2016-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102006055038B4 (de) | Epitaxierte Halbleiterscheibe sowie Vorrichtung und Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe | |
| TWI609177B (zh) | 晶圓成像及處理方法與裝置 | |
| TWI680507B (zh) | 晶圓研磨方法 | |
| CN107615470B (zh) | 硅外延晶片的制造方法以及评价方法 | |
| DE102008023054A1 (de) | Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe | |
| TWI722225B (zh) | 貼合用基板的表面缺陷的評價方法 | |
| KR20180083326A (ko) | 결함영역의 판정방법 | |
| CN105655270B (zh) | 改善闪存产品多晶硅表面缺陷检测灵敏度的方法及结构 | |
| CN103488060B (zh) | 确定光刻曝光离焦量的方法 | |
| CN205984978U (zh) | 一种监控晶圆 | |
| CN100539119C (zh) | 测试基体、测试基体掩膜及测试基体的形成方法 | |
| JP2020526911A (ja) | リピータ欠陥検出 | |
| KR101246493B1 (ko) | 웨이퍼의 결함 평가방법 | |
| KR20200094976A (ko) | 웨이퍼의 평가 방법 | |
| JP6443520B1 (ja) | 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法 | |
| US20230118491A1 (en) | Method for evaluating of defect area of wafer | |
| Wostyn et al. | Evaluation of the Si0. 8Ge0. 2-on-Si Epitaxial Quality by Inline Surface Light Scattering: A Case Study on the Impact of Interfacial Oxygen | |
| JP6182677B2 (ja) | ウエハーの損傷深さを測定する方法 | |
| Dixit et al. | Mueller matrix optical scatterometry of Si fins patterned using directed self-assembly block copolymer line arrays | |
| KR20150034351A (ko) | 웨이퍼 에지의 손상을 측정하는 방법 | |
| JP6032072B2 (ja) | 欠陥検出方法 | |
| EP3973090A1 (de) | Verfahren zur herstellung von halbleiterscheiben | |
| US20160123905A1 (en) | Inspection of inconsistencies in and on semiconductor devices and structures | |
| JP2007242862A (ja) | 転写パターンの欠陥検査用基板及び転写パターンの欠陥検査方法 | |
| US20200279783A1 (en) | Process control of semiconductor fabrication based on linkage between different fabrication steps |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |