CN105652173A - 校正板及其时序校正方法 - Google Patents

Abstract

本发明公开一种校正板和一种时序校正方法，校正板可插拔地设置于自动测试设备中，用以校正自动测试设备中多个测试信道的信号延迟，校正板包含多个校正群组、一第一共同节点和一切换模块，每一校正群组包含一第二共同节点和电性连接第二共同节点的多个导电接垫，每一导电接垫选择性地电性连接其中一个测试通道，切换模块连接第一共同节点和这些第二共同节点之间，当第一延迟校正程序被执行时，切换模块切断第一共同节点与这些第二共同节点间的连结，当第二延迟校正程序被执行时，切换模块致能第一共同节点与这些第二共同节点间的连结。

Description

校正板及其时序校正方法

技术领域

本发明涉及一种自动测试设备，特别是一种可插拔地设置于自动测试设备中，用以校正自动测试设备中的测试信道的信号延迟的校正板及其时序校正方法。

背景技术

自动测试设备允许半导体装置制造商大量地测试于市场上贩卖的每一个组件的功能。一般而言，自动测试设备是输出驱动信号至一个受测组件，然后侦测由此受测组件回馈的信号，并将侦测出的值与期望的值作比较。

目前的半导体组件通常包含数百至数千个之间的接脚(Pin)，以接收及送出许多输入或输出信号。由于每一个接脚对应一待测试功能(Functiontobetested)，因此自动测试设备可以通过多个功能板(FunctionBoard)来分别测试待测半导体组件的接脚所对应的多个待测试功能。

然而，每一个功能板到待测半导体组件的接脚的信号路径(即信道)长短不同，并且路径长短不同可能会造成待测半导体组件的接脚与对应的功能板之间信号传递上的延迟，因此自动测试设备会在测试待测半导体组件的待测试功能之前，先校正接脚与对应的功能板之间的信号延迟。

此外，接脚所对应的通道的选择是通过多个切换组件所构成的数组来执行，因此当通道越多，所需的切换组件就越多。因此需要一个有效又节省成本的校正板及其时序校正方法。

发明内容

有鉴于以上的需求，本发明提出一种校正板及其时序校正方法，以有效地校正或补偿接脚与对应的功能板之间信号传递上的发射延迟和接收延迟，以及降低设备所花费的成本。

根据本发明的一或多个实施例的一种校正板(Calibrationboard)，其可插拔地设置在一自动测试设备(Automatictestapparatus)中，用以校正自动测试设备中的多个测试信道(Testchannel)的信号延迟。在其中一实施例中，校正板包含一第一共同节点、多个校正群组和一切换模块。每一校正群组中包含一第二共同节点(Commonnode)和与此第二共同节点电性连接的多个导电接垫(Conductivepad)。每一导电接垫选择性地电性连接这些测试通道的其中一个测试通道。切换模块连接第一共同节点和这些第二共同节点之间。当一第一延迟校正程序被执行时，切换模块切断第一共同节点与这些第二共同节点间的连结。当一第二延迟校正程序被执行时，切换模块致能第一共同节点与这些第二共同节点间的连结。

在校正板的其中一实施例中，切换模块为一开关数组，开关数组提供多个切换路径，每一切换路径选择性地将这些第二共同节点的其中一个第二共同节点电性连接于第一共同节点。

在校正板的其中一实施例中，切换模块为一继电器数组。

在校正板的其中一实施例中，更包含一延迟侦测模块。延迟侦测模块电性连接第一共同节点和这些测试通道。在第一延迟校正程序中，延迟侦测模块侦测同一个校正群组电性连接的测试信道间的信号延迟，使同一个校正群组电性连接的测试通道被同步。然后，在第二延迟校正程序中，延迟侦测模块侦测这些校正群组间的信号延迟，使这些校正群组被同步。

根据本发明的一或多个实施例的一种时序校正方法，此时序校正方法适用于一自动测试设备。自动测试设备包含多个测试通道和可插拔的一校正板。校正板包含多个校正群组、一第一共同节点和一切换模块。每一个校正群组中包含一第二共同节点和电性连接此第二共同节点的多个导电接垫。每一个导电接垫选择性地电性连接这些测试通道的其中一个测试通道。切换模块连接第一共同节点和这些第二共同节点之间。在一实施例中，时序校正方法包含下列步骤。首先，当一第一延迟校正程序被执行，并且由切换模块切断第一共同节点与这些第二共同节点间的连结时，侦测同一个校正群组的测试信道间的信号延迟，以同步同一个校正群组的测试通道。接着，当一第二延迟校正程序被执行，并且由切换模块致能第一共同节点与这些第二共同节点间的连结时，侦测这些校正群组间的信号延迟，以同步这些校正群组。

在时序校正方法的其中一实施例中，第一延迟校正程序包含以下步骤。首先，根据一合成信号，依序侦测并校正这些测试通道的接收延迟。此合成信号是根据部分的测试通道提供的一第一测试信号所产生。接着，根据一反射信号，依序侦测并校正这些测试通道的发射延迟。反射信号系根据待校正的一个测试通道所提供的一第二测试信号所产生。

在时序校正方法的其中一实施例中，根据合成信号，依序侦测并校正这些测试通道的接收延迟的步骤包含下列步骤。首先，逐一选择这些测试通道的其中一个测试通道作为一第一待测通道。然后，由这些测试信道的其它测试信道同时输出第一测试信号至第二共同节点，以产生合成信号。接着，由第二共同节点回传合成信号至对应第一待测通道的导电接垫。根据被回传的合成信号，计算对应第一待测通道的一第一校正值，并且根据第一校正值，校正第一待测通道的接收延迟。

在时序校正方法的其中一实施例中，根据反射信号，依序侦测并校正这些测试通道的发射延迟的步骤包含下列步骤。首先，逐一选择这些测试通道的其中一个测试通道作为一第二待测通道，并且由第二待测通道输出一第二测试信号至第二共同节点。接着，由这些测试信道的其它测试信道同时输出一第三测试信号至第二共同节点。第二测试信号不同于第三测试信号。然后，由第二共同节点根据第二测试信号和第三测试信号回传反射信号至对应第二待测通道的导电接垫。反射信号不同于第二测试信号。最后，根据被回传的反射信号，计算对应第二待测通道的一第二校正值，并且根据第二校正值，校正第二待测通道的发射延迟。

在时序校正方法的其中一实施例中，第二延迟校正程序包含下列步骤。首先，选择这些校正群组的其中一个校正群组作为一参考校正群组，并且由参考校正群组提供一参考信号至第一共同节点。接着，由这些校正群组的其它校正群组依序提供一测试信号至一共同节点。然后，根据测试信号和参考信号，计算提供测试信号的校正群组的一延迟校正值，并且根据延迟校正值，校正提供测试信号的校正群组的信号延迟。

上述一或多个实施例的校正板和时序校正方法，首先将待测电子装置的接脚及其对应的测试通道群组化。接着，当自动测试设备执行第一延迟校正程序时，切换模块会切断第一共同节点与所有第二共同节点间的连结，使得自动测试设备可逐一侦测并校正同一个校正群组的测试信道间的信号延迟。然后，当自动测试设备执行第二延迟校正程序时，切换模块会致能第一共同节点与所有第二共同节点间的连结，使得自动测试设备可侦测并校正这些校正群组间的信号延迟。如此一来，可以有效地校正或补偿测试信道在信号传递上的发射延迟和接收延迟，以及降低每一个测试信道至延迟侦测模块之间设置切换路径所花费的成本。

上述关于本发明内容的说明及以下的实施方式的说明是用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。

附图说明

图1为根据本发明一实施例的执行时间校正的自动测试设备的框架示意图。

图2为根据本发明一实施例的校正板的结构示意图。

图3为根据本发明一实施例的时序校正方法的流程图。

图4为根据本发明一实施例的第一延迟校正程序的流程图。

图5A、5B为根据本发明另一实施例的第一延迟校正程序的流程图。

图6为根据本发明一实施例的第二延迟校正程序的流程图。

符号说明：

10自动测试设备

100控制装置

200功能板

300校正板

310切换模块

400延迟侦测模块

20待测电子装置

CH_1～CH_K测试通道

Com通道比较器

Dr信道驱动器

G_1～G_N校正群组

P_1～P_K导电接垫

R1第一共同节点

R2第二共同节点

SW_1～SW_N切换路径

具体实施方式

以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟习相关技艺者了解本发明的技术内容并据以实施，且根据本说明书所发明的内容、权利要求书及图式，任何熟习相关技艺者可轻易地理解本发明相关的目的及优点。以下的实施例是进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。

本发明涉及一自动测试设备。请参考图1，其为根据本发明一实施例的执行时间校正的自动测试设备的框架示意图。此自动测试设备10用以测试一或多个待测电子装置(Electronicdeviceundertest)20，例如超大规模集成电路(Verylargescaleintegration，VLSI)芯片或其它类似的电子装置。由于待测电子装置20包含多个接脚(Pin，未绘示)，并且每一个接脚对应一待测试功能(Functiontobetested)，因此自动测试设备10可以通过功能板(Functionboard)200来测试待测电子装置20的每一接脚所对应的待测试功能。为了清楚说明本发明的自动测试设备10的运作，以下将举一个待测电子装置20作为示例。

另一方面，由于每一个功能板200到待测电子装置20的接脚的路径(即测试信道)长短不尽相同，并且路径长短不同可能会造成待测电子装置20的接脚与对应的功能板之间信号传递上的延迟，因此自动测试设备10会在测试待测电子装置20的待测试功能之前，先通过时序校正方法校正或补偿每一测试信道在信号传递上的发射延迟和接收延迟。

因此，如图1所示，自动测试设备10至少包含一控制装置100、一或多个功能板200、一校正板300和一延迟侦测模块400。控制装置100电性连接功能板200，功能板200电性连接校正板300，校正板300电性连接待测电子装置20和延迟侦测模块400，延迟侦测模块400电性连接控制装置100。

控制装置100提供多个插槽(未绘示)，每一个插槽可允许一个功能板200置入，使被置入的功能板200可以与控制装置100电性连接。控制装置100用以驱动每一个功能板200发送一测试信号至此功能板200所对应的待测电子装置20的一个接脚，并且接收待测电子装置20回传的信号以作为后续信号分析之用。另一方面，控制装置100也可根据校正值(Calibrationvalue)，控制每一个功能板200发送测试信号的时间。

校正板300可插拔地设置于自动测试设备10中，用以校正自动测试设备10中的测试信道的信号延迟。请同时参考图1和图2所示，校正板300包含一切换模块310、N个校正群组G_1至G_N和一第一共同节点R1。N为大于等于2的正整数。每一个校正群组中包含一第二共同节点R2和K个导电接垫P_1至P_K。K为大于等于2的正整数。在同一个校正群组中，导电接垫P_1至P_K分别选择性地电性连接测试通道CH_1至CH_K和电性连接第二共同节点R2。假设当待测电子装置20包含(N×K)个接脚时，这(N×K)个接脚可一对一接触前述(N×K)个导电接垫。前述的第二共同节点R2例如为一短路电路(Short-circuit)。

切换模块310电性连接于第一共同节点R1和每一个第二共同节点R2之间，因此所有的第二共同节点R2可选择性电性连接第一共同节点R1。换句话说，切换模块310可提供多个切换路径SW_1至SW_N，每一个切换路径可选择性地将其中一个第二共同节点R2电性连接于第一共同节点R1。举例来说，切换路径SW_1可切断或致能第一共同节点R1和校正群组G_1的第二共同节点R2间的连结。切换模块310可例如一次致能一个切换路径。举例来说，当切换路径SW_1被致能时，其它的切换路径SW_2至SW_N将失效。并且，切换路径SW_1至SW_N被致能的顺序可根据实际的需求而设定。切换模块310例如为一开关数组。此开关数组可例如为由多个继电器架构成的一继电器数组(Relaymatrix)、由多个二极管或晶体管等电子开关所构成的一电子开关数组等。

前述的单一测试信道是指一个功能板200至待测电子装置20的其中一个接脚之间信号传输的信道。每一个测试信道包含一信道驱动器Dr和一信道比较器Com。信道驱动器Dr用以在一时间点输出信号至第二共同节点R2和通道比较器Com，以及在另一时间点输出信号至第一共同节点R1。通道比较器Com可用以在一时间点接收来自信道驱动器Dr的信号，以及在另一时间点接收来自第二共同节点R2的信号，以识别和传送所接收的信号的接收时间至延迟侦测模块400。另一方面，当切换模块310致能其中一个切换路径时，被致能的切换路径所对应的校正群组中任一信道驱动器Dr的信号可经由信道驱动器Dr对应的导电接垫、第二共同节点R2和第一共同节点R1，传送至延迟侦测模块400。藉此，延迟侦测模块400可以根据所接收到的时间信息和信号，侦测每一个测试通道的延迟情形，以通知控制装置100进行延迟校正。在一实施例中，延迟侦测模块400可设置于校正板300中。在另一实施例中，延迟侦测模块400可独立于校正板300。

此外，在进行时序校正的过程中，控制装置100可先分别对校正群组G_1至G_N执行一第一延迟校正程序。在第一延迟校正程序中，切换模块310会切断第一共同节点R1和第二共同节点R2间的连结，并且延迟侦测模块400会侦测同一个校正群组的测试通道CH_1至CH_K间的信号延迟，使控制装置100根据延迟侦测模块400的侦测结果，使同一个校正群组的测试通道CH_1至CH_K同步。

接着，控制装置100可对这些校正群组G_1至G_N执行一第二延迟校正程序。在第二延迟校正程序中，切换模块310会致能第一共同节点R1和第二共同节点R2间的连结，并且延迟侦测模块400会侦测这些校正群组G_1至G_N间的信号延迟，使控制装置100根据延迟侦测模块400的侦测结果依序使这些校正群组G_1至G_N同步。本发明中所谓测试通道间的同步是指在每一个测试信道上传输的信号可同时到达目的地，和/或指每一个测试信道可同时接收到信号。第一延迟校正程序和第二延迟校正程序将于之后详述。

为清楚阐述自动测试设备10如何执行时序校正方法，请同时参考图1至图3。图3为根据本发明一实施例的时序校正方法的流程图。时序校正方法适用于自动测试设备10并包含以下步骤。首先，分别对这些校正群组G_1至G_N执行一第一延迟校正程序，如步骤S100所示，以侦测并校正同一个校正群组的测试通道CH_1至CH_K间的信号延迟。接着，对这些校正群组G_1至G_N执行一第二延迟校正程序，如步骤S200所示，以侦测并校正这些校正群组G_1至G_N间的信号延迟。

在步骤S100的一实施例中，第一延迟校正程序的流程图如图4所示。第一延迟校正程序包含以下步骤。首先，根据一合成信号(Combinationsignal)，依序侦测并校正同一个校正群组的测试通道CH_1至CH_K的接收延迟，如步骤S102所示。此合成信号根据测试信道CH_1至CH_K中部分的测试通道提供的一第一测试信号所产生。举例来说，合成信号是根据测试信道CH_1至CH_K中除了第一待测信道以外的其余测试信道所提供的第一测试信号所产生。假设测试群组G_1的测试通道CH_1为第一待测信道，此时合成信号将由其它的测试通道CH_2至CH_K提供的例如为一脉冲信号(Pulsesignal)或方波信号等的第一测试信号所产生。

接着，根据一反射信号，依序侦测并校正同一个校正群组的测试通道CH_1至CH_K的发射延迟，如步骤S104所示。此反射信号是根据测试信道CH_1至CH_K中第二待测通道所提供的一第二测试信号所产生。举例来说，假设根据测试群组G_1的测试通道CH_1为第二待测信道，此时反射信号由测试群组G_1的测试通道CH_1提供的例如为一脉冲信号或方波信号等的第二测试信号反射而获得。

请参考图5A和图5B所示，其为根据本发明另一实施例的第一延迟校正程序的流程图。步骤S300至S310为步骤S102的进一步实施态样，步骤S312至S320为步骤S104的进一步实施态样。以下为方便说明此第一延迟校正程序，将假设根据由测试群组G_1至G_N的顺序和由测试信道CH_1至CH_K的顺序，依序校正每一个测试群组的测试通道CH_1至CH_K的接收延迟。

首先，控制装置100逐一选择其中一个测试群组(例如为测试群组G_1)的测试通道CH_1至CH_K的其中一个测试通道作为上述的第一待测通道，如步骤S300所示。接着，由测试通道CH_1至CH_K的其它测试通道同时提供上述的第一测试信号至第二共同节点R2，以产生前述的合成信号，如步骤S302所示。然后，由第二共同节点R2回传此合成信号至第一待测通道对应的导电接垫，如步骤S304所示。延迟侦测模块400可通过此导电接垫接收此合成信号。接着，延迟侦测模块400根据被回传的合成信号，计算对应第一待测通道的一第一校正值，如步骤S306所示。延迟侦测模块400将此第一校正值传送至控制装置100，以通知控制装置100根据此第一校正值，校正第一待测通道的接收延迟，如步骤S308所示。

举例来说，当自动测试设备10对测试群组G_1进行校正时，控制装置100会先选择测试群组G_1的测试通道CH_1作为第一待测通道，电性连接测试通道CH_1的导电接垫P_1则可视为第一目标接垫。接着，控制装置100驱动测试信道CH_2至CH_K的信道驱动器Dr，以经由导电接垫P_2至P_K提供例如脉冲信号或方波信号的第一测试信号至第二共同节点R2。由于第二共同节点R2为一短路电路，这些第一测试信号会在第二共同节点R2上形成前述的合成信号。并且，由于测试信道CH_1的信道驱动器Dr未被驱动，因此合成信号会经由第一目标接垫被回传至第一待测信道的信道比较器Com。此时，第一待测信道的信道比较器Com会识别并传送此合成信号的接收时间信息至延迟侦测模块400。

同时，测试信道CH_2至CH_K的信道驱动器Dr输出的第一测试信号也会被传送至测试通道CH_2至CH_K的通道比较器Com。测试信道CH_2至CH_K的通道比较器Com会识别并传送第一测试信号的接收时间信息至延迟侦测模块400。因此，延迟侦测模块400根据接收到的接收时间信息和此合成信号，计算对应第一待测通道的一第一校正值。接着，延迟侦测模块400将此第一校正值传送至控制装置100，以通知控制装置100根据此第一校正值校正测试群组G_1的测试通道CH_1的接收延迟。

当测试群组G_1的测试通道CH_1的接收延迟的校正完成后，控制装置100接着选择下一个测试信道(即测试信道CH_2)作为第一待测通道，以进行接收延迟的校正，直到测试群组G_1中所有的测试通道CH_1至CH_K都完成接收延迟的校正为止，如步骤S310所示。测试群组G_1的测试通道CH_2至CH_K的接收延迟的校正可以参考测试通道CH_1的接收延迟的校正，故于此不再赘述。

当完成测试群组G_1的测试通道CH_1至CH_K的接收延迟的校正后，自动测试设备10进一步对测试群组G_1的测试通道CH_1至CH_K进行发射延迟的校正，如步骤S312至S320所示。

首先，当自动测试设备10对测试群组G_1进行校正时，控制装置100选择前述测试群组G_1的测试通道CH_1至CH_K的其中一个测试通道作为一第二待测通道，如步骤S312所示。接着，由第二待测通道输出一第二测试信号至前述的第二共同节点R2，以及由其它的测试通道同时输出一第三测试信号至此第二共同节点R2，如步骤S314所示。然后，第二共同节点R2根据第二测试信号和第三测试信号回传前述的反射信号至对应第二待测通道的导电接垫，如步骤S316所示。接着，延迟侦测模块400根据被回传的反射信号，计算对应第二待测通道的一第二校正值，如步骤S318所示。最后，延迟侦测模块400将此第二校正值传送至控制装置100，以通知控制装置100根据此第二校正值，校正第二待测通道的发射延迟，如步骤S320所示。反射信号不同于第二测试信号，且第二测试信号不同于第三测试信号。

举例来说，当自动测试设备10对测试群组G_1进行校正时，控制装置100可例如选择测试通道CH_1作为前述的第二待测通道。接着，控制装置100驱动测试信道CH_2至CH_K的信道驱动器Dr输出第二测试信号至第二共同节点R2(例如将导电接垫P_2至P_K皆设为低逻辑位准)，以及驱动第二待测信道的信道驱动器Dr输出例如为脉冲信号的第三测试信号至第二共同节点R2。由于第二共同节点R2为短路电路，因此传送至第二共同节点R2的第三测试信号会被折返而形成前述的反射信号。此反射信号例如为第三测试信号的反向信号。此时，测试信道CH_1的信道比较器Com接收此反射信号，以识别并传送此反射信号的接收时间信息至延迟侦测模块400。

此外，测试信道CH_2至CH_K的通道比较器Com也会接收到第二测试信号，以及测试信道CH_1的信道比较器Com也会接收第三测试信号。测试信道CH_1的信道比较器Com会识别并传送第二测试信号的接收时间信息至延迟侦测模块400，以及测试信道CH_2至CH_K的通道比较器Com会识别并传送第三测试信号的接收时间信息至延迟侦测模块400。接着，延迟侦测模块400便可根据接收到的接收时间信息和反射信号，计算出对应第二待测通道的第二校正值。接着，延迟侦测模块400将此第二校正值传送至控制装置100，以通知控制装置100根据此第二校正值，校正第二待测通道的发射延迟。

当测试群组G_1的测试通道CH_1的发射延迟的校正完成后，自动测试设备10接着由选择下一个测试信道(即测试信道CH_2)作为第二待测通道，以进行发射延迟的校正，直到测试群组G_1中所有的测试通道CH_1至CH_K都完成发射延迟的校正为止，如步骤S322所示。测试群组G_1的测试通道CH_2至CH_K的发射延迟的校正可以参考测试通道CH_1的发射延迟的校正，故于此不再赘述。

当自动测试设备10第一次执行完步骤S300至S322时，即完成第一轮的第一延迟校正程序。在此实施例或其它实施例中，使用者可以自行设定第一延迟校正程序的执行次数。当第一延迟校正程序的执行次数尚未达到一预设次数时，则回到步骤S300执行下一轮的第一延迟校正程序(即再一次执行步骤S300至S322)，直到执行的次数满足此预设次数为止，如步骤S324所示，使每一个测试通道之间更趋近于同步。

接续图3的步骤S100的第一延迟校正程序，在步骤S200的一实施例中，第二延迟校正程序的流程图如图6所示。第二延迟校正程序包含以下步骤。首先，控制装置100选择N个校正群组G_1至G_N的其中一个校正群组作为一参考校正群组，如步骤S402。接着，控制装置100驱动参考校正群组的任一测试信道提供一参考信号至第一共同节点R1，如步骤S404。然后，控制装置100由校正群组G_1至G_N的其它校正群组中选择并驱动其中一个校正群组的任一测试信道提供一测试信号至第一共同节点R1，如步骤S406。延迟侦测模块400透过第一共同节点R1接收测试信号和参考信号。接着，延迟侦测模块400根据测试信号和参考信号，计算提供此测试信号的校正群组的一延迟校正值，如步骤S408。最后，控制装置100根据延迟校正值，校正提供此测试信号的校正群组的信号延迟，如步骤S410。

为清楚说明此第二延迟校正程序，以下示例将假设根据由测试群组G_1至G_N的顺序，依序校正每一个测试群组的信号延迟。首先，控制装置100会先由校正群组G_1至G_N中选择校正群组G_1作为上述的参考校正群组。接着，控制装置100驱动校正群组G_1的任一信道驱动器Dr提供参考信号至第一共同节点R1和对应的通道比较器Com。此信道比较器Com会识别并传送参考信号的发送时间信息至延迟侦测模块400。延迟侦测模块400也会经由第一共同节点R1接收此参考信号。

接着，控制装置100选择地驱动校正群组G_2的任一信道驱动器Dr提供测试信号至第一共同节点R1和对应的通道比较器Com。此信道比较器Com会识别并传送测试信号的发送时间信息至延迟侦测模块400。延迟侦测模块400经由第一共同节点R1接收测试信号。然后，延迟侦测模块400根据测试信号、测试信号的发送时间信息、参考信号和参考信号的发送时间信息，计算校正群组G_1与校正群组G_2间的发送延迟，以作为用以校正校正群组G_2的一延迟校正值。最后，延迟侦测模块400将此延迟校正值传送至控制装置100，使控制装置100根据此延迟校正值，校正此校正群组G_2中测试通道CH_1至CH_K的信号延迟。

当校正群组G_2中测试通道CH_1至CH_K的信号延迟的校正完成后，自动测试设备10接着对下一个校正群组(即校正群组G_3)进行校正，直到所有的测试群组G_1至G_K都完成校正为止，如步骤S412所示。测试群组G_3至G_K的校正可以参考校正群组G_2的校正，故于此不再赘述。

综上所述，本发明的校正板和时序校正方法首先将待测电子装置的接脚及其对应的测试通道群组化，而形成多个校正群组。接着，执行第一延迟校正程序，以侦测并校正同一个校正群组内多个测试信道间的信号延迟。然后，执行第二延迟校正程序，以侦测并校正这些校正群组间的信号延迟。如此一来，可以有效地校正或补偿测试信道在信号传递上的发射延迟和接收延迟，以及降低每一个测试信道至延迟侦测模块之间设置切换路径所花费的成本。

虽然本发明以前述的实施例发明如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所为的更动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的权利要求书。

Claims (9)

1.一种校正板，可插拔地设置于一自动测试设备中，用以校正该自动测试设备中的多个测试信道的信号延迟，其特征在于，该校正板包含：

一第一共同节点；

多个校正群组，每一该校正群组包含：

一第二共同节点；以及

多个导电接垫，每一该导电接垫电性连接该第二共同节点，且每一该导电接垫用以选择性地电性连接该些测试通道的其中一个测试通道；以及

一切换模块，连接该第一共同节点和该些第二共同节点之间，

其中当一第一延迟校正程序被执行时，该切换模块切断该第一共同节点与该些第二共同节点间的连结；以及

当一第二延迟校正程序被执行时，该切换模块致能该第一共同节点与该些第二共同节点间的连结。

2.如权利要求1所述的校正板，其特征在于：其中该切换模块为一开关数组，该开关数组提供多个切换路径，每一该切换路径选择性地将该些第二共同节点的其中一个第二共同节点电性连接于该第一共同节点。

3.如权利要求2所述的校正板，其特征在于：其中该切换模块为一继电器数组。

4.如权利要求1所述的校正板，其特征在于，更包含：

一延迟侦测模块，电性连接该第一共同节点和该些测试通道，用以在该第一延迟校正程序中侦测同一该校正群组电性连接的该些测试信道间的信号延迟，使同一该校正群组电性连接的该些测试通道被同步，以及在该第二延迟校正程序中侦测该些校正群组间的信号延迟，使该些校正群组被同步。

5.一种时序校正方法，适用于一自动测试设备，其特征在于：该自动测试设备包含多个测试通道和可插拔的一校正板，该校正板包含多个校正群组、一第一共同节点和一切换模块，每一该校正群组中包含一第二共同节点和电性连接该第二共同节点的多个导电接垫，每一该导电接垫选择性地电性连接该些测试通道的其中一个测试信道，该切换模块连接该第一共同节点和该些第二共同节点之间，该时序校正方法包含：

当一第一延迟校正程序被执行，并且由该切换模块切断该第一共同节点与该些第二共同节点间的连结时，侦测同一该校正群组的该些测试信道间的信号延迟，以同步同一该校正群组的该些测试通道；以及

当一第二延迟校正程序被执行，并且由该切换模块致能该第一共同节点与该些第二共同节点间的连结时，侦测该些校正群组间的信号延迟，以同步该些校正群组。

6.如权利要求5所述的时序校正方法，其特征在于：其中该第一延迟校正程序包含：

根据一合成信号，依序侦测并校正该些测试通道的接收延迟，该合成信号是根据部分的该些测试通道提供的一第一测试信号所产生；以及

根据一反射信号，依序侦测并校正该些测试通道的发射延迟，该反射信号是根据待校正的该测试通道所提供的一第二测试信号所产生。

7.如权利要求6所述的时序校正方法，其特征在于：其中根据该合成信号，依序侦测并校正该些测试通道的接收延迟的步骤包含：

逐一选择该些测试通道的其中一个测试通道作为一第一待测通道；

由该些测试信道的其它测试信道同时输出该第一测试信号至该第二共同节点，以产生该合成信号；

由该第二共同节点回传该合成信号至对应该第一待测通道的该导电接垫；

根据被回传的该合成信号，计算对应该第一待测通道的一第一校正值；以及

根据该第一校正值，校正该第一待测通道的接收延迟。

8.如权利要求6所述的时序校正方法，其特征在于：其中根据该反射信号，依序侦测并校正该些测试通道的发射延迟的步骤包含：

逐一选择该些测试通道的其中一个测试通道作为一第二待测通道；

由该第二待测通道输出一第二测试信号至该第二共同节点，以及由该些测试信道的其它测试信道同时输出一第三测试信号至该第二共同节点，该第二测试信号不同于该第三测试信号；

由该第二共同节点根据该第二测试信号和该第三测试信号回传该反射信号至对应该第二待测通道的该导电接垫，该反射信号不同于该第二测试信号；

根据被回传的该反射信号，计算对应该第二待测通道的一第二校正值；以及

根据该第二校正值，校正该第二待测通道的发射延迟。

9.如权利要求5所述的时序校正方法，其特征在于：其中该第二延迟校正程序包含：

选择该些校正群组的其中一个校正群组作为一参考校正群组；

由该参考校正群组提供一参考信号至该第一共同节点；

由该些校正群组的其它校正群组依序提供一测试信号至该第一共同节点；

根据该测试信号和该参考信号，计算提供该测试信号的该校正群组的一延迟校正值；以及

根据该延迟校正值，校正提供该测试信号的该校正群组的信号延迟。