CN105633146A - Rfldmos器件及其制造方法 - Google Patents

Rfldmos器件及其制造方法 Download PDF

Info

Publication number
CN105633146A
CN105633146A CN201410581747.0A CN201410581747A CN105633146A CN 105633146 A CN105633146 A CN 105633146A CN 201410581747 A CN201410581747 A CN 201410581747A CN 105633146 A CN105633146 A CN 105633146A
Authority
CN
China
Prior art keywords
doped region
type
heavily doped
extension
type heavily
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410581747.0A
Other languages
English (en)
Other versions
CN105633146B (zh
Inventor
徐向明
黄景丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410581747.0A priority Critical patent/CN105633146B/zh
Publication of CN105633146A publication Critical patent/CN105633146A/zh
Application granted granted Critical
Publication of CN105633146B publication Critical patent/CN105633146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种RFLDMOS器件，在P衬底上形成有P掺杂浓度不同的两层P外延；底部的第一层P外延的P掺杂较浓，顶部的第二层P外延的P掺杂较淡，并在从接触柱直到多晶硅栅下方的P外延中形成有P埋层，P型沟道区所在的第二层P外延的P掺杂较淡，可以保证器件具有较大击穿电压；同时，由于底部第一层P外延的P掺杂较浓，以及P掺杂更浓的P埋层的存在，使得由漏极漂移区、P型沟道区以及源区形成的寄生NPN管的基极电阻可得到极大的降低，避免发生骤回效应，提高了器件的鲁棒性。本发明还公开了一种RFLDMOS器件的制造方法。

Description

RFLDMOS器件及其制造方法
技术领域
本发明涉及半导体技术，特别涉及一种RFLDMOS器件及其制造方法。
背景技术
10多年前，LDMOS(横向扩散金属氧化物半导体)产品开始作为双极性晶体管的替代者逐渐开始在射频领域开始推进。
RFLDMOS(射频横向扩散金属氧化物半导体)器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM、PCS、W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面，特别是在1～2GHz的GSM-EDGE网络、2.2GHz的WCDMA网络以及更高频率的2.7GHz的WiMax网络有广泛应用。其常见工作电压有28V和50V两种，对应的击穿电压的要求分别为70V和120V。器件的基本结构如图1所示，它是一个N型器件，较高的耐压由N型低掺杂漂移区6的长度(重掺杂N型漏端7到多晶硅栅极4边沿的距离)，以及用作场板的调节电场分布的金属法拉第盾(Faradayshield)11决定；但同时，由漏极7以及漂移区6为集电极，P型沟道5及P型下沉连接10为基极，源极8为发射极，形成了一个寄生的NPN管，它的发射极和基极是短接在一起并连到地电压，由于P型沟道5是通过P型下沉10连接到地的，这样就会有一个等效的基极电阻RB，同时N型轻掺杂漂移区6和P型沟道5之间会形成一个反向的二极管，形成如图2所示的RFLDMOS的等效电路图。在RFLDMOS管正常工作时，漏极7会加上工作电压并会再加射频信号使其接近击穿电压，同时也会有大于击穿的脉冲尖峰电压，这样就需要寄生二极管的反向击穿电压和寄生三极管的骤回电压要比击穿电压大20V左右；为达到这一目标，需要二极管的反向击穿电压比RFLDMOS的击穿电压大20V以上和较小漏电，并有较低的基极电阻RB。这种RFLDMOS器件的结构，只有一层P外延2，为保证器件具有较大击穿电压BV，P外延2的掺杂浓度一般较低，这使得基极电阻RB难以减小，有可能发生骤回效应，引起管子烧毁等器件耐压性失效发生，鲁棒性差。
发明内容
本发明要解决的技术问题是提高RFLDMOS器件的鲁棒性。
为解决上述技术问题，本发明提供的RFLDMOS器件，器件结构为：
在P衬底上形成有第一层P外延；
在第一层P外延上形成有第二层P外延；
所述第二层P外延，左部形成有一P阱，右部形成有一漏端N型轻掺杂区；
所述漏端N型轻掺杂区，右部形成有一漏端N型重掺杂区；
所述P阱，左侧接一接触柱，中部形成有一源端N型重掺杂区；
所述接触柱，连通至第二层P外延、第一层P外延及P衬底；
所述源端N型重掺杂区左侧的P阱上部形成有与所述接触柱连通的体P型重掺杂区；
所述源端N型重掺杂区右侧的P阱上方，及所述P阱与所述漏端N型轻掺杂区之间的第二层P外延上方，及所述漏端N型轻掺杂区左端上方，形成有栅氧；
所述栅氧，上方形成有多晶硅栅；
所述多晶硅栅，右部上方及右侧形成有法拉第盾；
所述P阱下方的P外延中形成有P埋层；
所述源端N型重掺杂区及所述体P型重掺杂区同接源极金属；
所述漏端N型重掺杂区接漏极金属；
第一层P外延的P型掺杂浓度大于第二层P外延的P型掺杂浓度；
P埋层的P型杂质浓度大于第一层P外延的P型掺杂浓度；
P阱的P型杂质浓度大于第二层P外延的P型掺杂浓度；
体P型重掺杂区的P型杂质浓度大于P阱的P型杂质浓度。
较佳的，所述P埋层，左端接所述接触柱，右端延伸到多晶硅栅下方或者漏端N型轻掺杂区下方。
较佳的，所述接触柱，为P型多晶硅接触柱或金属接触柱。
较佳的，所述P埋层，位于第一层P外延的部分大于位于第二层P外延的部分。
较佳的，第一层P外延的P型掺杂浓度为1E15～5E16个原子每立方厘米；
第一层P外延的厚度为1um～5um。
较佳的，所述源端N型重掺杂区及所述体P型重掺杂区直接同接源极金属；
所述漏端N型重掺杂区直接接漏极金属。
较佳的，所述源端N型重掺杂区及所述体P型重掺杂区通过钨塞同接源极金属；
所述漏端N型重掺杂区通过钨塞接漏极金属。
为解决上述技术问题，本发明提供的RFLDMOS器件的制造方法，包括以下步骤：
一.在P衬底上生长第一层P外延；
二.光刻，在第一层P外延进行P型离子注入，形成P埋层；
三.在第一层P外延上形成第二层P外延；
第一层P外延的P型掺杂浓度大于第二层P外延的P型掺杂浓度；
四.形成P阱、漏端N型轻掺杂区、源端N型重掺杂区、体P型重掺杂区、漏端N型重掺杂区、栅氧、多晶硅栅、法拉第盾、接触柱；
P阱形成在第二层P外延的左部；
漏端N型轻掺杂区形成在第二层P外延的右部；
漏端N型重掺杂区形成在漏端N型轻掺杂区的右部；
源端N型重掺杂区形成在P阱中部；
P阱左侧接所述接触柱；
接触柱连通至第二层P外延、第一层P外延及P衬底；
体P型重掺杂区形成在源端N型重掺杂区左侧的P阱上部，并与接触柱连通；
栅氧形成在源端N型重掺杂区右侧的P阱上方，及P阱与漏端N型轻掺杂区之间的第二层P外延上方，及漏端N型轻掺杂区左端上方；
多晶硅栅形成在栅氧上方；
法拉第盾形成在多晶硅栅右部上方及多晶硅栅右侧；
五.将源端N型重掺杂区及体P型重掺杂区同接源极金属，将漏端N型重掺杂区接漏极金属。
较佳的，所述接触柱，为P型多晶硅接触柱或金属接触柱；
第一层P外延的P型掺杂浓度为1E15～5E16个原子每立方厘米；
第一层P外延的厚度为1um～5um。
较佳的，所述源端N型重掺杂区及所述体P型重掺杂区直接同接源极金属，所述漏端N型重掺杂区直接接漏极金属；或者
所述源端N型重掺杂区及所述体P型重掺杂区通过钨塞同接源极金属，所述漏端N型重掺杂区通过钨塞接漏极金属。
本发明的RFLDMOS(射频横向扩散金属氧化物半导体)器件，在P衬底上形成有P掺杂浓度不同的两层P外延；底部的第一层P外延的P掺杂较浓，顶部的第二层P外延的P掺杂较淡，并在从接触柱直到多晶硅栅下方的P外延中形成有P埋层(PBuriedLayer)，P型沟道区所在的第二层P外延22的P掺杂较淡，可以保证器件具有较大击穿电压BV；同时，由于底部第一层P外延21的P掺杂较浓，以及P掺杂更浓的P埋层(PBuriedLayer)的存在，使得由漏极漂移区、P型沟道区以及源区形成的寄生NPN管的基极电阻RB可得到极大的降低，避免发生骤回效应而使器件耐压性失效，提高了器件的鲁棒性。本发明的RFLDMOS(射频横向扩散金属氧化物半导体)器件的制造方法，在第一层P外延形成后即进行离子注入形成P埋层(PBuriedLayer)，能够确保P型沟道区所在的第二层P外延的P掺杂较淡，并且P埋层(PBuriedLayer)可以离P沟道区更远，保证器件具有较大击穿电压BV；另外，P埋层(PBuriedLayer)的宽度不会受到多晶硅栅的影响，P埋层(PBuriedLayer)的右端可以超过多晶硅栅的中线，能更大限度的降低由漏极漂移区、P型沟道区以及源区形成的寄生NPN管的基极电阻RB。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种常见RFLDMOS器件的结构示意图；
图2是常见RFLDMOS器件的等效电路示意图；
图3是本发明的RFLDMOS器件的结构一实施例示意图；
图4是本发明的RFLDMOS器件的制造方法一实施例形成第一层P外延后的示意图；
图5是本发明的RFLDMOS器件的制造方法一实施例离子注入形成P埋层形后的示意图；
图6是本发明的RFLDMOS器件的制造方法一实施例形成第二层P外延后的示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
RFLDMOS(射频横向扩散金属氧化物半导体)器件，如图3所示，
在P衬底1上形成有第一层P外延21；
在第一层P外延21上形成有第二层P外延22；
所述第二层P外延22，左部形成有一P阱3，右部形成有一漏端N型轻掺杂区4；
所述漏端N型轻掺杂区4，右部形成有一漏端N型重掺杂区5；
所述P阱3，左侧接一接触柱7，中部形成有一源端N型重掺杂区6；
所述接触柱7，连通至第二层P外延22、第一层P外延21及P衬底1；
所述源端N型重掺杂区6左侧的P阱3上部形成有与所述接触柱7连通的体P型重掺杂区8；
所述源端N型重掺杂区6右侧的P阱3上方，及所述P阱3与所述漏端N型轻掺杂区4之间的第二层P外延22上方，及所述漏端N型轻掺杂区4左端上方，形成有栅氧9；
所述栅氧9，上方形成有多晶硅栅10；
所述多晶硅栅10，右部上方及右侧形成有法拉第盾(Faradayshield)11；
所述P阱3下方的P外延中形成有P埋层(PBuriedLayer)13；
所述源端N型重掺杂区6及所述体P型重掺杂区8同接源极金属，所述漏端N型重掺杂区5接漏极金属。
第一层P外延21的P型掺杂浓度大于第二层P外延22的P型掺杂浓度；
P埋层13的P型杂质浓度大于第一层P外延21的P型掺杂浓度；
P阱3的P型杂质浓度大于第二层P外延22的P型掺杂浓度；
体P型重掺杂区8的P型杂质浓度大于P阱3的P型杂质浓度。
较佳的，所述P埋层(PBuriedLayer)13，左端接所述接触柱7，右端延伸到多晶硅栅10(栅极)下方甚至漏端N型轻掺杂区4(漂移区)下方。
较佳的，所述接触柱7，为P型多晶硅接触柱或金属接触柱。
较佳的，所述P埋层(PBuriedLayer)13，位于第一层P外延21的部分大于位于第二层P外延22的部分。
较佳的，第一层P外延21的P型掺杂浓度为1E15～5E16个原子每立方厘米。
较佳的，第一层P外延21的厚度为1um～5um。
较佳的，所述源端N型重掺杂区6及所述体P型重掺杂区8直接同接源极金属，所述漏端N型重掺杂区5直接接漏极金属。
较佳的，所述源端N型重掺杂区6及所述体P型重掺杂区8通过钨塞同接源极金属，所述漏端N型重掺杂区5通过钨塞接漏极金属。
实施例一的RFLDMOS(射频横向扩散金属氧化物半导体)器件，在P衬底1上形成有P掺杂浓度不同的两层P外延；底部的第一层P外延21的P掺杂较浓，顶部的第二层P外延22的P掺杂较淡，并在从接触柱7直到多晶硅栅10下方的P外延中形成有P掺杂浓度比第一层P外延21还要高的P埋层(PBuriedLayer)，P埋层(PBuriedLayer)的右端可以超过所述多晶硅栅10的中线。实施例一的RFLDMOS(射频横向扩散金属氧化物半导体)器件，P型沟道区所在的第二层P外延22的P掺杂较淡，可以保证器件具有较大击穿电压BV；同时，由于底部第一层P外延21的P掺杂较浓，以及P掺杂更浓的P埋层(PBuriedLayer)的存在，使得由漏极漂移区、P型沟道区以及源区形成的寄生NPN管的基极电阻RB可得到极大的降低，避免发生骤回效应而使器件耐压性失效，提高了器件的鲁棒性。
实施例二
RFLDMOS(射频横向扩散金属氧化物半导体)器件的制造方法，包括以下步骤：
一.在P衬底1上生长第一层P外延21，如图4所示；
二.光刻，在第一层P外延21进行P型离子注入，形成P埋层(PBuriedLayer)，如图5所示；
三.去除光刻胶15，在第一层P外延21上形成第二层P外延22，如图6所示；
第一层P外延21的P型掺杂浓度大于第二层P外延22的P型掺杂浓度；
四.形成P阱3、漏端N型轻掺杂区4、源端N型重掺杂区6、体P型重掺杂区8、漏端N型重掺杂区5、栅氧9、多晶硅栅10、法拉第盾(Faradayshield)11、金属接触柱7，如图3所示；
P阱3形成在第二层P外延22的左部；
漏端N型轻掺杂区4形成在第二层P外延22的右部；
漏端N型重掺杂区5形成在漏端N型轻掺杂区4的右部；
源端N型重掺杂区6形成在P阱3中部；
P阱3左侧接所述接触柱7；
所述接触柱7连通至第二层P外延22、第一层P外延21及P衬底1；
体P型重掺杂区8形成在源端N型重掺杂区6左侧的P阱3上部，并与所述接触柱7连通；
栅氧9形成在源端N型重掺杂区6右侧的P阱3上方，及P阱3与漏端N型轻掺杂区4之间的第二层P外延22上方，及漏端N型轻掺杂区4左端上方；
多晶硅栅10形成在所述栅氧9上方；
法拉第盾(Faradayshield)11形成在所述多晶硅栅10右部上方及右侧；
五.将源端N型重掺杂区6及体P型重掺杂区8同接源极金属，将漏端N型重掺杂区5接漏极金属；
六、进行后续工艺，器件制造完成。
较佳的，所述接触柱7，为P型多晶硅接触柱或金属接触柱。
较佳的，第一层P外延21的P型掺杂浓度为1E15～5E16个原子每立方厘米。
较佳的，第一层P外延21的厚度为1um～5um。
较佳的，所述源端N型重掺杂区6及所述体P型重掺杂区8直接同接源极金属，所述漏端N型重掺杂区5直接接漏极金属。
较佳的，所述源端N型重掺杂区6及所述体P型重掺杂区8通过钨塞同接源极金属，所述漏端N型重掺杂区5通过钨塞接漏极金属。
实施例二的RFLDMOS(射频横向扩散金属氧化物半导体)器件的制造方法，在第一层P外延21形成后即进行离子注入形成P埋层(PBuriedLayer)13，与在形成P阱3、多晶硅栅10之后再通过离子注入工艺形成P埋层(PBuriedLayer)相比，形成P埋层(PBuriedLayer)13的过程不会影响到P阱3的掺杂浓度，能够确保P型沟道区所在的第二层P外延22的P掺杂较淡，并且P埋层(PBuriedLayer)13可以离P沟道区更远，保证器件具有较大击穿电压BV；另外，P埋层(PBuriedLayer)13的宽度不会受到多晶硅栅10的影响，P埋层(PBuriedLayer)13的右端可以超过多晶硅栅10的中线，能更大限度的降低由漏极漂移区、P型沟道区以及源区形成的寄生NPN管的基极电阻RB，避免发生骤回效应而使器件耐压性失效，提高了器件的鲁棒性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种RFLDMOS器件，其特征在于，器件结构为：
在P衬底上形成有第一层P外延；
在第一层P外延上形成有第二层P外延；
所述第二层P外延，左部形成有一P阱，右部形成有一漏端N型轻掺杂区；
所述漏端N型轻掺杂区，右部形成有一漏端N型重掺杂区；
所述P阱，左侧接一接触柱，中部形成有一源端N型重掺杂区；
所述接触柱，连通至第二层P外延、第一层P外延及P衬底；
所述源端N型重掺杂区左侧的P阱上部形成有与所述接触柱连通的体P型重掺杂区；
所述源端N型重掺杂区右侧的P阱上方，及所述P阱与所述漏端N型轻掺杂区之间的第二层P外延上方，及所述漏端N型轻掺杂区左端上方，形成有栅氧；
所述栅氧，上方形成有多晶硅栅；
所述多晶硅栅，右部上方及右侧形成有法拉第盾；
所述P阱下方的P外延中形成有P埋层；
所述源端N型重掺杂区及所述体P型重掺杂区同接源极金属；
所述漏端N型重掺杂区接漏极金属；
第一层P外延的P型掺杂浓度大于第二层P外延的P型掺杂浓度；
P埋层的P型杂质浓度大于第一层P外延的P型掺杂浓度；
P阱的P型杂质浓度大于第二层P外延的P型掺杂浓度；
体P型重掺杂区的P型杂质浓度大于P阱的P型杂质浓度。
2.根据权利要求1所述的RFLDMOS器件，其特征在于，
所述P埋层，左端接所述接触柱，右端延伸到多晶硅栅下方或者漏端N型轻掺杂区下方。
3.根据权利要求1所述的RFLDMOS器件，其特征在于，
所述接触柱，为P型多晶硅接触柱或金属接触柱。
4.根据权利要求1所述的RFLDMOS器件，其特征在于，
所述P埋层，位于第一层P外延的部分大于位于第二层P外延的部分。
5.根据权利要求1所述的RFLDMOS器件，其特征在于，
第一层P外延的P型掺杂浓度为1E15～5E16个原子每立方厘米；
第一层P外延的厚度为1um～5um。
6.根据权利要求1到5任一项所述的RFLDMOS器件，其特征在于，
所述源端N型重掺杂区及所述体P型重掺杂区直接同接源极金属；
所述漏端N型重掺杂区直接接漏极金属。
7.根据权利要求1到5任一项所述的RFLDMOS器件，其特征在于，
所述源端N型重掺杂区及所述体P型重掺杂区通过钨塞同接源极金属；
所述漏端N型重掺杂区通过钨塞接漏极金属。
8.一种RFLDMOS器件的制造方法，其特征在于，包括以下步骤：
一.在P衬底上生长第一层P外延；
二.光刻，在第一层P外延进行P型离子注入，形成P埋层；
三.在第一层P外延上形成第二层P外延；
第一层P外延的P型掺杂浓度大于第二层P外延的P型掺杂浓度；
四.形成P阱、漏端N型轻掺杂区、源端N型重掺杂区、体P型重掺杂区、漏端N型重掺杂区、栅氧、多晶硅栅、法拉第盾、接触柱；
P阱形成在第二层P外延的左部；
漏端N型轻掺杂区形成在第二层P外延的右部；
漏端N型重掺杂区形成在漏端N型轻掺杂区的右部；
源端N型重掺杂区形成在P阱中部；
P阱左侧接所述接触柱；
接触柱连通至第二层P外延、第一层P外延及P衬底；
体P型重掺杂区形成在源端N型重掺杂区左侧的P阱上部，并与接触柱连通；
栅氧形成在源端N型重掺杂区右侧的P阱上方，及P阱与漏端N型轻掺杂区之间的第二层P外延上方，及漏端N型轻掺杂区左端上方；
多晶硅栅形成在栅氧上方；
法拉第盾形成在多晶硅栅右部上方及多晶硅栅右侧；
五.将源端N型重掺杂区及体P型重掺杂区同接源极金属，将漏端N型重掺杂区接漏极金属。
9.根据权利要求8所述的RFLDMOS器件的制造方法，其特征在于，
所述接触柱，为P型多晶硅接触柱或金属接触柱；
第一层P外延的P型掺杂浓度为1E15～5E16个原子每立方厘米；
第一层P外延的厚度为1um～5um。
10.根据权利要求8所述的RFLDMOS器件的制造方法，其特征在于，
所述源端N型重掺杂区及所述体P型重掺杂区直接同接源极金属，所述漏端N型重掺杂区直接接漏极金属；或者
所述源端N型重掺杂区及所述体P型重掺杂区通过钨塞同接源极金属，所述漏端N型重掺杂区通过钨塞接漏极金属。
CN201410581747.0A 2014-10-27 2014-10-27 Rfldmos器件及其制造方法 Active CN105633146B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410581747.0A CN105633146B (zh) 2014-10-27 2014-10-27 Rfldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410581747.0A CN105633146B (zh) 2014-10-27 2014-10-27 Rfldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN105633146A true CN105633146A (zh) 2016-06-01
CN105633146B CN105633146B (zh) 2019-01-04

Family

ID=56047888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410581747.0A Active CN105633146B (zh) 2014-10-27 2014-10-27 Rfldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN105633146B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081836A1 (en) * 2004-10-14 2006-04-20 Yoshinobu Kimura Semiconductor device and method of manufacturing the same
CN101719515A (zh) * 2009-11-03 2010-06-02 苏州远创达科技有限公司 栅下具有横向扩散埋层的ldmos器件
CN102184863A (zh) * 2011-04-08 2011-09-14 昆山华太电子科技有限公司 基于自对准硅化物和钨塞结构的rfldmos及其制备方法
CN103035727A (zh) * 2012-11-09 2013-04-10 上海华虹Nec电子有限公司 Rfldmos器件及制造方法
CN103855210A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 射频横向双扩散场效应晶体管及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081836A1 (en) * 2004-10-14 2006-04-20 Yoshinobu Kimura Semiconductor device and method of manufacturing the same
CN101719515A (zh) * 2009-11-03 2010-06-02 苏州远创达科技有限公司 栅下具有横向扩散埋层的ldmos器件
CN102184863A (zh) * 2011-04-08 2011-09-14 昆山华太电子科技有限公司 基于自对准硅化物和钨塞结构的rfldmos及其制备方法
CN103035727A (zh) * 2012-11-09 2013-04-10 上海华虹Nec电子有限公司 Rfldmos器件及制造方法
CN103855210A (zh) * 2012-12-03 2014-06-11 上海华虹宏力半导体制造有限公司 射频横向双扩散场效应晶体管及其制造方法

Also Published As

Publication number Publication date
CN105633146B (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
US9136350B2 (en) RF LDMOS device and fabrication method thereof
US8378457B2 (en) Silicon-germanium heterojunction bipolar transistor
US20100140700A1 (en) Semiconductor device and method for manufacturing the same
US11183495B2 (en) Power semiconductor devices
CN103050532B (zh) Rf ldmos器件及制造方法
US20120032233A1 (en) Silicon-germanium heterojunction bipolar transistor and manufacturing method of the same
CN103035681A (zh) Rf ldmos器件及制造方法
CN104078496A (zh) 半导体器件
CN102446965A (zh) 锗硅异质结双极晶体管
CN100361315C (zh) 垂直dmos晶体管装置、集成电路及其制造方法
CN103035731B (zh) 射频横向双扩散场效应晶体管及其制造方法
CN103035678B (zh) Rf ldmos器件及制造方法
TWI677073B (zh) 雙載子接面電晶體佈局結構
EP2879182B1 (en) Transistor, amplifier circuit and integrated circuit
US9123766B2 (en) Transistor and method of manufacturing a transistor
US9806181B2 (en) Insulated gate power device using a MOSFET for turning off
CN103035532B (zh) 射频横向双扩散场效应晶体管及其制造方法
US8866189B2 (en) Silicon-germanium heterojunction bipolar transistor and manufacturing method thereof
US8759880B2 (en) Ultra-high voltage SIGE HBT device and manufacturing method of the same
CN105633146A (zh) Rfldmos器件及其制造方法
CN104638003A (zh) 射频ldmos器件及工艺方法
CN103050531B (zh) Rf ldmos器件及制造方法
CN104377137A (zh) Rfldmos器件的制造方法
CN104716187A (zh) 射频ldmos器件及工艺方法
CN104269400A (zh) 一种新型栅极接地nmos结构esd保护器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant