CN105632919A - 绝缘栅双极型晶体管的制备方法 - Google Patents

绝缘栅双极型晶体管的制备方法 Download PDF

Info

Publication number
CN105632919A
CN105632919A CN201510643456.4A CN201510643456A CN105632919A CN 105632919 A CN105632919 A CN 105632919A CN 201510643456 A CN201510643456 A CN 201510643456A CN 105632919 A CN105632919 A CN 105632919A
Authority
CN
China
Prior art keywords
bipolar transistor
type
insulated gate
gate bipolar
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510643456.4A
Other languages
English (en)
Other versions
CN105632919B (zh
Inventor
赵喜高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong keyia Semiconductor Technology Co.,Ltd.
Original Assignee
SHENZHEN KIA SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN KIA SEMICONDUCTOR TECHNOLOGY Co Ltd filed Critical SHENZHEN KIA SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201510643456.4A priority Critical patent/CN105632919B/zh
Publication of CN105632919A publication Critical patent/CN105632919A/zh
Application granted granted Critical
Publication of CN105632919B publication Critical patent/CN105632919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种绝缘栅双极型晶体管的制备方法，包括步骤：形成p型半导体衬底；在所述p型衬底上生长埋氧层后，在所述埋氧层上形成n型外延层；在所述n型外延层的一侧注入p型杂质离子，形成具有预定深度的p-/p+基区；在所述n型外延层的另一侧注入p型杂质离子，形成具有预定深度的p+环；在所述p-/p+基区注入n型杂质离子，形成预定深度的n+区；在所述p-/p+基区上形成第一栅极和阴极，并在所述p+环上形成阳极，在所述阴极和阳极之间形成第二栅极。本发明公开的绝缘栅双极型晶体管的制备方法旨在提供一种高抗闩锁性能，且能够快速完成开关的绝缘栅双极型晶体管的制备方法。

Description

绝缘栅双极型晶体管的制备方法
技术领域
本发明涉及半导体元器件加工工艺技术领域，具体涉及一种绝缘栅双极型晶体管的制备方法。
背景技术
绝缘栅双极型晶体管（InsulatedGateBipolarTransistor：IGBT）由于正向压降小，输入阻抗大，因此是一个非常适合用于智能（smart）电源IC的器件；另外，IGBT从结构上存在由p+阳极（Anode）（A）、n型外延层（或漂移层）、p基区及n+阴极（K）构成的寄生晶闸管。当所述IGBT正常工作时，寄生晶闸管不工作，但当电流达到一定值以上时，寄生晶闸管就会导通，这就是闩锁特性。发生所述闩锁效应时，IGBT会使MOS栅极丧失控制能力，同时，所述闩锁效应会限制IGBT的电流控制能力，并决定安全工作区；
而为使空穴电流流向器件表面，现有技术中的IGBT如图1所示，提出了在抑制空穴注入的n+缓冲层追加栅极的结构：
在导通状态下经过沟道流入漂移区的电子被用于由p+阳极（A）、n型外延层（10）、p+阴极（K）构成的pnp晶体管之基极电流；届时，沟道末端会因电子浓度的升高而使阻抗减少，因此从p+阳极（A）注入的空穴大部分流入沟道，经过p-基区流入阴极（K）。因此，导通状态下的压降等于p+阳极（A）、n+型缓冲层（20）的导通电压以及外延区的压降、p-基区的压降之和。而若经过阴极（K）下方p-基区时由被遗弃的空穴引起的压降为0.7V以上，由阴极（K）、p-基区、外延区构成的寄生npn晶体管就会导通，电子就不经过沟道而直接经过p-基区并注入漂移区。如同上述过程，IGBT的寄生晶闸管会导通，这就是闩锁（latch-up）。而现有的IGBT存在阈值电压控制较难、工艺复杂等缺点。此外，现有的IGBT尽管有导通电阻低、输入阻抗高以及驱动电路单纯等优点，但也有开关速度相对较慢等缺点。
发明内容
针对现有技术中存在的上述问题，本发明公开了一种绝缘栅双极型晶体管的制备方法，旨在提供一种高抗闩锁性能，且能够快速完成开关的绝缘栅双极型晶体管的制备方法。
本发明的技术方案如下：
一种绝缘栅双极型晶体管的制备方法，包括步骤：
S1、形成具有预定导电型杂质掺杂浓度的p型半导体衬底；
S2、在所述p型衬底上生长埋氧层后，在所述埋氧层上形成n型外延层；
S3、在所述n型外延层的一侧注入p型杂质离子，形成具有预定深度的p-/p+基区；在所述n型外延层的另一侧注入p型杂质离子，形成具有预定深度的p+环；在所述p-/p+基区注入n型杂质离子，形成预定深度的n+区；
S4、在所述p-/p+基区上形成第一栅极和阴极，并在所述p+环上形成阳极，在所述阴极和阳极之间形成第二栅极。
作为优选，还包括步骤：
S5、在所述阴极和阳极之间增加形成第三栅极和一个P+环；
作为优选，还包括步骤：
S6、在所述阴极和阳极之间增加形成第四栅极、第五栅极、第六栅极、第七栅极和4个对应的P+环。
本发明制备的绝缘栅双极型晶体管为了抑制闩锁效应，设置了p+环和p沟道栅，从而减少了经过p-基区的空穴电流量，同时把所有空穴电流的方向转向了器件的表面，此外，这还大大改善了反沟道结构的缺点之一，即较小的电流密度特性；不仅如此，由于设置了p+环和p型沟道栅，就不需要遏制空穴注入的n-缓冲层，因此可减少相当于n-缓冲层的光掩膜一张，简化了结构；就关断开关特性而言，与具有限制开关速度的尾电流特性的现有结构不同，残存在p基区的少数载流子即空穴经过所形成的p沟道流向阴极，而不是复合，因此不出现尾电流特性，从而提供了一种高抗闩锁性能，且能够快速完成开关的绝缘栅双极型晶体管。
附图说明
图1为现有技术中的IGBT结构示意图的剖面图；
图2为本发明在一实施例中的产品结构示意图的剖面图；
图3为现有IGBT和本发明制备的IGBT的电流-电压特性图；
图4为现有IGBT和本发明制备的IGBT的关断特性图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细阐述。
一种绝缘栅双极型晶体管的制备方法，包括步骤：
S1、形成具有预定导电型杂质掺杂浓度的p型半导体衬底50；
S2、在所述p型衬底上生长埋氧层60后，在所述埋氧层60上形成n型外延层70；
S3、在所述n型外延层70的一侧注入p型杂质离子，形成具有预定深度的p-/p+基区；在所述n型外延层的另一侧注入p型杂质离子，形成具有预定深度的p+环90；在所述p-/p+基区注入n型杂质离子，形成预定深度的n+区；
S4、在所述p-/p+基区上形成第一栅极和阴极，并在所述p+环上形成阳极，在所述阴极和阳极之间形成第二栅极。
作为优选，还包括步骤：
S5、在所述阴极和阳极之间增加形成第三栅极和一个P+环；
作为优选，还包括步骤：
S6、在所述阴极和阳极之间增加形成第四栅极、第五栅极、第六栅极、第七栅极和4个对应的P+环。
如图2所示，本发明制备的绝缘栅双极型晶体管为了抑制闩锁效应，设置了p+环和p沟道栅，从而减少了经过p-基区的空穴电流量，同时把所有空穴电流的方向转向了器件的表面，此外，这还大大改善了反沟道结构的缺点之一，即较小的电流密度特性；不仅如此，由于设置了p+环和p型沟道栅，就不需要遏制空穴注入的n-缓冲层，因此可减少相当于n-缓冲层的光掩膜一张，简化了结构；就关断开关特性而言，与具有限制开关速度的尾电流特性的现有结构不同，残存在p基区的少数载流子即空穴经过所形成的p沟道流向阴极，而不是复合，因此不出现尾电流特性，从而提供了一种高抗闩锁性能，且能够快速完成开关的绝缘栅双极型晶体管。
如图3所示，通过现有IGBT和本发明制备的IGBT的电流-电压特性图对比可见，在现有的IGBT结构上，阳极电压为1.3V、电流为1.96×10-5A/时出现闩锁效应；而在本发明的结构上，阳极电压最大为26V、电流为1.2×10-4A/时出现闩锁效应，因此，本发明涉及的结构在比现有结构高20倍的阳极电压和10倍高的阳极电流中出现闩锁效应，可见其特性的卓越性。这是因为本发明设定了多栅极区，使在阳极A注入的空穴不是在整个漂移区流动而是沿着器件的表面流动，这改善了闩锁电压和电流。
如图4所示，通过现有IGBT和本发明的IGBT的关断特性图可见，现有的IGBT结构在整个n基区出现复合，但本发明的IGBT结构并未在n基区出现。
综上可见，本发明的绝缘栅双极型晶体管制备方法提供了一种高抗闩锁性能，且能够快速完成开关的绝缘栅双极型晶体管。
以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。

Claims (4)

1.一种绝缘栅双极型晶体管的制备方法，其特征在于，包括步骤：
S1、形成具有预定导电型杂质掺杂浓度的p型半导体衬底；
S2、在所述p型衬底上生长埋氧层后，在所述埋氧层上形成n型外延层；
S3、在所述n型外延层的一侧注入p型杂质离子，形成具有预定深度的p-/p+基区；在所述n型外延层的另一侧注入p型杂质离子，形成具有预定深度的p+环；在所述p-/p+基区形成预定深度的n+区；
S4、在所述p-/p+基区上形成第一栅极和阴极，并在所述p+环上形成阳极，在所述阴极和阳极之间形成第二栅极。
2.如权利要求1所述的绝缘栅双极型晶体管的制备方法，其特征在于：所述n+区通过离子注入工艺注入n型杂质离子形成。
3.如权利要求1所述的绝缘栅双极型晶体管的制备方法，其特征在于，还包括步骤：
S5、在所述阴极和阳极之间增加形成第三栅极和一个P+环；
4.如权利要求2所述的绝缘栅双极型晶体管的制备方法，其特征在于，还包括步骤：
S6、在所述阴极和阳极之间增加形成第四栅极、第五栅极、第六栅极、第七栅极和4个对应的P+环。
CN201510643456.4A 2015-10-08 2015-10-08 绝缘栅双极型晶体管的制备方法 Active CN105632919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510643456.4A CN105632919B (zh) 2015-10-08 2015-10-08 绝缘栅双极型晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510643456.4A CN105632919B (zh) 2015-10-08 2015-10-08 绝缘栅双极型晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN105632919A true CN105632919A (zh) 2016-06-01
CN105632919B CN105632919B (zh) 2018-08-07

Family

ID=56047721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510643456.4A Active CN105632919B (zh) 2015-10-08 2015-10-08 绝缘栅双极型晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN105632919B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289849A (zh) * 2020-11-19 2021-01-29 苏州力生美半导体有限公司 新型绝缘栅双极型晶体管及控制电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0372391A2 (en) * 1988-12-02 1990-06-13 Hitachi, Ltd. Lateral insulated gate bipolar transistor
WO2006132714A2 (en) * 2005-06-02 2006-12-14 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture
US20100032712A1 (en) * 2008-08-05 2010-02-11 Cambridge Semiconductor Limited Power semiconductor device and a method of forming a power semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0372391A2 (en) * 1988-12-02 1990-06-13 Hitachi, Ltd. Lateral insulated gate bipolar transistor
US5126806A (en) * 1988-12-02 1992-06-30 Hitachi, Ltd. Lateral insulated gate bipolar transistor
WO2006132714A2 (en) * 2005-06-02 2006-12-14 Freescale Semiconductor, Inc. Semiconductor device and method of manufacture
US20100032712A1 (en) * 2008-08-05 2010-02-11 Cambridge Semiconductor Limited Power semiconductor device and a method of forming a power semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289849A (zh) * 2020-11-19 2021-01-29 苏州力生美半导体有限公司 新型绝缘栅双极型晶体管及控制电路

Also Published As

Publication number Publication date
CN105632919B (zh) 2018-08-07

Similar Documents

Publication Publication Date Title
US11183495B2 (en) Power semiconductor devices
CN103956379B (zh) 具有优化嵌入原胞结构的cstbt器件
CN113571415B (zh) Igbt器件及其制作方法
CN106505101A (zh) 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
CN109037203A (zh) 硅控整流器型esd保护结构及实现方法
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN102446966B (zh) 一种集成反并联二极管的igbt结构及其制造方法
CN106057879A (zh) Igbt器件及其制造方法
CN104091826B (zh) 一种沟槽隔离igbt器件
CN110473917B (zh) 一种横向igbt及其制作方法
US20220359494A1 (en) Latch-up Free Lateral IGBT Device
CN103915489B (zh) 绝缘栅双极型晶体管
KR20150061971A (ko) 전력 반도체 소자 및 그의 제조 방법
CN107516669B (zh) 一种igbt器件
CN105632919B (zh) 绝缘栅双极型晶体管的制备方法
CN105633140B (zh) 一种双层部分soi ligbt器件及其制造方法
CN108766964A (zh) Ldmos静电保护器件
CN101819993B (zh) 降低热载流子效应的p型横向绝缘栅双极型器件
CN214848631U (zh) 低压带栅单向可控硅静电防护器件
WO2023109124A1 (zh) Igbt器件
US9209287B2 (en) Power semiconductor device
CN111211167B (zh) 一种消除负阻效应的rc-igbt器件结构
CN103872113A (zh) 一种隧穿型逆导igbt及其制造方法
KR102507841B1 (ko) 반도체 소자 및 그 제조 방법
CN105336767A (zh) 横向沟槽电极双通道发射极关断晶闸管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210112

Address after: 518000 room 5c1, floor 5, Tianji building, Tian'an Digital City, No.10, Tairan 5th Road, Tian'an community, Shatou street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Guangdong keyia Semiconductor Technology Co.,Ltd.

Address before: 518000 5c1, block CD, Tianji building, chegongmiao, Futian District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN KIA SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right