CN105609484A - 半导体器件扇出封装结构 - Google Patents

半导体器件扇出封装结构 Download PDF

Info

Publication number
CN105609484A
CN105609484A CN201510995488.0A CN201510995488A CN105609484A CN 105609484 A CN105609484 A CN 105609484A CN 201510995488 A CN201510995488 A CN 201510995488A CN 105609484 A CN105609484 A CN 105609484A
Authority
CN
China
Prior art keywords
metal
semiconductor devices
packaging structure
out packaging
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510995488.0A
Other languages
English (en)
Other versions
CN105609484B (zh
Inventor
施建根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201510995488.0A priority Critical patent/CN105609484B/zh
Publication of CN105609484A publication Critical patent/CN105609484A/zh
Application granted granted Critical
Publication of CN105609484B publication Critical patent/CN105609484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)

Abstract

本申请公开了一种半导体器件扇出封装结构，包括：半导体器件柱状凸点单体，其特征在于，还包括：再布线基板，包括：聚合层，聚合层具有多个第一开口，在聚合层的表面和第一开口内设有再布线金属板，在再布线金属板上设有焊料凸点；半导体器件柱状凸点单体通过第二金属柱与焊料凸点相连接。本申请再布线金属板的厚度与半导体器件所需的电流相匹配；且两两再布线金属板的间隔得到进一步缩小，有利于提高半导体器件的封装密度。

Description

半导体器件扇出封装结构
技术领域
本发明涉及半导体器件封装领域，具体涉及一种半导体器件扇出封装结构。
背景技术
近年来，半导体器件在成本降低和前道晶圆制造工艺的提升的共同促进下，实现了同样功能的半导体器件的单体芯片尺寸越来越小的目标，这样会导致半导体器件上用于外接的电极之间的节距越来越小，原来的用于倒装焊的半导体器件柱状结构容易引起电极之间的桥接从而导致半导体器件失效。同时，现在的半导体器件对避免α射线的辐射影响、凸点与倒装载体之间以及凸点和芯片的结合力强度等方面也有了越来越高大要求。
图1是现有半导体器件柱状凸点结构，在芯片101上有电极102，在芯片101和电极102上选择性的覆盖有氧化硅或氮化硅等材料形成的钝化层103，在钝化层103上再有选择的形成一层聚酰亚胺(PI)或聚苯并恶唑(PBO)等保护层209。然后通过半导体常用的图形转移法，利用溅射加电镀的工艺在半导体电极表面形成凸点下金属层UBM和电镀金属焊料212，典型的UBM由溅射的钛层和铜层组成的金属层210以及电镀镍层211组成，金属焊料212回流后形成球状凸点，最后倒装在基板上形成图1所示的现有倒装芯片封装结构。
这种倒装芯片封装结构虽然在结构上满足了倒装芯片封装结构的要求，但是容易引起电极之间的桥接、凸点与倒装载体之间以及凸点和芯片结合处容易产生裂纹，从而导致半导体器件失效。同时，也没有在最大程度上避免电镀金属焊料212中α射线对芯片101内电路的影响导致的半导体器件失效。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种不容易导致半导体器件失效的半导体器件扇出封装结构。
本发明提供了一种半导体器件扇出封装结构，包括：半导体器件柱状凸点单体，其特征在于，还包括：
再布线基板，包括：聚合层，所述聚合层具有多个第一开口，在所述聚合层的表面和所述第一开口内设有再布线金属板，在所述再布线金属板上设有焊料凸点；所述半导体器件柱状凸点单体通过第二金属柱与所述焊料凸点相连接。
与现有技术相比，本发明的有益效果是：
本发明提供的半导体扇出封装结构，再布线基板通过在载板上形成带有图案的聚合层，并在其表面涂上进行光刻显影，然后进行再布线而形成。其中，再布线金属板的厚度与半导体器件对电流大小的设计需求匹配对应；且两两再布线金属板之间的间隔得到进一步缩小，有利于提高半导体器件的封装密度；并且，本发明绝缘中空柱状件中的第一金属柱，能够缓解凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起电极断裂，导致半导体器件失效的问题；第二金属柱的外周环状部分通过接触绝缘中空柱状件再接触半导体芯片，缓解了柱状凸点对半导体芯片的压力。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为现有技术中提供的倒装芯片封装结构示意图。
图2为本发明实施例提供的形成再布线基板的流程示意图；
图3为本发明实施例提供的形成半导体器件柱状凸点单体的流程示意图；
图4为本发明实施例提供的形成半导体扇出封装结构的流程示意图；
图5-图8为本发明实施例提供的形成再布线基板的过程示意图；
图9-图15为本发明实施例提供的形成半导体器件柱状凸点单体的过程示意图；
图16为本发明实施例提供的半导体器件柱状凸点单体倒装于再布线基板上的截面图；
图17为本发明实施例提供的树脂填充后的截面图；
图18为本发明实施例提供的半导体器件扇出封装结构的单体的结构示意图；
图19为本发明另一实施例提供半导体器件扇出封装结构的单体的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请参考图18，本发明的一实施例提供了一种半导体器件扇出封装结构，包括半导体器件柱状凸点单体，还包括：再布线基板，再布线基板包括：聚合层，聚合层具有多个第一开口，在聚合层的表面和第一开口内设有再布线金属板，在再布线金属板上设有焊料凸点；半导体器件柱状凸点单体通过第二金属柱与焊料凸点相连接。
进一步地，再布线金属板包括设置在第一开口内的金属端部和设置在聚合层表面的金属再布线层；再布线金属板的厚度根据半导体器件柱状凸点单体中的芯片所需的电流而匹配。
进一步地，两两再布线金属板临近端面的间隔为7um，再布线金属板的厚度为3-15um。通过进一步缩小两两再布线金属板之间的间隔，对应的半导体器件上用于外接的电极之间的节距可进一步缩小，在保证半导体器件的电性能的同时，进一步提高半导体器件的封装精度；根据半导体器件中芯片所需的电流，设定再布线金属板的厚度，再布线金属板的厚度优选控制为3-15um。
具体的，聚合层602，聚合层具有多个第一开口，在第一开口内设有金属端部，在聚合层的表面设有金属再布线层，在金属再布线层上设有焊料凸点605,参照图7，再布线金属板604包括金属端部604a和金属再布线层604b；半导体器件柱状凸点单体通过第二金属柱503与焊料凸点605相连接。
进一步地，半导体器件柱状凸点单体包括：芯片101，芯片上设有电极102；在芯片设置有电极的一面设有钝化层103，钝化层露出电极的局部表面；在钝化层的表面设有绝缘中空柱状件205；在绝缘中空柱状件的表面设有金属层301；在金属层的表面设有第一金属柱502，第一金属柱的表面设有第二金属柱503。
本发明在半导体器件电极上形成绝缘中空柱状件，在绝缘中空柱状件中形成的第一金属柱很好的缓解了对凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起电极断裂，导致半导体器件失效的问题。同时第一金属柱上的第二金属柱的外周环状部分通过接触绝缘中空柱状件再接触半导体芯片，有效的缓解了柱状凸点对半导体芯片的压力。缘中空柱状件的材质选用聚酰亚胺(PI)、聚苯并噁唑(PBO)或苯并环丁烯(BCB)。
进一步地，芯片上设置的电极102为两个，每个电极102上均设有绝缘中空柱状件205，两个绝缘中空柱状件205相互分离。
本发明半导体芯片表面的绝缘中空柱状件是相互分离的，避免了在半导体器件柱状凸点结构制造工艺中造成的凸点与凸点之间的漏电流。
进一步地，绝缘中空柱状件的高度为5-20um；绝缘中空柱状件的内径比钝化层在电极上的开口小8-20um；绝缘中空柱状件的外径比电极的外径大8-200um。
进一步地，金属层包括钛金属层和铜金属层，铜金属层设置在钛金属层的表面；铜金属的表面层叠设有第一金属柱和第二金属柱，第二金属柱设置在第一金属柱的表面。
本发明钛金属层起粘附作用，铜金属层起电导作用，钛金属层和铜金属层堆叠在一起。
优选的，第一金属柱的高度为4.5-19.5um，第二金属柱的高度为35-115um。
使用上述绝缘中空柱状件的结构及第一金属柱、第二金属柱的大小及高度，防止半导体器件失效，缓解了凸点对芯片的压力，凸点和芯片结合处不容易产生裂纹。
形成上述实施例的半导体器件扇出封装结构的制作方法，包括：制作半导体器件柱状凸点单体及再布线基板；将所述半导体器件柱状凸点单体倒装于所述再布线基板上；以及回流实施树脂填充；其中，如图2所示，制作再布线基板包括如下步骤：
S101：在载板表面形成聚合层，在聚合层上形成多个第一开口；
S102：在聚合层的正面涂上感光膜，对感光膜进行曝光显影形成图案；
S103：采用电镀方法在聚合层的表面以及第一开口内形成再布线金属板，再布线金属板的厚度根据半导体器件柱状凸点单体中的芯片所需的电流而匹配；
S104：在再布线金属板上形成焊料凸点。
参见图5，实施步骤S101，在载板601表面形成聚合层，在聚合层602上形成多个第一开口602a；其中，聚合层为一层聚合物，载板可优选为一层保护膜，可以通过图像转移和干法蚀刻的工艺在聚合层上形成多个第一开口。
接着实施步骤S102，在聚合层602的正面涂上感光膜603，对感光膜进行曝光显影形成图案，如图6所示；
如图7所示，实施步骤S103，采用电镀方法在聚合层602的表面以及第一开口内形成再布线金属板604，再布线金属板的厚度根据半导体器件柱状凸点单体中的芯片所需的电流而匹配。
然后实施步骤S104，在再布线金属板604上形成焊料凸点605，形成如图8所示的再布线基板，焊料凸点用于连接半导体器件的连接部件。
可选的，采用电镀方法在聚合层602表面以及第一开口602a内形成再布线金属板604，再布线金属板604包括在第一开口内形成的金属端部604a以及在聚合层表面形成的金属再布线层604b，接着在金属再布线层604b上形成焊料凸点605。
本发明中通过电镀形成的再布线金属板，为了确保其有较高的熔点和较好的导电性，再布线金属板优选为再布线铜板，金属端部优选为铜端部，金属再布线层优选为铜再布线层。
接下来进一步介绍半导体器件柱状凸点单体的形成过程，参照图3，包括如下步骤：
S201：在芯片上形成电极；
S202：在芯片和电极上选择性的设置钝化层，且露出电极的局部表面；
S203：在钝化层表面形成绝缘中空柱状件；
S204：在绝缘中空柱状件表面、电极的局部表面以及芯片表面形成金属层；
S205：在金属层的表面形成光刻胶，在光刻胶上通过光刻形成第二开口；
S206：在绝缘中空柱状件中形成第一金属柱，在光刻胶的第二开口内形成第二金属柱；
S207：去除绝缘中空柱状件外围的光刻胶和金属层；
S208：切割成具有柱状凸点的半导体器件单体。
进而形成如图15所示的半导体器件柱状凸点单体。
实施步骤S201，在芯片101上形成电极102；接着实施步骤S202，在芯片和电极上选择性的设置钝化层103，钝化层103上有开口以露出电极102的局部表面，如图9所示，其中钝化层由氧化硅或氮化硅等材料形成。
接着，实施步骤S203，在钝化层103的表面形成绝缘中空柱状件，具体的，参照图10和图11，在钝化层103的表面形成一层聚合物201，再有选择的形成绝缘中空柱状件205，绝缘中空柱状件通过图像转移和干法蚀刻的工艺形成。
接着实施步骤S204，通过溅射等物理气相沉积方法在绝缘中空柱状件表面、电极的局部表面以及芯片表面形成金属层301，参照图12。
接下来实施步骤S205，在金属层的表面形成光刻胶，在光刻胶上通过光刻形成第二开口。具体的，在金属层301的表面整体形成光刻胶401，通过光刻形成第二开口；其中第二开口包括绝缘中空柱状件内的开口402和光刻胶开口403，参照图13。
然后实施步骤S206，如图14所示，通过半导体常用的图形转移法和电镀工艺在绝缘中空柱状件中形成第一金属柱502，在光刻胶开口内形成第二金属柱503。铜金属层的表面层叠设有第一金属柱和第二金属柱，第一金属柱的表面设置第二金属柱。第一金属柱502的柱状结构，高度为4.5-19.5um，第二金属柱503的柱状结构，高度为35-115um，第一金属柱502的直径小于第二金属柱503的直径，第一金属柱和第二金属柱均为铜柱。
接下来，参照图4所示的形成半导体器件扇出封装结构的流程示意图，形成半导体器件扇出封装结构具体包括如下步骤：
S301：将半导体器件柱状凸点单体倒装于再布线基板上；
S302：金属再布线层表面的焊料凸点回流焊接；
S303：填充树脂；
S304：去除载板；
S305：切割成半导体器件扇出封装结构的单体。
如图16所示，将所半导体器件柱状凸点单体倒装于所述再布线基板上，其中，第二金属柱503连接所述焊料凸点605；接着，焊料凸点回流焊接；然后参照图17，在芯片101的外围及芯片101与再布线基板之间填充树脂901；去除载板601然后切割成半导体器件扇出封装结构的单体，如图18所示。
本发明还提供了另一实施例，基于上述实施例形成的如图18所示的结构，半导体器件扇出封装结构还包括：在金属端部的底部设有焊球606。即在上述实施例的步骤S305之后，接着在对露出的金属端部的表面进行微腐蚀后，在金属端部的表面植焊球606，如图19所示。
根据本发明提供的半导体器件扇出封装结构，再布线金属板的厚度与半导体器件对电流大小的需求相匹配；通过缩小两两再布线金属板之间的间隔，半导体器件上用于外接的电极之间的节距可以进一步缩小，有利于提高半导体器件的封装密度；且通过第一金属柱和第二金属柱能够缓解凸点结构和半导体芯片结合点处的应力，解决由于热膨胀不均匀容易引起电极断裂，导致半导体器件失效的问题。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种半导体器件扇出封装结构，包括：半导体器件柱状凸点单体，其特征在于，还包括：
再布线基板，包括：聚合层，所述聚合层具有多个第一开口，在所述聚合层的表面和所述第一开口内设有再布线金属板，在所述再布线金属板上设有焊料凸点；
所述半导体器件柱状凸点单体通过第二金属柱与所述焊料凸点相连接。
2.根据权利要求1所述的半导体器件扇出封装结构，其特征在于，
所述再布线金属板包括设置在所述第一开口内的金属端部和设置在所述聚合层表面的金属再布线层；
所述再布线金属板的厚度与所述半导体器件柱状凸点单体中的芯片所需的电流相匹配。
3.根据权利要求2所述的半导体器件扇出封装结构，其特征在于，
两两所述再布线金属板临近端面的间隔为7um，所述再布线金属板的厚度为3-15um。
4.根据权利要求2所述的半导体器件扇出封装结构，其特征在于，还包括：在所述金属端部的底部设有焊球。
5.根据权利要求1所述的半导体器件扇出封装结构，其特征在于，所述半导体器件柱状凸点单体包括：
芯片，所述芯片上设有电极；
在芯片设置有电极的一面设有钝化层，所述钝化层露出所述电极的局部表面；
在所述钝化层的表面设有绝缘中空柱状件；
在所述绝缘中空柱状件的表面设有金属层；
在所述金属层的表面设有第一金属柱，所述第一金属柱的表面设有所述第二金属柱。
6.根据权利要求5所述的半导体器件扇出封装结构，其特征在于，
所述芯片上设置的所述电极为两个，每个所述电极上均设有绝缘中空柱状件，两个所述绝缘中空柱状件相互分离。
7.根据权利要求6所述的半导体器件扇出封装结构，其特征在于，
所述绝缘中空柱状件的高度为5-20um，和/或
所述绝缘中空柱状件的内径比所述钝化层在所述电极上的开口小8-20um；和/或
所述绝缘中空柱状件的外径比所述电极的外径大8-200um。
8.根据权利要求5所述的半导体器件扇出封装结构，其特征在于，
所述金属层包括钛金属层和铜金属层，所述铜金属层设置在所述钛金属层的表面；
所述铜金属的表面层叠设有第一金属柱和第二金属柱，所述第二金属柱设置在所述第一金属柱的表面。
9.根据权利要求8所述的半导体器件扇出封装结构，其特征在于，
所述第一金属柱和所述第二金属柱为铜柱；
所述第一金属柱的高度为4.5-19.5um，和/或
所述第二金属柱的高度为35-115um。
10.根据权利要求1-9任一项所述的半导体器件扇出封装结构，其特征在于，所述芯片的外围及所述芯片与所述金属再布线之间填充有树脂。
CN201510995488.0A 2015-12-24 2015-12-24 半导体器件扇出封装结构 Active CN105609484B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510995488.0A CN105609484B (zh) 2015-12-24 2015-12-24 半导体器件扇出封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510995488.0A CN105609484B (zh) 2015-12-24 2015-12-24 半导体器件扇出封装结构

Publications (2)

Publication Number Publication Date
CN105609484A true CN105609484A (zh) 2016-05-25
CN105609484B CN105609484B (zh) 2019-03-22

Family

ID=55989286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510995488.0A Active CN105609484B (zh) 2015-12-24 2015-12-24 半导体器件扇出封装结构

Country Status (1)

Country Link
CN (1) CN105609484B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1671268A (zh) * 2004-03-19 2005-09-21 松下电器产业株式会社 柔性基板、多层柔性基板及它们的制造方法
CN101604638A (zh) * 2009-06-26 2009-12-16 江阴长电先进封装有限公司 圆片级扇出芯片封装方法
CN102496606A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装结构
CN103325692A (zh) * 2013-05-29 2013-09-25 南通富士通微电子股份有限公司 半导体器件扇出倒装芯片封装结构的制作方法
CN103354224A (zh) * 2013-05-29 2013-10-16 南通富士通微电子股份有限公司 半导体器件扇出倒装芯片封装结构
CN203300639U (zh) * 2013-05-29 2013-11-20 南通富士通微电子股份有限公司 半导体封装结构
CN103748977A (zh) * 2011-08-23 2014-04-23 株式会社藤仓 部件安装印刷电路基板及其制造方法
CN104409434A (zh) * 2014-08-28 2015-03-11 南通富士通微电子股份有限公司 半导体器件封装结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1671268A (zh) * 2004-03-19 2005-09-21 松下电器产业株式会社 柔性基板、多层柔性基板及它们的制造方法
CN101604638A (zh) * 2009-06-26 2009-12-16 江阴长电先进封装有限公司 圆片级扇出芯片封装方法
CN103748977A (zh) * 2011-08-23 2014-04-23 株式会社藤仓 部件安装印刷电路基板及其制造方法
CN102496606A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装结构
CN103325692A (zh) * 2013-05-29 2013-09-25 南通富士通微电子股份有限公司 半导体器件扇出倒装芯片封装结构的制作方法
CN103354224A (zh) * 2013-05-29 2013-10-16 南通富士通微电子股份有限公司 半导体器件扇出倒装芯片封装结构
CN203300639U (zh) * 2013-05-29 2013-11-20 南通富士通微电子股份有限公司 半导体封装结构
CN104409434A (zh) * 2014-08-28 2015-03-11 南通富士通微电子股份有限公司 半导体器件封装结构

Also Published As

Publication number Publication date
CN105609484B (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
CN108231601B (zh) 半导体装置及其制造方法
CN108122861B (zh) 具有虚设管芯的封装结构、半导体装置及其形成方法
CN104851842B (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
KR102591618B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
CN106711092A (zh) 集成扇出结构以及形成方法
CN103050486A (zh) 形成封装堆叠结构的工艺
US9324681B2 (en) Pin attachment
TWI622107B (zh) 具有嵌入在延伸基板和底部基板之間的半導體晶粒的半導體裝置
TWI578421B (zh) 可堆疊半導體封裝構造及其製造方法
CN103325692B (zh) 半导体器件扇出倒装芯片封装结构的制作方法
CN103354224B (zh) 半导体器件扇出倒装芯片封装结构
TWI760701B (zh) 半導體裝置及製造其之方法
CN107946282B (zh) 三维扇出型封装结构及其制造方法
US9515010B2 (en) Semiconductor packaging structure and forming method therefor
JP5338572B2 (ja) 半導体装置の製造方法
CN101924087B (zh) 一种倒装芯片凸块结构及其制作工艺
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
TWI646639B (zh) 半導體封裝
WO2021196394A1 (zh) 芯片内系统集成封装结构及其制作方法、立体堆叠器件
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
CN104217969B (zh) 半导体器件封装方法
CN105575823A (zh) 半导体器件扇出封装结构的制作方法
TW202034466A (zh) 混合型半導體封裝結構及其製法
CN105609484A (zh) 半导体器件扇出封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant