CN105589828A - 一种高速接口数据发送与接收的方法和装置 - Google Patents
一种高速接口数据发送与接收的方法和装置 Download PDFInfo
- Publication number
- CN105589828A CN105589828A CN201410567243.3A CN201410567243A CN105589828A CN 105589828 A CN105589828 A CN 105589828A CN 201410567243 A CN201410567243 A CN 201410567243A CN 105589828 A CN105589828 A CN 105589828A
- Authority
- CN
- China
- Prior art keywords
- sample sequence
- module
- sequence
- clock signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及通信领域，公开了一种高速接口数据发送与接收的方法和装置，用以避免因频率过高引起的数据采样序列错误，以及高频引起的测量工作和测量成本的增加，该方法为：在TX端配置clock？generation模块和data？generation模块，以及在RX端配置data？check模块和data？receiver模块；TX端根据系统通知确定比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。这样，不仅电路简单、易于实现、便于接口调试，同时也有效避免了因频率过高引起的数据采样序列错误，以及降低了测量成本。
Description
技术领域
本发明涉及通信领域，特别涉及一种高速接口数据发送与接收的方法和装置。
背景技术
随着通信技术的飞速发展，高速数据传输系统成为了当前研究的热点，而关于高速接口数据发送与接收则是其中一个重要的内容。现有技术中，基于高速接口数据发送与接收的方法主要有两种，一种方法是在发送(Transmitter，TX)端，数据(data)和时钟信号(clock，clk)保持同步发出；在接收(Receiver，RX)端，直接用clk来采样data。为确保clk正确采样到data，在TX端和RX端间的传输应保证data和clk间的相位同步，具体参阅图1。
然而，此技术仅适用于时钟频率比较低的电路，随着频率的提升，越来越难保证data和clk的同步关系，当data和clk相位相差过大时，数据采样就可能出错。
另一种方法是在TX端，data和clk保持同步发出；在RX端端，有相位调整模块，可以把clk调整到不同的相位。在正常工作之前，首先需要测量在集成电路(IntegratedCircuit，IC)内部，或者IC内部及印刷电路板(PrintCircuitBroad，pcb)上，data和clk各自的延时，计算出他们的延时差值；其次，根据延时差值以及clk的工作频率，对应配置合适的相位调整值，确保调整过相位的clk能够正确采样到data，具体参阅图2。
这种方法虽然解决了上述方案中时钟频率高且data和clk相位差过大时，采样data可能出现错误的问题。但是，这里需要测量不同IC，不同pcb上，data和clk各自的延时，带来大量的测量工作，增加测量成本。
发明内容
本发明实施例提供一种高速接口数据发送与接收的方法和装置，用以解决现有技术中存在频率提升时，data与clk难以同步导致的数据采样错误，以及高频引起的测量工作和测量成本增加的问题。
本发明实施例提供的具体技术方案如下：
一种高速接口数据发送与接收的方法，包括：
在测试模式下，TX端生成测试序列并将测试序列发往RX端，以及对输入的时钟信号进行相位调整，并将相位调整结果发往RX端；
RX端基于获得的相位调整结果对接收的data进行采样，获得采样结果，并将采样结果依次进行存储，获得采样序列，以及将获得的采样序列与预设的测试样本进行比较，获得比较结果；
其中，所述TX端根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。
这样，不仅电路简单、易于实现、便于接口调试，也有效避免了因频率过高引起的数据采样序列错误，而且有效较低了测量成本。
较佳的，TX端生成测试序列并将测试序列发往RX端，包括：TX端循环产生并发送第一部分测试序列、第二部分测试序列……第N部分测试序列；
RX端基于获得的相位调整结果对接收的data进行采样，获得采样结果，并将采样结果依次进行存储，获得采样序列，以及将获得的采样序列与预设的测试样本进行比较，获得比较结果，包括：
RX端分别将获得的采样序列依次保存在对应的存储空间中，各个存储空间中保存的采样序列顺序更新，当确定最早更新的存储空间至最晚更新的存储空间中依次分别保存有第一部分采样序列、第二部分采样序列……第N部分采样序列时，读取各个部分采样序列进行合并后与预设的测试样本进行比较，获得比较结果。
较佳的，进一步包括：
若时钟信号为低频信号，则在确定获得的采样序列和预设的测试样本不一致时，采用反相器对时钟信号进行相位调整；
若时钟信号为高频信号，则在确定获得的采样序列和预设的测试样本不一致时，依次采用预设的多种调整相位对时钟信号进行相位调整。
较佳的，进一步包括：
根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本一致时，停止产生测试序列，并由当前的测试模式切换至工作模式。
一种高速接口数据发送与接收的装置，包括：TX端和RX端，所述TX端包括datageneration模块和clockgeneration模块，所述RX端包括datareceiver模块和datacheck模块，其中，在测试模式下，
所述datageneration模块，用于生成测试序列，并将测试序列发往RX端；
所述clockgeneration模块，用于对输入的时钟信号进行相位调整，并将相位调整结果发往RX端
所述datareceiver模块，用于基于获得的相位调整结果对接收的data进行采样，获得采样结果；
所述datacheck模块，用于将获得的采样结果依次进行存储，获取采样序列，并将采样序列与预设的测试样本进行比较，获得比较结果；
其中，所述clockgeneration模块根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。
这样，不仅电路简单、易于实现、便于接口调试，同时也有效避免了因频率过高引起的数据采样序列错误，以及有效降低了测量成本。
较佳的，所述datageneration模块具体用于：
循环产生并发送第一部分测试序列、第二部分测试序列……第N部分测试序列；
所述datacheck模块具体用于：
分别将获得的采样序列依次保存在对应的寄存器中，各个寄存器中保存的采样序列顺序更新，当确定最早更新的寄存器至最晚更新的寄存器中依次分别保存有第一部分采样序列、第二部分采样序列……第N部分采样序列时，读取各个部分采样序列进行合并后与预设的测试样本进行比较。
较佳的，所述clockgeneration模块进一步用于：
若时钟信号为低频信号，则在确定获得的采样序列和预设的测试样本不一致时，采用反相器对时钟信号进行相位调整；
若时钟信号为高频信号，在确定获得的采样序列和预设的测试样本不一致时，依次采用预设的多种调整相位对时钟信号进行相位调整。
较佳的，所述datageneration模块进一步用于：
根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本一致时，停止产生测试序列，并由当前的测试模式切换至工作模式。
附图说明
图1和图2为现有技术下数据传输装置结构示意图；
图3为本发明实施例中数据传输装置结构示意图；
图4为本发明实施例中数据传输流程图。
具体实施方式
为了解决频率提升时data与clk难以同步导致的数据采样错误，以及避免大量的测量工作和测量成本，本发明实施例中，提出了一种高速接口数据发送与接收的方法：在TX端配置时钟产生(clockgeneration)模块和数据产生(datageneration)模块，在RX端配置数据检测(datacheck)模块和数据接收(datareceiver)模块，其中，clockgeneration模块根据系统通知确定比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。
下面结合附图对本发明优选的实施方式进行详细说明。
参阅图3所示，本发明实施例中，用于实现高速接口数据发送与接收的装置(以下称为数据传输装置)包括：TX端30和RX端31；TX端30进一步包括：数据产生(datageneration)模块301和时钟产生(clockgeneration)模块302，RX端31进一步包括：数据接收(datareceiver)模块311和数据检测(datacheck)模块312，其中，
datageneration模块301，用于生成测试序列，并将测试序列发往RX端31。
实际应用中，datageneration模块301具有两种工作模式，分别称为测试模式〔模式(a)〕和工作模式〔模式(b)〕。
测试模式〔模式(a)〕是指datageneration模块301生成测试序列，clockgeneration模块302进行时钟相位调整，datareceiver模块311基于获得的相位调整结果对接收的data进行采样，获得采样结果，datacheck模块312将获得的采样结果依次进行存储，获取采样序列，并将采样序列与预设的测试样本进行比较，如果不同，重新下一轮测试，直至时钟相位同步。
工作模式〔模式(b)〕是指正常数据传输。即datageneration模块301不再产生测试序列，而仅仅是数据输入的一个通道，datacheck模块312也不再进行比较，clockgeneration模块302也不再进行相位调整。
在模式(a)下，datageneration模块301用于产生自激励的测试序列，以便于进行接口调试，而在模式(b)下，datageneration模块301用于正常发送数据。因此，本发明实施例中，仅介绍模式(a)下datageneration模块301的工作方式。
clockgeneration模块302，用于对输入的时钟信号进行相位调整，并将相位调整结果发往RX端31；
datareceiver模块311，用于基于获得的相位调整结果对接收的data进行采样，获得采样结果；
datacheck模块312，用于将获得的采样结果依次进行存储，获取采样序列，并将采样序列与预设的测试样本进行比较，获得比较结果；
其中，clockgeneration模块302根据系统通知确定比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。
可选的，datageneration模块301具体用于：循环产生并发送第一部分测试序列、第二部分测试序列……第N部分测试序列；
datacheck模块312具体用于：分别将获得的采样序列依次保存在对应的寄存器中，各个寄存器中保存的采样序列顺序更新，当确定最早更新的寄存器至最晚更新的寄存器中依次分别保存有第一部分采样序列、第二部分采样序列……第N部分采样序列时，读取各个部分采样序列进行合并后与预设的测试样本进行比较。
可选的，clockgeneration模块302进一步用于：
若时钟信号为低频信号，则在确定获得的采样序列和预设的测试样本不一致时，采用反相器对时钟信号进行相位调整；
若时钟信号为高频信号，则在确定获得的采样序列和预设的测试样本不一致时，依次采用预设的多种调整相位对时钟信号进行相位调整，〔如：锁相环(phaselockedloop，PLL)对时钟信号进行相位调整〕。
可选的，datageneration模块312进一步用于：
根据系统通知确定比较结果表征获得的采样序列和预设的测试样本一致时，停止产生测试序列，并由当前的测试模式切换至工作模式。
基于上述技术方案，参阅图4所示，本发明实施例中，数据传输的详细流程如下：
步骤400：TX端30生成测试序列并将测试序列发往RX端31，以及对输入的时钟信号进行相位调整，并将相位调整结果发往RX端31；
具体的，TX端30可以通过输入的sel信号获得不同的时钟相位，从而调整输入的时钟信号。
步骤410：RX端31基于获得的相位调整结果对接收的采样结果进行存储，获得采样序列，并将获得的采样序列与预设的测试样本进行比较，获得比较结果；
步骤420：系统判断采样序列和预设的测试样本结果是否一致，若是，则执行步骤430，否则，执行步骤400。
具体的，系统一直在监控RX端的采样序列与预设测试样本的比对标志位，如果在一定时间内没有看到比对标志位置，那么，认为采样序列与预设的测试样本比对不一致，此时，系统重新配置TX端的sel来调整时钟相位；否则，维持系统sel配置。
步骤430：TX端30维持sel配置，由测试模式切换至工作模式。
具体的，TX端30根据系统通知确定比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。
在上述实施例中，数据输入可以是多个信号，较佳的，若TX端30产生的测试序列为低频信号，则只需要0、180相位就可以满足调整需求的电路，那么则在确定获得的采样序列和预设的测试样本不一致时，采用反相器对时钟信号进行相位调整；而若TX端30产生的测试序列为高频信号，则需要更多的相位才可以满足需求的电路，那么在确定获得的采样序列和预设的测试样本不一致时，依次采用预设的多种调整相位(如：PLL对时钟信号进行相位调整)。
具体的，在执行步骤400和步骤410时，TX端30循环产生并发送第一部分测试序列、第二部分测试序列……第N部分测试序列；相应的，RX端31分别将接收的每一部分测试序列的采样序列依次保存在对应的存储空间中，各个存储空间中保存的采样序列顺序更新，当确定最早更新的存储空间至最晚更新的存储空间中依次分别保存有第一部分测试序列、第二部分测试序列……第N部分测试序列的采样序列时，读取各个部分采样序列进行合并后与预设的测试样本进行比较。
这里，顺序更新指的是发送的测试序列与接收的采样序列由于相位差问题，需要不断调整，每一个时钟周期内，RX端31都存储接收的序列一次，然后寄存器根据接收的序列的次序，依次删除最先寄存的序列，添加最晚寄存的序列，直到与RX端31预先内置的序列顺序一致为止。
例如，假设在RX端31内置了2组测试序列为A、B、RX端31顺序存储接收的采样序列为a、b，RX端31将接收到的采样序列与内置的测试序列进行对比，只有当a＝A且b＝B时，认为数据比对一致；否则，认为数据比对不一致。因此，TX端30需要对接入的sel信号变换配置进行相位调整并重新发送测试序列，直到RX端31数据比对一致为止。
又例如，本发明实施例中，在执行步骤400时，假设TX端30的datageneration模块301中内置了一个32位数据序列0x55555555→0xaaaaaaaa，TX端30的datageneration模块301循环发出此序列，0x55555555→0xaaaaaaaa→0x55555555→0xaaaaaaaa。
在执行步骤410时，RX端31的datacheck模块312中内置了与TX端30datageneration模块301相同的测试序列：一个32位数据序列0x55555555→0xaaaaaaaa，
在RX端31内部，假设在每个时钟上升沿，都采样32位data数据，并用32位寄存器存储下来，这样的寄存器有两组，分别为data0和data1，这两组数据顺序更新，也就是说，如果data0保存的周期(n+1)采样的数据，那么，data1保存的就是周期(n)采样的数据，当data1等于0x55555555，且data0等于0xaaaaaaaa时，则表明获得的采样序列与预设的测试样本一致。
当系统通知确定比较结果表征获得的采样序列和预设的测试样本一致时，停止产生测试序列，并由当前的测试模式切换至工作模式。
综上所述，为了解决频率提升时data与clk难以同步导致的数据采样错误，以及避免大量的测量工作和测量成本，本发明实施例中，提出了一种高速接口数据发送与接收的方法：通过在RX端31配置datareceiver模块311和datacheck模块312，以及在TX端30配置datageneration模块301和clockgeneration模块302，clockgeneration模块302根据系统通知确定比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。这样，内建测试电路，通过产生自激励数据方便了接口调试，而且，电路设计简单、操作简便、能够更加准确地获得采样序列，同时有效避免了因频率过高引起的采样序列错误，也有效降低了因高频引起的测量工作和测量成本。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种高速接口数据发送与接收的装置，其特征在于，包括发送TX端和接收RX端，所述TX端包括数据产生datageneration模块和时钟产生clockgeneration模块，所述RX端包括数据接收datareceiver模块和数据检测datacheck模块，其中，在测试模式下，
所述datageneration模块，用于生成测试序列，并将测试序列发往RX端；
所述clockgeneration模块，用于对输入的时钟信号进行相位调整，并将相位调整结果发往RX端；
所述datareceiver模块，用于基于获得的相位调整结果对接收的data进行采样，获得采样结果；
所述datacheck模块，用于将获得的采样结果依次进行存储，获取采样序列，并将采样序列与预设的测试样本进行比较，获得比较结果；
其中，所述clockgeneration模块根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。
2.如权利要求1所述的装置，其特征在于，所述datageneration模块具体用于：
循环产生并发送第一部分测试序列、第二部分测试序列……第N部分测试序列；
所述datacheck模块具体用于：
分别将获得的采样序列依次保存在对应的寄存器中，各个寄存器中保存的采样序列顺序更新，当确定最早更新的寄存器至最晚更新的寄存器中依次分别保存有第一部分采样序列、第二部分采样序列……第N部分采样序列时，读取各个部分采样序列合并后与预设的测试样本进行比较。
3.如权利要求1或2所述的装置，其特征在于，所述clockgeneration模块进一步用于：
若时钟信号为低频信号，则在确定获得的采样序列和预设的测试样本不一致时，采用反相器对时钟信号进行相位调整；
若时钟信号为高频信号，则在确定获得的采样序列和预设的测试样本不一致时，依次采用预设的多种调整相位对时钟信号进行相位调整。
4.如权利要求1或2所述的装置，其特征在于，所述datageneration模块进一步用于：
根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本一致时，停止产生测试序列，并由当前的测试模式切换至工作模式。
5.一种高速接口数据发送与接收的方法，其特征在于，
在测试模式下，TX端生成测试序列并将测试序列发往RX端，以及对输入的时钟信号进行相位调整，并将相位调整结果发往RX端；
RX端基于获得的相位调整结果对接收的data进行采样，获得采样结果，并将采样结果依次进行存储，获得采样序列，以及将获得的采样序列与预设的测试样本进行比较，获得比较结果；
其中，所述TX端根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本不一致时，重新对输入的时钟信号进行相位调整，直至确定重新获得的采样序列与预设的测试样本一致为止。
6.如权利要求5所述的方法，其特征在于，TX端生成测试序列并将测试序列发往RX端，包括：
TX端循环产生并发送第一部分测试序列、第二部分测试序列……第N部分测试序列；
RX端基于获得的相位调整结果对接收的采样结果进行存储，获得采样序列，并将所述采样序列与预设的测试样本进行比较，获得比较结果，包括：
RX端分别将获得的采样序列依次保存在对应的存储空间中，各个存储空间中保存的采样序列顺序更新，当确定最早更新的存储空间至最晚更新的存储空间中依次分别保存有第一部分采样序列、第二部分采样序列……第N部分采样序列时，读取各个部分采样序列进行合并后与预设的测试样本进行比较，获得比较结果。
7.如权利要求5或6所述的方法，其特征在于，进一步包括：
若时钟信号为低频信号，则在确定获得的采样序列和预设的测试样本不一致时，采用反相器对时钟信号进行相位调整；
若时钟信号为高频信号，则在确定获得的采样序列和预设的测试样本不一致时，依次采用预设的多种调整相位对时钟信号进行相位调整。
8.如权利要求5或6所述的方法，其特征在于，进一步包括：
根据系统通知确定所述比较结果表征获得的采样序列和预设的测试样本一致时，停止产生采样序列，并由当前的测试模式切换至工作模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410567243.3A CN105589828B (zh) | 2014-10-22 | 2014-10-22 | 一种高速接口数据发送与接收的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410567243.3A CN105589828B (zh) | 2014-10-22 | 2014-10-22 | 一种高速接口数据发送与接收的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105589828A true CN105589828A (zh) | 2016-05-18 |
| CN105589828B CN105589828B (zh) | 2018-11-30 |
Family
ID=55929422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410567243.3A Active CN105589828B (zh) | 2014-10-22 | 2014-10-22 | 一种高速接口数据发送与接收的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105589828B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111124978A (zh) * | 2019-10-30 | 2020-05-08 | 苏州浪潮智能科技有限公司 | 一种并行总线相位校正的方法及装置 |
| CN112559413A (zh) * | 2021-03-01 | 2021-03-26 | 南京初芯集成电路有限公司 | 一种oled屏幕驱动芯片的超高速接口及驱动芯片架构 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110266774B (zh) * | 2019-06-04 | 2021-07-02 | 中国第一汽车股份有限公司 | 车联网数据质量的检验方法、装置、设备及存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1521976A (zh) * | 2003-01-27 | 2004-08-18 | 华为技术有限公司 | 基于时钟信号的数据接收方法及其装置 |
| CN1787427A (zh) * | 2004-12-10 | 2006-06-14 | 大唐移动通信设备有限公司 | 利用随路时钟信号调整接收数据延迟不一致的方法 |
| US20060187729A1 (en) * | 2005-02-24 | 2006-08-24 | Broadcom Corporation | Source synchronous communication channel interface receive logic |
| CN102412927A (zh) * | 2010-09-21 | 2012-04-11 | 富士施乐株式会社 | 通信装置和通信系统 |
| CN103036667A (zh) * | 2012-11-30 | 2013-04-10 | 北京控制工程研究所 | 一种高速串行通讯接口自适应时序校准方法 |
-
2014
- 2014-10-22 CN CN201410567243.3A patent/CN105589828B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1521976A (zh) * | 2003-01-27 | 2004-08-18 | 华为技术有限公司 | 基于时钟信号的数据接收方法及其装置 |
| CN1787427A (zh) * | 2004-12-10 | 2006-06-14 | 大唐移动通信设备有限公司 | 利用随路时钟信号调整接收数据延迟不一致的方法 |
| US20060187729A1 (en) * | 2005-02-24 | 2006-08-24 | Broadcom Corporation | Source synchronous communication channel interface receive logic |
| CN102412927A (zh) * | 2010-09-21 | 2012-04-11 | 富士施乐株式会社 | 通信装置和通信系统 |
| CN103036667A (zh) * | 2012-11-30 | 2013-04-10 | 北京控制工程研究所 | 一种高速串行通讯接口自适应时序校准方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111124978A (zh) * | 2019-10-30 | 2020-05-08 | 苏州浪潮智能科技有限公司 | 一种并行总线相位校正的方法及装置 |
| US11789488B2 (en) | 2019-10-30 | 2023-10-17 | Inspur Suzhou Intelligent Technology Co., Ltd. | Parallel bus phase correction method and device |
| CN112559413A (zh) * | 2021-03-01 | 2021-03-26 | 南京初芯集成电路有限公司 | 一种oled屏幕驱动芯片的超高速接口及驱动芯片架构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105589828B (zh) | 2018-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8094766B2 (en) | Tracker circuit and method for automated test equipment systems | |
| US8942333B2 (en) | Apparatus and methods for clock alignment for high speed interfaces | |
| CN109412585A (zh) | 被配置为调整时钟信号之间的偏斜的电子电路 | |
| EP2446365B1 (en) | Adjustment of write timing in a memory device | |
| CN105589828A (zh) | 一种高速接口数据发送与接收的方法和装置 | |
| US20140010317A1 (en) | Electronic circuit and communication method | |
| CN110768664B (zh) | 数据采样方法和装置 | |
| CN109104763B (zh) | 同步信号控制方法及装置 | |
| CN102668378B (zh) | 信息处理装置和信息处理方法 | |
| US20140372787A1 (en) | Methods for dynamically adaptive bit-leveling by sweep sampling with automatic jitter avoidance | |
| US10469242B2 (en) | Mulit-lane synchronous reset for coherent receivers | |
| US8495409B2 (en) | Host controller, semiconductor device and method for setting sampling phase | |
| CN112052203A (zh) | 半导体装置、半导体系统和操作半导体装置的方法 | |
| US9124416B2 (en) | Method for determining phase of clock used for reception of parallel data, receiving circuit, and electronic apparatus | |
| KR101930532B1 (ko) | 능동적이며 안정적으로 클락 데이터를 복원하는 클락 복원 회로 | |
| US20150207617A1 (en) | Reception circuit and communication system | |
| US11165554B1 (en) | Transmitter test using phase-lock loop | |
| CN109726158A (zh) | 一种多通道串行数据恢复方法和装置 | |
| US8909970B2 (en) | Information processing apparatus or information processing method which supplies a clock to an external device | |
| KR101453176B1 (ko) | 정보 처리 장치 또는 정보 처리 방법 | |
| CN112838860B (zh) | 数据输出方法、装置和系统 | |
| CN113867475B (zh) | 一种时钟相位调整方法及相关装置 | |
| WO2023087588A1 (zh) | 采样电路、采样电路的使用方法、存储介质、电子装置 | |
| CN111030688B (zh) | 一种外部输入时钟rpck的同步系统及其方法 | |
| KR102516881B1 (ko) | 클럭 위상 정렬을 위한 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 519085 High-tech Zone, Tangjiawan Town, Zhuhai City, Guangdong Province Patentee after: ACTIONS TECHNOLOGY Co.,Ltd. Address before: 519085 High-tech Zone, Tangjiawan Town, Zhuhai City, Guangdong Province Patentee before: ACTIONS (ZHUHAI) TECHNOLOGY Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |