CN105576013A - 带碳化硅膜基板及其制造方法、以及半导体装置 - Google Patents

带碳化硅膜基板及其制造方法、以及半导体装置 Download PDF

Info

Publication number
CN105576013A
CN105576013A CN201510718653.8A CN201510718653A CN105576013A CN 105576013 A CN105576013 A CN 105576013A CN 201510718653 A CN201510718653 A CN 201510718653A CN 105576013 A CN105576013 A CN 105576013A
Authority
CN
China
Prior art keywords
silicon carbide
mask
carbide film
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510718653.8A
Other languages
English (en)
Other versions
CN105576013B (zh
Inventor
渡边幸宗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015144682A external-priority patent/JP6627304B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN105576013A publication Critical patent/CN105576013A/zh
Application granted granted Critical
Publication of CN105576013B publication Critical patent/CN105576013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供带碳化硅膜基板及其制造方法、以及半导体装置。带碳化硅膜基板具有硅基板(2)、SiC膜(3)以及掩膜(4)，SiC膜(3)具有在硅基板(2)上具备开口部(35)的膜(31)和设置在膜(31)上侧的膜(32)，掩膜(4)具有设置在硅基板(2)上侧且具备开口部(45)的掩膜(41)、及覆盖位于开口部(35)的掩膜(41)和开口部(35)的侧面(36)的至少一部分且具有开口部(46)的掩膜(42)。开口部(45)的宽度W1、掩膜(41)的厚度T1[μm]、与开口部(45)对应的位置的膜(31)的厚度D[μm]满足T1<tan(54.6°)×W1且D≥tan(54.6°)×W1的关系。

Description

带碳化硅膜基板及其制造方法、以及半导体装置
技术领域
本发明涉及带碳化硅膜基板、半导体装置以及带碳化硅膜基板的制造方法。
背景技术
近年，由于碳化硅(SiC)是相比Si具有2倍以上带隙(2.36eV～3.23eV)的宽带隙半导体，因此作为高耐压设备用材料而受到注目。
然而，与Si不同，由于SiC的晶体形成温度是高温，难以采用提拉法从液相中制作单晶锭。因此，提出采用升华法形成SiC单结晶锭的方法，而上述升华法难以形成大尺寸、晶体缺陷少的基板。另一方面，由于SiC晶体中的立方晶SiC(3C-SiC)能够在相对较低的温度形成，因此提出在Si基板(硅基板)上直接进行外延生长的方法。
作为使用该外延生长的SiC基板的制造方法之一，正在研究在气相中、在Si基板上层叠3C-SiC的异质外延技术。然而，Si和3C-SiC的晶格常数分别为和其差大约在20％。另外，热膨胀系数Si是2.55×10-6K-1，3C-SiC是2.77×10-6K-1，其差大约在8％。根据这些，要得到晶体缺陷少的高品质外延膜(3C-SiC膜)是非常困难的。此外，上述的晶格常数的差和热膨胀系数的差的结果使3C-SiC膜内产生大的应力，其结果，产生晶片翘曲的问题。
上述这种晶体缺陷是指所谓的双晶(Twin)和反相畴界(APB：Anti-PhaseBoundary)成为主体。作为减少上述晶体缺陷的方法，例如，专利文献1公开了一种有效地减少晶体缺陷方法：在成长底部基板上形成氧化膜等，将该氧化膜等作为掩膜设置外延生长区域，相对于生长区域的开口部的宽度W1，氧化膜等的厚度T设定在tan(54.6°)×W1(tan(54.6°)倍)以上。在这种情况下，开口部的宽度W1，例如，假定为W1＝0.5μm的程度，则作为掩膜的氧化膜等需要T＝0.7μm以上的厚度。
如果采用目前的工艺技术，关于图案形成的工艺技术难度并不是如此之高，但是需要高精度地形成相对高纵横尺寸比、图案化的氧化膜等。另外，因为氧化膜等的厚度有相对厚的膜厚，因此产生由于在氧化膜等产生的膜应力而使得SiC基板翘曲的问题。
在先技术文献
专利文献
专利文献1：日本专利特开平11-181567号公报
发明内容
本发明的目的之一是：提供具有在硅基板上层叠、降低产生晶体缺陷的3C-SiC膜的高品质带碳化硅膜基板、能够制造上述带碳化硅膜基板的带碳化硅膜基板的制造方法、以及具有上述带碳化硅膜基板的半导体装置。
为解决上述的技术问题及问题点或者达成上述目的，本发明能够采用以下的应用例以及实施方式。
涉及本发明的一种带碳化硅膜基板，其特征在于，包括：硅基板；在所述硅基板的一部分上形成的第一掩膜；在所述硅基板和所述第一掩膜上形成的第一碳化硅膜；在所述第一碳化硅膜的至少一部分上形成的第二掩膜；以及在所述第一碳化硅膜以及所述第二掩膜上形成的第二碳化硅膜，所述第一掩膜具有多个使所述硅基板露出的第一开口部，所述第一碳化硅膜形成为覆盖所述第一开口部和所述第一掩膜，并在所述第一掩膜的上部具有侧面是倾斜面的凹部，所述第二掩膜形成于所述凹部。此外，优选地，当所述第一开口部的开口部分的宽度为W1、所述第一掩膜的厚度为T1、所述第一开口部的所述第一碳化硅膜的厚度为D1时，满足T1<tan(54.6°)×W1，并且，D1≥tan(54.6°)×W1的关系。
由此，能够得到具有在硅基板上层叠、降低产生晶体缺陷的3C-SiC膜的高品质带碳化硅膜基板。
优选地，在上述的一种带碳化硅膜基板中，在所述硅基板的俯视观察中，所述第一掩膜和所述第二掩膜具有几乎同样的形状。
由此，能够得到具有由于可靠地抑制或者防止第二碳化硅膜中产生晶体缺陷、而降低了产生晶体缺陷的3C-SiC膜的高品质带碳化硅膜基板。
优选地，上述的一种带碳化硅膜基板中，所述硅基板的上表面的面方向构成(100)面。
这样硅基板的上表面的面方向构成(100)面时，在这个面上外延生长而形成的碳化硅膜沿着(111)面的面方向，成长晶体缺陷。因此，能够容易地实现能够控制晶体缺陷的成长方向、降低晶体缺陷的影响的方法。
优选地，上述的一种带碳化硅膜基板中，所述第二碳化硅膜为立方晶碳化硅膜。此外，优选地，上述的一种带碳化硅膜基板中，所述第一碳化硅膜为立方晶碳化硅膜。
优选地，涉及本发明的半导体装置使用上述记载的一种带碳化硅膜基板。
由此，能够得到具备高耐压性能的半导体装置。
涉及本发明的带碳化硅膜基板的制造方法，其特征在于，包括：第一工序，在硅基板上形成第一掩膜；第二工序，形成第一碳化硅膜；第三工序，形成第二掩膜；以及第四工序，形成第二碳化硅膜，所述第一工序包括：在所述硅基板上形成第一薄膜的工序，以及为使所述硅基板露出而在所述第一薄膜形成多个第一开口部的工序，在所述第一开口部的宽度为W1、所述第一掩膜的厚度为T1时，所述第一开口部形成为满足T1<tan(54.6°)×W1的关系，所述第二工序包括从在所述第一开口部露出的所述硅基板表面开始外延生长所述第一碳化硅膜的工序，所述第一开口部的所述第一碳化硅膜的厚度为D1时，所述第一碳化硅膜形成为满足D1≥tan(54.6°)×W1的关系，所述第三工序包括：在所述第一碳化硅膜和所述第一掩膜上形成第二薄膜的工序；以及为使所述第一碳化硅膜露出而在所述第二薄膜形成多个第二开口部的工序，所述第二开口部形成为在俯视观察中与所述第一开口部重合，所述第四工序包括从所述第二开口部开始通过外延生长而形成所述第二碳化硅膜的工序。此外，优选地，上述的一种带碳化硅膜基板的制造方法中，所述第二碳化硅膜为立方晶碳化硅膜。
由此，能够制造具有在硅基板上层叠、降低产生晶体缺陷的3C-SiC膜的高品质带碳化硅膜基板。
附图说明
图1是示出本发明的带碳化硅膜基板的实施方式的纵剖视图。
图2的(a)～(d)是用于说明图1示出的带碳化硅膜基板的制造方法的纵剖视图。
图3是用于说明降低图1示出的带碳化硅膜基板的晶体缺陷的方法的纵剖视图。
符号说明
1、带碳化硅膜基板，2、硅基板，3、SiC膜，4、掩膜，11、晶体缺陷，31、第一SiC膜，32、第二SiC膜，35、开口部，36、侧面，41、第一掩膜，42、第二掩膜，45、第一开口部，46、第二开口部。
具体实施方式
以下，参照附图所示的最优实施方式，详细说明本发明所涉及的带碳化硅膜基板、带碳化硅膜基板的制造方法以及半导体装置。此外，说明所用的附图是仅用于为了清楚方便理解，有时尺寸比例等与实际情况不同。
第一实施方式
本实施方式是对带碳化硅膜基板进行说明。图1是示出本发明的带碳化硅膜基板1的实施方式的纵剖视图，是从与硅基板2的(011)面垂直的方向观察的图。此外，在以下的说明中，图1中的上侧称为“上”，下侧称为“下”。
如图1所示，带碳化硅膜基板(带立方晶碳化硅膜基板)1具有：硅基板2、在硅基板2上层叠的3C-SiC(立方晶碳化硅)膜(以下，有时仅称为“SiC膜”)3、以及在该SiC膜3形成过程中使用到的掩膜4。如图1所示，SiC膜3包含第一SiC膜31和第二SiC膜32。另外，掩膜4包含第一掩膜41和第二掩膜42。
硅基板2是例如，通过将利用CZ法(提拉法)提取出的硅单晶锭切片、研磨而形成。该硅基板2的上表面的面方向构成(100)面。此外，硅基板2的上表面可以是晶轴倾斜几度的偏置基板(オフセット基板)。该硅基板2的晶格常数是0.543nm。硅基板2被用于作为利用异质外延技术形成第一SiC膜31的生长底部基板。此外，在本实施方式中，硅基板2如图1所示使用硅单晶体基板，但是并不仅限于此，例如，也可以是在由石英、蓝宝石、不锈钢形成的基板上形成单晶体硅膜的基板等。
第一SiC膜31是通过在第一掩膜41形成多个第一开口部45以使硅基板2以规定的间隔露出，然后在从该第一开口部45内露出的硅基板2上通过外延生长而在硅基板2上形成的膜。第一SiC膜31形成为其厚度比第一掩膜41的厚度厚。
在这里，第一掩膜41只要在碳化硅膜形成过程中能够阻止异质外延生长即可，并不需要特别的限定。例如，可以由氧化硅(SiO2)、氮化硅(SiN)之类的无机材料形成。第一SiC膜31在生长到第一掩膜41的高度之后，不仅在纵向方向，也在第一掩膜41的上表面沿着横向方向生长。其结果，在俯视观察中，第一SiC膜31形成为如下形状：与第一开口部45的区域重合的部分成为顶部，其厚度也变为最厚，从该顶部的与第一开口部45的端部重合的部分到与第一掩膜41上的外延生长的顶端部分之间倾斜。此外，第一SiC膜31的外延生长在规定的时间后停止，从而能够使得第一掩膜41的上部的一部分成为露出状态。在这种情况下，由露出的第一掩膜41的上部和第一SiC膜31在第一掩膜41上的倾斜面构成凹形的形状。在第一掩膜41上形成的凹形的结构为开口部35(参照图2的(b))。
第二掩膜42形成于开口部35上。第二掩膜42是通过规定的方法在开口部35以及第一SiC膜31上形成的薄膜图案化后形成的掩膜。该图案化以在俯视观察中第二掩膜41和第二掩膜42成为相同的形状的方式进行。由此，第二掩膜42是除去与第一开口部45的上部对应的部分的薄膜而形成的。其结果，第二掩膜42形成为端部比第一SiC膜31高相当于该薄膜的膜厚的量，该薄膜被除去的部分即第一SiC膜31露出的部分为第二开口部46。
第二SiC膜32是在第二开口部46上通过外延生长形成的3C-SiC(立方晶碳化硅)膜。在图1所示带碳化硅膜基板1的剖面图中，将第一开口部45的宽设定为W1、第一掩膜41的厚度设定为T1、第一SiC膜31的第一开口部45部分的厚度设定为D1时，通过满足T1<tan(54.6°)×W1并且D1≥tan(54.6°)×W1，平行第一SiC膜31的(111)面形成的层叠缺陷由第二掩膜42终止。由此，在第二开口部46的第一SiC膜表面不会出现平行(111)面形成的层叠缺陷，第二SiC膜32是不受该层叠缺陷影响的外延生长而形成的、更高品质的立方晶碳化硅膜。此外，外延生长时，第二SiC膜32成长地比第二掩膜42更高时成长为覆盖第二掩膜42，在第二掩膜42的凹部也形成立方晶碳化硅膜。
第二实施方式
本实施方式对第一实施方式示出的带碳化硅膜基板1的制作方法(本发明的带碳化硅膜基板的制作方法)进行说明。
图2的(a)～(d)是用于说明带碳化硅膜基板1的制作方法的纵剖视图，图3是用于说明减小带碳化硅膜基板1的晶体缺陷11的方法的纵剖视图，两者都是从与硅基板2的(011)面垂直的方向观察到的图。此外，以下的说明中，图2的(a)～(d)和图3中的上侧称为“上”、下侧称为“下”。
带碳化硅膜基板1的制造方法具有：1、第一工序，在硅基板2上形成具备第一开口部45的第一掩膜41；2、第二工序，形成第一SiC膜31；3、第三工序，形成第二掩膜42；以及4、第四工序，形成第二SiC膜32。下面，依次说明上述各个工序。
首先，说明第一工序。如图2的(a)所示，准备硅基板2，在该硅基板2上形成与其接触、且具备第二开口部45的第一掩膜41。
此外，第一掩膜41由例如氧化硅(SiO2)、氮化硅(SiN)之类的无机材料构成，下面以由氧化硅构成第一掩膜41的情况为例进行说明。
这样的第一掩膜41能够通过在硅基板2上形成例如氧化硅膜后，使该氧化硅膜图案化后形成第一开口部45而得到。
该第一掩膜41具备其纵剖面形状形成矩形、该纵剖面形状从纸面前端到纸面后端大致相同的、所谓的线和空间的图案，并且被图案化为第一开口部45的宽设定为W1[μm]、第一掩膜41的厚度设定为T1[μm]时，满足T1<tan(54.6°)×W1的关系。
此外，氧化硅膜能够通过例如溅射法之类的物理气相沉积法(PVD法)、化学气相沉积法(CVD法)、溶胶-凝胶法、热氧化法等各种成膜方法而形成，其中，优选使用热氧化法还有CVD法而形成。根据这些方法，能够比较容易地以均匀的厚度形成所需膜厚的氧化硅膜。
实施例1
本实施例是使用热氧化法形成氧化硅膜的例子。具体地说，通过向加热后的硅基板2提供含有氧原子的气体，在硅基板2的表面形成氧化硅膜。
加热的温度(加热温度)优选为300℃～1200℃左右，更优选为700℃～1100℃左右。
加热的时间(加热时间)可以根据作为目标的氧化硅膜的厚度适当设定，并不特别限定，例如，加热温度在上述的范围内的情况下，优选为10分钟～90分钟左右，更优选为20分钟～60分钟左右。
此外，作为含有氧原子的气体，例如可以列举出氧气(纯氧)、臭氧、过氧化氢、水蒸气、一氧化氮、二氧化氮、一氧化二氮等，可以使用这些中的1种或者2种以上混合使用。
实施例2
本实施例是使用CVD法形成氧化硅膜的例子。具体地说，向规定压力的腔体内，导入氧化硅前驱体和含氧原子的气体，随着加热硅基板2，在硅基板2表面形成氧化硅膜。
作为氧化硅前体，例如可以列举出二氯硅烷、六氯乙硅烷、四(烃基氨基)硅烷、三(烃基氨基)硅烷等，可以使用这些中的1种或者2种以上混合使用。
作为含氧原子的气体，例如可以列举出氧气(纯氧)、臭氧、过氧化氢、水蒸气、一氧化氮、二氧化氮、一氧化二氮等，可以使用这些中的1种或者2种以上混合使用。
加热的温度(加热温度)优选为300℃～1200℃左右，更优选为500℃～800℃左右。
加热的时间(加热时间)可以根据作为目标的氧化硅膜的厚度适当设定，并不特别限定，例如，加热温度在上述的范围内的情况下，优选为10分钟～90分钟左右，更优选为20分钟～60分钟左右。
腔体内的压力(真空度)优选为0.05mTorr～大气压(760Torr)左右，更优选为0.1Torr～500mTorr左右。
此外，氧化硅前驱体和含氧原子的气体的混合比是，摩尔比优选为10∶1～1∶100左右，更优选为1∶2～1∶10左右。
形成的氧化硅膜被图案化后形成第一开口部45。使用抗蚀层的氧化硅膜的图案化，可以在形成与应当形成的第一开口部45的形状对应的抗蚀图案后，使用湿蚀刻和干蚀刻中的任何一种而进行，其中，优选通过湿蚀刻进行。由此，能够使形成第一开口部45的第一掩膜41的侧面变得更加平滑。因此，在下一工序的第二工序中，形成第一SiC膜31时，以第一掩膜41的侧面为起点，能够可靠地降低第一SiC膜31的膜内产生晶体缺陷。
另外，在本发明中，第一掩膜41的厚度T1设定为相对较薄，以满足如先前所述的T1<tan(54.6°)×W1的关系。因此，即使在使用抗蚀层的氧化硅膜的图案化中采用湿蚀刻，，也能够以良好的精度使氧化硅膜图案化，而得到具备第一开口部45的第一掩膜41。
作为该湿蚀刻，例如可以列举出使用含有氢氟酸的溶液作为蚀刻液的蚀刻方法。
作为含有氢氟酸的溶液，例如可以列举出氢氟酸(HF)溶液、氢氟酸缓冲液(氢氟酸(氟化氢)和氟化铵(NH4F)的混合液)等。
接着说明第二工序。如图2的(b)所示，使用第一掩膜41作为掩膜，在第一掩膜41的一部分和硅基板2上形成具有开口部35的第一SiC膜31。
通过向规定压力的腔体内导入原料气体，在该状态下加热硅基板2，而在从第一开口部45的底部露出的硅基板2上，外延成长立方晶碳化硅(3C-SiC)，从而能够形成第一SiC膜31。
根据该外延生长，以在第一开口部45露出的硅基板2为起点生成立方晶碳化硅(3C-SiC)，由此覆盖硅基板2，之后伴随3C-SiC的进一步成长，不仅仅覆盖硅基板2，并且蔓延到第一掩膜41，也覆盖第一掩膜41的一部分(第一掩膜41的边缘部分侧)。在规定的时间后停止外延生长，从而在第一掩膜41上形成侧面是倾斜面的凹形的开口部35。其结果，第一SiC膜31覆盖硅基板2和第一掩膜41的至少一部分。如图2的(b)所示，形成间断设置的第一SiC膜31。
如图1、图2的(a)～(d)所示，该第一SiC膜31的厚度D1[μm]，在不存在第一掩膜41的位置即与第一开口部45对应的位置，满足D1≥tan(54.6°)×W1的关系而成膜。
此外，通过外延生长而独立形成的第一SiC膜31的覆盖第一掩膜41的位置，因为是通过外延生长而成膜，其膜厚从第一掩膜41的边缘部分向中央部分侧逐渐减小。由此，开口部35的侧面36构成锥面。
作为原料气体，可以列举出含碳的气体和含硅的气体按规定的比例混合而成的混合气体、按规定的比例含有碳和硅的含碳和硅的气体、含碳的气体和含硅的气体和含有碳和硅的气体按规定的比例混合而成的多品种混合气体，这些气体中的任意一种作为原料气体导入腔体内。
含碳的气体，例如可以列举出除乙烯(C2H4)之外，还有乙炔(C2H2)、丙烷(C3H8)、甲烷(CH4)、乙烷(C2H6)、正丁烷(n-C4H10)、异丁烷(i-C4H10)、新戊烷(neo-C5H12)等，可以使用这些中的1种或者2种以上混合使用。
此外，作为含硅的气体可以列举出甲硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、丁硅烷(Si4H10)、二氯硅烷(SiH2Cl2)、四氯硅烷(SiCl4)、三氯硅烷(SiHCl3)、六氯乙硅烷(Si2Cl6)等，可以使用这些中的1种或2种以上混合使用。
另外，作为含碳和硅的气体可以列举出甲基硅烷(SiH3CH3)、二甲基硅烷(SiH2(CH3)2)、三甲基硅烷(SiH(CH3)3)等，可以使用这些中的1种或2种以上混合使用。
通过使用这些之中的任何一种气体进行外延生长，按照化学计量组成，使由立方晶碳化硅构成的第一SiC膜31成膜。
此外，加热的温度(加热温度)，即，外延生长时的硅基板2的温度优选为600℃以上1400℃以下，更优选为800℃以上1350℃以下。
此外，加热的时间(加热时间)可以根据作为目标的第一SiC膜31的厚度适当设定。此外，根据该加热时间，有时存在第一掩膜41不从开口部35的底面露出的情况，开口部35的侧面36倾斜是重要的一点。
此外，腔体内的压力(真空度)优选为7.5×10-7Torr以上大气压(760Torr)以下，更优选为7.5×10-6Torr以上0.5Torr以下。
然后，说明第三工序。如图2的(c)所示，在开口部35形成第二掩膜42。
能够在以覆盖第一SiC膜31和开口部35的方式形成氧化硅(SiO2)膜后，使该氧化硅膜图案化而形成第二掩膜42。此时，第二掩膜42的前端部分高度比第一SiC膜31高相当于该氧化硅膜的膜厚的厚度。
第二掩膜42被图案化，使得其与第一掩膜41具有几乎相同的俯视观察形状。即，在俯视观察时，具备与第一掩膜41几乎同样大小的线和空间的图案。第二掩膜42配置在俯视观察时与第一掩膜41重合的位置。
此外，用于形成第二掩膜42的氧化硅膜可以使用与上述第一工序中说明过的方法相同的方法而形成，其中，优选使用CVD法形成。根据CVD法，能够相对容易地以均匀的厚度形成所需膜厚的氧化硅膜。
另外，氧化硅膜的图案化能够使用与上述第一工序说明过的方法相同的方法。
然后，对第四工序进行说明。如图2的(d)所示，在第一SiC膜31和第二掩膜42上形成第二SiC膜32。
第二SiC膜32与上述第二工序说明过的第一SiC膜31相同，能够通过向规定压力的腔体内导入原料气体，在该状态下加热硅基板2而形成。即，能够通过在从第二开口部46的底面露出的第一SiC膜31上使立方晶碳化硅(3C-SiC)外延生长而形成。
根据该外延生长，以从第二开口部46露出的第一SiC膜31为起点生成立方晶碳化硅(3C-SiC)，由此覆盖第二开口部46，之后伴随3C-SiC的进一步成长，不仅仅覆盖第二开口部46而且也覆盖第二掩膜42，其结果，如图2的(d)所示，形成覆盖第一SiC膜31和第二掩膜42的第二SiC膜32。
在此，在第二工序中的使用第一掩膜41的从第一开口部45露出的硅基板2上的外延生长的过程，成膜的第一SiC膜31中由于与硅基板2的晶格常数的差异而产生许多晶体缺陷11。
这些晶体缺陷11，如图3所示已经公知，当硅基板2的上表面的面方向构成(100)面时，在形成的第一SiC膜31中，沿着(111)面的面方向成长出晶体缺陷11。
此外，第一掩膜41和第二掩膜42相互具有几乎相同的俯视观察形状，并配置于在俯视观察时重合的位置，并且，第一掩膜41满足T1<tan(54.6°)×W1的关系，并且，第一SiC膜31的厚度D1形成为满足D1≥tan(54.6°)×W1关系的厚度。
因此，在第一开口部45生成的晶体缺陷11，在第一SiC膜31中沿(111)面的面方向成长。为此，晶体缺陷11的端部集中在厚度满足D1≥tan(54.6°)×W1的关系而形成的第一SiC膜31的开口部35的侧面36。因此，如本实施方式所示，由于在开口部35的侧面36的几乎整个表面设置第二掩膜42，晶体缺陷11由第二掩膜42的底面终结。
因此，在从第二开口部46露出的第一SiC膜31上，可靠地抑制或防止产生晶体缺陷11。
因此，以从第二开口部46露出的第一SiC膜31的上表面为起点成膜的第二SiC膜32，由于可靠地抑制或防止了晶体缺陷11的发生，因此能够使作为第二SiC膜32而形成的立方晶碳化硅膜成为晶体缺陷11少的高品质的膜。此外，由于晶体缺陷11少，因此能够可靠地抑制带碳化硅膜基板1产生应力。
此外，满足以上关系的第一掩膜41和第二掩膜42，以及，第一SiC膜31的具体的尺寸分别如下设置。
即，第一掩膜41的厚度T1和第二掩膜42的厚度T2各自独立，T1优选设定为0.01μm以上14.0μm以下，更优选为0.05μm以上7.0μm以下，T2优选设定为0.01μm以上1.0μm以下，更优选为0.05μm以上0.5μm以下。
此外，第一掩膜41和第二掩膜42的宽度W2各自独立，优选设定为0.2μm以上10.0μm以下，更优选为0.5μm以上5.0μm以下。另外，第一开口部45和第二开口部46的宽度W1各自独立，优选设定为0.2μm以上10.0μm以下，更优的是0.5μm以上5.0μm以下。
另外，第一SiC膜31上不存在第一掩膜41的位置，即，第一开口部45处的第一SiC膜31的厚度D1优选设定为0.28μm以上14.0μm以下，更优选为0.7μm以上7.0μm以下。
具有这种尺寸的带碳化硅膜基板1由于满足上述关系，因此能够更加可靠地抑制或防止第二SiC膜32中产生晶体缺陷。
此外，由于不需要使第一SiC膜31的膜厚达到不必要的厚度，因此不会导致SiC膜3的厚膜化，能够更加可靠地抑制或者防止第二SiC膜32中产生晶体缺陷11。
如以上所述，能够得到如图1所示的带碳化硅膜基板1。
此外，本实施方式对在硅基板2上与其接触而形成第一掩膜41的情况进行说明，但是不限于上述结构，例如，SiC膜3还可以设定为还具备第三SiC膜，在硅基板2上形成该第三SiC膜、在第三SiC膜上与其接触而形成第一掩膜41。
以上这种带碳化硅膜基板1由于具有晶体缺陷极少、高品质的立方晶碳化硅膜，因此适合用作作为宽带隙半导体而受到期待的碳化硅(SiC)半导体。为此，适合用于具有碳化硅(SiC)半导体的半导体装置，上述半导体装置能够具有高耐压性能。
此外，作为该半导体装置，例如可以列举出MOSFET(metal-oxide-semiconductorfield-effecttransistor：金属氧化物半导体场效应晶体管)、绝缘栅双极型晶体管(IGBT)、肖特基势垒二极管(SBD)等。
以上，根据图示的实施方式对本发明的带碳化硅膜基板、带碳化硅膜基板的制造方法以及半导体装置进行了说明，本发明并不限定于此。
例如，本发明的带碳化硅基板的制造方法，可以根据需要追加任意的工序。
此外，本发明的带碳化硅膜基板以及半导体装置中，各部分的结构可以置换为可以发挥同样功能的任何结构，此外，可以追加任意的结构。本发明可以在不超出本发明主旨的范围内广泛应用。

Claims (9)

1.一种带碳化硅膜基板，其特征在于，包括：
硅基板；
第一掩膜，形成在所述硅基板的一部分上；
第一碳化硅膜，形成在所述硅基板上以及所述第一掩膜上；
第二掩膜，至少形成在所述第一碳化硅膜的一部分上；以及
第二碳化硅膜，形成在所述第一碳化硅膜上以及所述第二掩膜上，
所述第一掩膜具有多个使所述硅基板露出的第一开口部，
所述第一碳化硅膜形成为覆盖所述第一开口部和所述第一掩膜，并在所述第一掩膜的上部具有侧面是倾斜面的凹部，
所述第二掩膜形成于所述凹部。
2.根据权利要求1所述的带碳化硅膜基板，其特征在于，
当所述第一开口部的开口部分的宽度设定为W1、
所述第一掩膜的厚度设定为T1、
所述第一开口部处的所述第一碳化硅膜的厚度设定为D1时，
满足T1<tan(54.6°)×W1、
并且、D1≥tan(54.6°)×W1的关系。
3.根据权利要求1或2所述的带碳化硅膜基板，其特征在于，
在所述硅基板的俯视观察中，所述第一掩膜和所述第二掩膜具有相同的形状。
4.根据权利要求1至3中任一项所述的带碳化硅膜基板，其特征在于，
所述硅基板的上表面的面方向构成(100)面。
5.根据权利要求1至4中任一项所述的带碳化硅膜基板，其特征在于，
所述第二碳化硅膜为立方晶碳化硅膜。
6.根据权利要求1至5中任一项所述的带碳化硅膜基板，其特征在于，
所述第一碳化硅膜为立方晶碳化硅膜。
7.一种半导体装置，其特征在于，
使用权利要求1至6中任一项所述的带碳化硅膜基板。
8.一种带碳化硅膜基板的制造方法，其特征在于，包括：
第一工序，在硅基板上形成第一掩膜；
第二工序，形成第一碳化硅膜；
第三工序，形成第二掩膜；以及
第四工序，形成第二碳化硅膜，
所述第一工序包括在所述硅基板上形成第一薄膜的工序、以及在所述第一薄膜上形成多个用于使所述硅基板露出的第一开口部的工序，当所述第一开口部的宽度设定为W1、所述第一掩膜的厚度设定为T1时，所述第一开口部形成为满足T1<tan(54.6°)×W1的关系，
所述第二工序包括从在所述第一开口部露出的所述硅基板的表面外延生长所述第一碳化硅膜的工序，所述第一开口部处的所述第一碳化硅膜的厚度设定为D1时，所述第一碳化硅膜形成为满足D1≥tan(54.6°)×W1的关系，
所述第三工序包括在所述第一碳化硅膜和所述第一掩膜上形成第二薄膜的工序、以及在所述第二薄膜形成多个用于使所述第一碳化硅膜露出的第二开口部的工序，所述第二开口部形成为在俯视观察中与所述第一开口部重合，
所述第四工序包括从所述第二开口部通过外延生长而形成所述第二碳化硅膜的工序。
9.根据权利要求8所述的带碳化硅膜基板的制造方法，其特征在于，
所述第二碳化硅膜为立方晶碳化硅膜。
CN201510718653.8A 2014-10-31 2015-10-29 带碳化硅膜基板及其制造方法、以及半导体装置 Active CN105576013B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-223559 2014-10-31
JP2014223559 2014-10-31
JP2015144682A JP6627304B2 (ja) 2014-10-31 2015-07-22 炭化ケイ素膜付き基板、半導体装置および炭化ケイ素膜付き基板の製造方法
JP2015-144682 2015-07-22

Publications (2)

Publication Number Publication Date
CN105576013A true CN105576013A (zh) 2016-05-11
CN105576013B CN105576013B (zh) 2020-04-21

Family

ID=55853572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510718653.8A Active CN105576013B (zh) 2014-10-31 2015-10-29 带碳化硅膜基板及其制造方法、以及半导体装置

Country Status (2)

Country Link
US (1) US9536954B2 (zh)
CN (1) CN105576013B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273525A (zh) * 2017-07-18 2019-01-25 上海新昇半导体科技有限公司 一种GaN器件及其制造方法、电子装置
CN117364235A (zh) * 2023-12-07 2024-01-09 度亘核芯光电技术(苏州)有限公司 选区外延生长方法及其中使用的掩膜结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6592961B2 (ja) * 2015-05-19 2019-10-23 セイコーエプソン株式会社 炭化ケイ素基板および炭化ケイ素基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053404A (ja) * 2006-11-06 2007-03-01 Sharp Corp 結晶製造方法
JP2007184433A (ja) * 2006-01-06 2007-07-19 Mitsubishi Chemicals Corp 半導体積層構造及びその上に形成された半導体素子
JP2013035731A (ja) * 2011-08-10 2013-02-21 Seiko Epson Corp 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法
CN102956682A (zh) * 2011-08-23 2013-03-06 精工爱普生株式会社 半导体装置、电气光学装置、电力转换装置及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2785918B2 (ja) 1991-07-25 1998-08-13 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
JP3880717B2 (ja) 1997-12-19 2007-02-14 Ｈｏｙａ株式会社 炭化珪素の製造方法
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US8125005B2 (en) * 2006-05-18 2012-02-28 Panasonic Corporation Semiconductor element and method for manufacturing same
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8030666B2 (en) * 2008-04-16 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Group-III nitride epitaxial layer on silicon substrate
JP2010153543A (ja) 2008-12-25 2010-07-08 Fujitsu Ltd 半導体装置およびその製造方法
JP5075280B2 (ja) * 2009-10-23 2012-11-21 パナソニック株式会社 半導体装置およびその製造方法
IT1401754B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
JPWO2012067079A1 (ja) * 2010-11-15 2014-05-12 Hoya株式会社 炭化珪素基板ならびに半導体素子
JP5696543B2 (ja) 2011-03-17 2015-04-08 セイコーエプソン株式会社 半導体基板の製造方法
JP6051524B2 (ja) 2012-01-18 2016-12-27 セイコーエプソン株式会社 半導体基板及び半導体基板の製造方法
DE112013003805B4 (de) 2012-08-01 2021-05-06 Mitsubishi Electric Corporation Siliciumcarbidhalbleiterbauteil und Herstellungsverfahren für dieses
JP2015156429A (ja) * 2014-02-20 2015-08-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9362368B2 (en) * 2014-10-31 2016-06-07 Seiko Epson Corporation Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184433A (ja) * 2006-01-06 2007-07-19 Mitsubishi Chemicals Corp 半導体積層構造及びその上に形成された半導体素子
JP2007053404A (ja) * 2006-11-06 2007-03-01 Sharp Corp 結晶製造方法
JP2013035731A (ja) * 2011-08-10 2013-02-21 Seiko Epson Corp 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法
CN102956682A (zh) * 2011-08-23 2013-03-06 精工爱普生株式会社 半导体装置、电气光学装置、电力转换装置及电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273525A (zh) * 2017-07-18 2019-01-25 上海新昇半导体科技有限公司 一种GaN器件及其制造方法、电子装置
CN117364235A (zh) * 2023-12-07 2024-01-09 度亘核芯光电技术(苏州)有限公司 选区外延生长方法及其中使用的掩膜结构
CN117364235B (zh) * 2023-12-07 2024-03-26 度亘核芯光电技术(苏州)有限公司 选区外延生长方法及其中使用的掩膜结构

Also Published As

Publication number Publication date
US20160126320A1 (en) 2016-05-05
US9536954B2 (en) 2017-01-03
CN105576013B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
US4786615A (en) Method for improved surface planarity in selective epitaxial silicon
CN103219361B (zh) 半导体基板及半导体基板的制造方法
JP2018522412A (ja) 単結晶シリコン上でのエピタキシャル３Ｃ−ＳｉＣの成長
CN105575770B (zh) 带碳化硅膜基板及其制造方法、以及半导体装置
CN105576013A (zh) 带碳化硅膜基板及其制造方法、以及半导体装置
US11404269B2 (en) Single crystal substrate with undulating ridges and silicon carbide substrate
JP6248532B2 (ja) ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
US20160133461A1 (en) Method to grow a semi-conducting sic layer
JP6592961B2 (ja) 炭化ケイ素基板および炭化ケイ素基板の製造方法
TW200828413A (en) Manufacturing method for semiconductor substrate
JP2016092399A (ja) 炭化ケイ素膜付き基板、炭化ケイ素膜付き基板の製造方法、及び、半導体装置
JP6627304B2 (ja) 炭化ケイ素膜付き基板、半導体装置および炭化ケイ素膜付き基板の製造方法
JP2017135240A (ja) エピタキシャル基板の製造方法
US11107677B2 (en) Method for manufacturing SiC epitaxial substrate
JP2013035731A (ja) 単結晶炭化シリコン膜の製造方法及び単結晶炭化シリコン膜付き基板の製造方法
US7776679B2 (en) Method for forming silicon wells of different crystallographic orientations
JP6958041B2 (ja) 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
CN110219048A (zh) GaN层叠体及其制造方法
JP6958042B2 (ja) 単結晶基板、単結晶基板の製造方法および炭化ケイ素基板
JP2018070435A (ja) 半導体基板の製造方法
JP5267271B2 (ja) 半導体基板の製造方法及び半導体基板
KR20140070015A (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN110219049A (zh) GaN层叠体及其制造方法
JP2019014628A (ja) 炭化ケイ素膜付き基板の製造方法、炭化ケイ素膜付き基板および炭化ケイ素単結晶基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant