CN105575961A - 显示基板及其制造方法、显示装置 - Google Patents
显示基板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN105575961A CN105575961A CN201610158377.9A CN201610158377A CN105575961A CN 105575961 A CN105575961 A CN 105575961A CN 201610158377 A CN201610158377 A CN 201610158377A CN 105575961 A CN105575961 A CN 105575961A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layers
- underlay substrate
- base plate
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 124
- 238000000034 method Methods 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims description 97
- 229910052751 metal Inorganic materials 0.000 claims description 97
- 239000004065 semiconductor Substances 0.000 claims description 43
- 238000009413 insulation Methods 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 26
- 230000000694 effects Effects 0.000 abstract description 29
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 38
- 238000000059 patterning Methods 0.000 description 14
- 239000007769 metal material Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 239000002210 silicon-based material Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 238000002207 thermal evaporation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开一种显示基板及其制造方法、显示装置，属于显示技术领域。显示基板包括：衬底基板，衬底基板上形成有多个相互绝缘的导电层，多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个接地线接地。本发明解决了显示基板的抗静电能力较差的问题，达到了提高显示基板的抗静电能力的效果。本发明用于显示基板。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种显示基板及其制造方法、显示装置。
背景技术
随着显示技术的不断发展，显示装置广泛应用于显示领域，显示装置通常包括显示面板，抗静电能力是显示面板的工作性能和信赖性评价指标之一，也是显示基板能够稳定工作的前提。
显示面板通常包括显示基板，请参考图1，其示出了现有技术提供的一种显示基板01的结构示意图，参见图1，显示基板01包括衬底基板001，衬底基板001上依次形成有栅极金属层002、栅绝缘层003、半导体层004、源漏极金属层005、中间绝缘层006和像素电极007，其中，栅极金属层002包括栅极0021、周边信号线0022以及与栅极0021连接的栅线(图1中未示出)，源漏极金属层005包括源级0051、漏极0052、周边信号线0053以及与源级0051连接的数据线(图1中未示出)，中间绝缘层006上形成有过孔，像素电极007通过过孔与漏极0052连接。其中，周边信号线可以包括公共电极线、测试线、电源线、驱动电路的布线等，栅极金属层002中的布线与源漏极金属层005中的布线存在交叠区域(也即是栅极金属层002中的布线在衬底基板001上的正投影与源漏极金属层005中的布线在衬底基板001上的正投影存在重叠区域)，外界静电可以从该显示基板01的周边进入该显示基板01的内部，当在栅极金属层002与源漏极金属层005的布线交叠区域产生静电时，静电容易烧毁位于栅极金属层002与源漏极金属层005之间的绝缘层，使得栅极金属层002中的布线与源漏极金属层005中的布线短接。因此，如图1所示，可以在显示基板01的周边区域形成与栅极0021位于同一层的接地线0023，在外界静电进入显示基板01过程中，该接地线0023可以将静电引入大地，避免绝缘层被烧毁，提高显示基板的抗静电能力，进而提高显示面板的抗静电能力。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
现有技术中的接地线与栅极同层设置，其无法全面对静电进行引导，因此，显示基板的抗静电能力较差。
发明内容
为了解决现有技术中存在的问题，本发明提供一种显示基板及其制造方法、显示装置。所述技术方案如下：
第一方面，提供一种显示基板，所述显示基板包括：衬底基板，
所述衬底基板上形成有多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个所述接地线接地。
可选地，所述至少两个导电层中的每个导电层的接地线分别接地；或者，
所述至少两个导电层中所有的接地线相互连接，且所述至少两个导电层中存在一个接地线接地。
可选地，所述至少两个导电层中每两个相邻的导电层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个导电层中的接地线通过过孔相互连接。
可选地，所述至少两个导电层包括：栅极金属层和源漏极金属层，
所述衬底基板上形成有所述栅极金属层，所述栅极金属层包括栅极；
形成有所述栅极金属层的衬底基板上形成有栅绝缘层；
形成有所述栅绝缘层的衬底基板上形成有半导体层；
形成有所述半导体层的衬底基板上形成有所述源漏极金属层，所述源漏极金属层包括源级和漏极，所述源级和所述漏极不接触，且所述源级和所述漏极都与所述半导体层接触，所述源级、所述漏极和所述半导体层都与所述源漏极金属层的接地线不接触。
可选地，所述至少两个导电层还包括：像素电极层，
形成有所述源漏极金属层的衬底基板上形成有中间绝缘层，所述中间绝缘层上形成有漏极过孔；
形成有所述中间绝缘层的衬底基板上形成有所述像素电极层，所述像素电极层包括像素电极，所述像素电极通过所述漏极过孔与所述漏极连接。
可选地，所述至少两个导电层中所有的接地线都位于所述显示基板的周边区域内，所述栅极、所述半导体层、所述源极、所述漏极和所述像素电极都位于所述显示基板的显示区域内。
可选地，所述至少两个导电层中，位于每个导电层上的绝缘层的过孔在所述衬底基板上的正投影与所述每个导电层中的接地线在所述衬底基板上的正投影存在重叠区域。
可选地，所述至少两个导电层中，位于每个导电层上的绝缘层的过孔在所述衬底基板上的正投影位于所述每个导电层中的接地线在所述衬底基板上的正投影区域内。
可选地，每个所述导电层都包括周边信号线，所述周边信号线位于所述显示基板的周边区域内。
第二方面，提供一种显示基板的制造方法，所述方法包括：
在衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个所述接地线接地。
可选地，所述在衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个所述接地线接地，包括：
在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个所述接地线分别接地；
或者，
在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，所述至少两个导电层中所有的接地线相互连接，且所述至少两个导电层中存在一个接地线接地。
可选地，在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，所述至少两个导电层中所有的接地线相互连接，且所述至少两个导电层中存在一个接地线接地，包括：
在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，且所述至少两个导电层中每两个相邻的导电层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个导电层中的接地线通过过孔相互连接，且所述至少两个导电层中存在一个接地线接地。
可选地，所述至少两个导电层包括：栅极金属层和源漏极金属层，
所述在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，且所述至少两个导电层中每两个相邻的导电层之间形成有绝缘层，包括：
在所述衬底基板上形成所述栅极金属层，所述栅极金属层包括栅极；
在形成有所述栅极金属层的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层的衬底基板上形成半导体层；
在形成有所述半导体层的衬底基板上形成所述源漏极金属层，所述源漏极金属层包括源级和漏极，所述源级和所述漏极不接触，且所述源级和所述漏极都与所述半导体层接触，所述源级、所述漏极和所述半导体层都与所述源漏极金属层的接地线不接触。
可选地，所述至少两个导电层还包括：像素电极层，
所述在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，且所述至少两个导电层中每两个相邻的导电层之间形成有绝缘层，还包括：
在形成有所述源漏极金属层的衬底基板上形成中间绝缘层；
在所述中间绝缘层上形成漏极过孔；
在形成有所述中间绝缘层的衬底基板上形成所述像素电极层，所述像素电极层包括像素电极，所述像素电极通过所述漏极过孔与所述漏极连接。
可选地，所述至少两个导电层中所有的接地线都位于所述显示基板的周边区域内，所述栅极、所述半导体层、所述源漏极金属图案和所述像素电极都位于所述显示基板的显示区域内。
第三方面，提供一种显示装置，所述显示装置包括第一方面所述的显示基板。
本发明提供的技术方案带来的有益效果是：
本发明提供的显示基板及其制造方法、显示装置，显示基板包括衬底基板，衬底基板上形成有多个相互绝缘的导电层，多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个接地线接地。由于至少两个导电层中的每个导电层包括接地线，每个接地线接地，因此，可以通过至少两个导电层中的接地线将静电引入大地，解决了显示基板的抗静电能力较差的问题，达到了提高显示基板的抗静电能力的效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的一种显示基板的结构示意图；
图2是本发明实施例提供的一种显示基板的结构示意图；
图3是本发明实施例提供的另一种显示基板的结构示意图；
图4-1是本发明实施例提供的一种显示基板的制造方法的方法流程图；
图4-2是图4-1所示实施例提供的一种在衬底基板上形成栅极金属层后的结构示意图；
图4-3是图4-1所示实施例提供的一种在形成有栅极金属层的衬底基板上形成栅绝缘层后的结构示意图；
图4-4是图4-1所示实施例提供的一种在栅绝缘层上形成第一过孔后的结构示意图；
图4-5是图4-1所示实施例提供的一种在形成有栅绝缘层的衬底基板上形成半导体层后的结构示意图；
图4-6是图4-1所示实施例提供的一种在形成有半导体层的衬底基板上形成源漏极金属层后的结构示意图；
图4-7是图4-1所示实施例提供的一种在形成有源漏极金属层的衬底基板上形成中间绝缘层后的结构示意图；
图4-8是图4-1所示实施例提供的一种在中间绝缘层上形成第二过孔和漏极过孔后的结构示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参考图2，其示出的是本发明实施例提供的一种显示基板01的结构示意图，参见图2，该显示基板01包括：衬底基板010。
衬底基板010上形成有多个相互绝缘的导电层011，多个相互绝缘的导电层011中存在至少两个导电层011中的每个导电层011包括接地线012，每个接地线012接地。
综上所述，本发明实施例提供的显示基板，由于至少两个导电层中的每个导电层包括接地线，每个接地线接地，因此，可以通过至少两个导电层中的接地线将静电引入大地，解决了显示基板的抗静电能力较差的问题，达到了提高显示基板的抗静电能力的效果。
请参考图3，其示出的是本发明实施例提供的另一种显示基板02的结构示意图，参见图3，该显示基板02包括：衬底基板020。
衬底基板020上形成有多个相互绝缘的导电层，多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个接地线接地。
可选地，在本发明实施例中，至少两个导电层中的每个导电层的接地线分别接地；或者，至少两个导电层中所有的接地线相互连接，且至少两个导电层中存在一个接地线接地。示例地，在本发明实施例中，至少两个导电层中每两个相邻的导电层之间形成有绝缘层，绝缘层上形成有过孔，至少两个导电层中的接地线通过过孔相互连接。
可选地，如图2所示，至少两个导电层包括：栅极金属层021和源漏极金属层022。衬底基板020上形成有栅极金属层021，栅极金属层021包括栅极0211和第一接地线0212；形成有栅极金属层021的衬底基板020上形成有栅绝缘层023，栅绝缘层023上形成有第一过孔0231；形成有栅绝缘层023的衬底基板020上形成有半导体层024；形成有半导体层024的衬底基板020上形成有源漏极金属层022，源漏极金属层022包括源级0221、漏极0222和第二接地线0223，源级0221和漏极0222不接触，且源级0221和漏极0222都与半导体层024接触，源级0221、漏极0222和半导体层024都与源漏极金属层022的接地线(也即是第二接地线0223)不接触，第二接地线0223通过第一过孔0231与第一接地线0212连接。
进一步地，请继续参考图2，至少两个导电层还包括：像素电极层025。形成有源漏极金属层022的衬底基板020上形成有中间绝缘层026，中间绝缘层026上形成有漏极过孔(图2中未标出)和第二过孔0261，形成有中间绝缘层026的衬底基板020上形成有像素电极层025，像素电极层025包括像素电极0251和第三接地线0252，像素电极0251通过漏极过孔与漏极0222连接，第三接地线0252通过第二过孔0261与第二接地线0223连接。
可选地，显示基板02包括显示区域和周边区域，至少两个导电层中所有的接地线都位于显示基板02的周边区域内，示例地，如图2所示，第一接地线0212、第二接地线0223和第三接地线0252都位于显示基板02的周边区域内，栅极0211、半导体层024、源极0221、漏极0222和像素电极0251都位于显示基板02的显示区域内。
可选地，在本发明实施例中，至少两个导电层中，位于每个导电层上的绝缘层的过孔在衬底基板020上的正投影与每个导电层中的接地线在衬底基板020上的正投影存在重叠区域。优选地，至少两个导电层中，位于每个导电层上的绝缘层的过孔在衬底基板020上的正投影位于每个导电层中的接地线在衬底基板020上的正投影区域内。示例地，如图2所示，第一过孔0231在衬底基板020上的正投影位于第一接地线0212在衬底基板020上的正投影区域内，第二过孔0261在衬底基板020上的正投影位于第二接地线0223在衬底基板020上的正投影区域内。
可选地，在本发明实施例中，每个导电层都包括周边信号线，周边信号线位于显示基板02的周边区域内。示例地，如图2所示，栅极金属层021还包括周边信号线0213，源漏极金属层022还包括周边信号线0223，该周边信号线0213和周边信号线0223都位于显示基板02的周边区域内。
综上所述，本发明实施例提供的显示基板，由于至少两个导电层中的每个导电层包括接地线，每个接地线接地，因此，可以通过至少两个导电层中的接地线将静电引入大地，解决了显示基板的抗静电能力较差的问题，达到了提高显示基板的抗静电能力的效果。
本发明实施例提供的显示基板，通过在每个导电层设置接地线，所有导电层的接地线连接，且存在一个接地线接地，因此，相当于该所有的接地线在显示基板的周围形成包覆显示基板的静电屏蔽圈，该静电屏蔽圈能够对静电进行有效屏蔽，从而提高显示基板的抗静电能力。
本发明实施例提供的显示基板中，每个导电层中的接地线可以与该导电层中的其他导电体(比如栅极)采用同一次构图工艺形成，可以减少制造工艺流程，节约制造成本。且本发明实施例中的接地线位于显示基板的周边区域，可以利用基板周边的空白区域，铺设最大面积的屏蔽网，提高抗静电能力。
本发明实施例还提供了一种显示基板的制造方法，该显示基板的制造方法用于制造图2或图3所示的显示基板，该方法包括：
在衬底基板上形成多个相互绝缘的导电层，多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个接地线接地。
可选地，在衬底基板上形成多个相互绝缘的导电层，多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个接地线接地，包括：
在衬底基板上形成多个相互绝缘的导电层，多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个接地线分别接地；
或者，
在衬底基板上形成多个相互绝缘的导电层，多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，至少两个导电层中所有的接地线相互连接，且至少两个导电层中存在一个接地线接地。
可选地，在衬底基板上形成多个相互绝缘的导电层，多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，至少两个导电层中所有的接地线相互连接，且至少两个导电层中存在一个接地线接地，包括：
在衬底基板上形成多个相互绝缘的导电层，多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，且至少两个导电层中每两个相邻的导电层之间形成有绝缘层，绝缘层上形成有过孔，至少两个导电层中的接地线通过过孔相互连接，且至少两个导电层中存在一个接地线接地。
可选地，至少两个导电层包括：栅极金属层和源漏极金属层，
在衬底基板上形成多个相互绝缘的导电层，多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，且至少两个导电层中每两个相邻的导电层之间形成有绝缘层，包括：
在衬底基板上形成栅极金属层，栅极金属层包括栅极；
在形成有栅极金属层的衬底基板上形成栅绝缘层；
在形成有栅绝缘层的衬底基板上形成半导体层；
在形成有半导体层的衬底基板上形成源漏极金属层，源漏极金属层包括源级和漏极，源级和漏极不接触，且源级和漏极都与半导体层接触，源级、漏极和半导体层都与源漏极金属层的接地线不接触。
可选地，至少两个导电层还包括：像素电极层，
在衬底基板上形成多个相互绝缘的导电层，多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，且至少两个导电层中每两个相邻的导电层之间形成有绝缘层，还包括：
在形成有源漏极金属层的衬底基板上形成中间绝缘层；
在中间绝缘层上形成漏极过孔；
在形成有中间绝缘层的衬底基板上形成像素电极层，像素电极层包括像素电极，像素电极通过漏极过孔与漏极连接。
可选地，至少两个导电层中所有的接地线都位于显示基板的周边区域内，栅极、半导体层、源漏极金属图案和像素电极都位于显示基板的显示区域内。
综上所述，本发明实施例提供的显示基板的制造方法，由于至少两个导电层中的每个导电层包括接地线，每个接地线接地，因此，可以通过至少两个导电层中的接地线将静电引入大地，解决了显示基板的抗静电能力较差的问题，达到了提高显示基板的抗静电能力的效果。
请参考图4-1，其示出的是本发明实施例提供的一种显示基板的制造方法的方法流程图，本发明实施例以制造图3所示的显示基板02为例进行说明，参见图4-1，该显示基板的制造方法包括：
步骤401、在衬底基板上形成栅极金属层，栅极金属层包括栅极和第一接地线。
请参考图4-2，其示出的是图4-1所示实施例提供的一种在衬底基板020上形成栅极金属层021后的结构示意图。参见图4-2，栅极金属层021包括栅极0211和第一接地线0212，且该栅极金属层021还包括周边信号线0213，其中，显示基板02可以包括显示区域和周边区域，该栅极0211位于显示区域内，该第一接地线0212和周边信号线0213都位于周边区域内。
示例地，可以采用涂覆、磁控溅射、热蒸发或者等离子体增强化学气相沉积法(英文：PlasmaEnhancedChemicalVaporDeposition；简称：PECVD)等方法在衬底基板020上沉积一层金属材料，得到金属材质层，然后采用一次构图工艺对该金属材质层进行处理就可以得到栅极金属层021。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺对金属材质层进行处理包括：在金属材质层上涂覆一层光刻胶，然后采用掩膜版对光刻胶进行曝光，使光刻胶形成完全曝光区和非曝光区，之后采用显影工艺进行处理，使完全曝光区的光刻胶被去除，非曝光区的光刻胶保留，之后对完全曝光区在金属材质层上的对应区域进行刻蚀，刻蚀完毕后剥离非曝光区的光刻胶即可得到栅极金属层021。
需要说明的是，本发明实施例是以采用正性光刻胶形成栅极金属层021为例进行说明的，实际应用中，还可以采用负性光刻胶形成栅极金属层021，本发明实施例在此不再赘述。
步骤402、在形成有栅极金属层的衬底基板上形成栅绝缘层。
请参考图4-3，其示出的是图4-1所示实施例提供的一种在形成有栅极金属层021的衬底基板020上形成栅绝缘层023后的结构示意图。其中，栅绝缘层023可以采用机树脂材料形成，栅绝缘层023的厚度可以根据实际需要进行设置，本发明实施例对此不做限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅极金属层021的衬底基板020上沉积一层有机树脂材料并进行烘烤处理形成栅绝缘层023。
步骤403、在栅绝缘层上形成第一过孔。
请参考图4-4，其示出的是图4-1所示实施例提供的一种在栅绝缘层023上形成第一过孔0231后的结构示意图。参见图4-4，第一过孔0231的深度方向(图4-4中未示出)与衬底基板020的上表面垂直，且第一过孔0231在衬底基板020上的正投影位于第一接地线0212在衬底基板020的正投影区域内，这样可以便于后续形成的第二接地线与该第一接地线0212连接。示例地，可以采用一次构图工艺对栅绝缘层023进行处理形成第一过孔0231。其中，采用一次构图工艺对该栅绝缘层023进行处理的过程可以参考步骤401，本发明实施例在此不再赘述。
步骤404、在形成有栅绝缘层的衬底基板上形成半导体层。
请参考图4-5，其示出的是图4-1所示实施例提供的一种在形成有栅绝缘层023的衬底基板020上形成半导体层024后的结构示意图。其中，可以采用非晶硅材料、单晶硅材料或者金属氧化物材料形成半导体层024，该半导体层024位于显示基板02的显示区域内。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅绝缘层023的衬底基板020上沉积一层单晶硅材料，得到单晶硅材质层，然后采用一次构图工艺对该单晶硅材质层进行处理就可以得到半导体层024，其中，采用一次构图工艺对该单晶硅材质层进行处理的过程可以参考步骤401，本发明实施例在此不再赘述。
步骤405、在形成有半导体层的衬底基板上形成源漏极金属层，源漏极金属层包括源级、漏极和第二接地线，源级和漏极不接触，且源级和漏极都与半导体层接触，源级、漏极和半导体层都与第二接地线不接触。
请参考图4-6，其示出的是图4-1所示实施例提供的一种在形成有半导体层024的衬底基板020上形成源漏极金属层022后的结构示意图。参见图4-6，源漏极金属层022包括源级0221、漏极0222和第二接地线0223，且该源漏极金属层022还包括周边信号线0224，其中，该源级0221和漏极0222都位于显示基板02的显示区域内，该第二接地线0223和周边信号线0224都位于显示基板02的周边区域内。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有半导体层024的衬底基板020上沉积一层金属材料，得到金属材质层，然后采用一次构图工艺对该金属材质层进行处理就可以得到源漏极金属层022。其中，采用一次构图工艺对该金属材质层进行处理的过程可以参考步骤401，本发明实施例在此不再赘述。
步骤406、在形成有源漏极金属层的衬底基板上形成中间绝缘层。
请参考图4-7，其示出的是图4-1所示实施例提供的一种在形成有源漏极金属层022的衬底基板020上形成中间绝缘层026后的结构示意图。其中，该中间绝缘层026的形成过程可以参考步骤402中栅绝缘层023的形成过程，本发明实施例在此不再赘述。
步骤407、在中间绝缘层上形成漏极过孔和第二过孔。
请参考图4-8，其示出的是图4-1所示实施例提供的一种在中间绝缘层026上形成第二过孔0261和漏极过孔0262后的结构示意图。参见图4-8，第二过孔0261的深度方向(图4-8中未示出)与衬底基板020的上表面垂直，且第二过孔0261在衬底基板020上的正投影位于第二接地线0223在衬底基板020的正投影区域内，漏极过孔0262在衬底基板020上的正投影位于漏极0222在衬底基板020的正投影区域内，这样可以便于后续形成的第三接地线与该第二接地线0223连接，像素电极与该漏极0222接触。示例地，可以采用一次构图工艺对中间绝缘层026进行处理形成第二过孔0261和漏极过孔0262。其中，采用一次构图工艺对该中间绝缘层026进行处理的过程可以参考步骤401，本发明实施例在此不再赘述。
步骤408、在形成有中间绝缘层的衬底基板上形成像素电极层，像素电极层包括像素电极和第三接地线，像素电极通过漏极过孔与漏极连接，第三接地线通过第二过孔与第二接地线连接。
其中，在形成有中间绝缘层026的衬底基板020上形成像素电极层025后的结构示意图可以参考图3，参见图3，像素电极层025包括像素电极0251和第三接地线0252，像素电极0251通过漏极过孔与漏极0222连接连接，第三接地线0252通过第二过孔0261与第二接地线0223连接。其中，可以采用氧化铟锡(英文：Indiumtinoxide；简称：ITO)形成像素电极层025。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有中间绝缘层026的衬底基板020上沉积一层ITO材料，得到ITO材质层，然后采用一次构图工艺对该ITO材质层进行处理就可以得到像素电极层025。其中，采用一次构图工艺对该ITO材质层进行处理的过程可以参考步骤401，本发明实施例在此不再赘述。
综上所述，本发明实施例提供的显示基板的制造方法，由于至少两个导电层中的每个导电层包括接地线，每个接地线接地，因此，可以通过至少两个导电层中的接地线将静电引入大地，解决了显示基板的抗静电能力较差的问题，达到了提高显示基板的抗静电能力的效果。
本发明实施例提供的显示基板的制造方法，通过在每个导电层设置接地线，所有导电层的接地线连接，且存在一个接地线接地，因此，相当于该所有的接地线在显示基板的周围形成包覆显示基板的静电屏蔽圈，该静电屏蔽圈能够对静电进行有效屏蔽，进而提高显示基板的抗静电能力。且本发明实施例中的接地线位于显示基板的周边区域，可以利用基板周边的空白区域，铺设最大面积的屏蔽网，提高抗静电能力。
本发明实施例还提供了一种显示装置，该显示装置包括图2或图3所示的显示基板，该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述，本发明实施例提供的显示装置包括显示基板，由于显示基板的至少两个导电层中的每个导电层包括接地线，每个接地线接地，因此，可以通过至少两个导电层中的接地线将静电引入大地，解决了显示基板的抗静电能力较差的问题，达到了提高显示基板的抗静电能力的效果，进而达到了提高显示装置的抗静电能力的效果。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (16)
1.一种显示基板，其特征在于，所述显示基板包括：衬底基板，
所述衬底基板上形成有多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个所述接地线接地。
2.根据权利要求1所述的显示基板，其特征在于，
所述至少两个导电层中的每个导电层的接地线分别接地；或者，
所述至少两个导电层中所有的接地线相互连接，且所述至少两个导电层中存在一个接地线接地。
3.根据权利要求2所述的显示基板，其特征在于，
所述至少两个导电层中每两个相邻的导电层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个导电层中的接地线通过过孔相互连接。
4.根据权利要求3所述的显示基板，其特征在于，所述至少两个导电层包括：栅极金属层和源漏极金属层，
所述衬底基板上形成有所述栅极金属层，所述栅极金属层包括栅极；
形成有所述栅极金属层的衬底基板上形成有栅绝缘层；
形成有所述栅绝缘层的衬底基板上形成有半导体层；
形成有所述半导体层的衬底基板上形成有所述源漏极金属层，所述源漏极金属层包括源级和漏极，所述源级和所述漏极不接触，且所述源级和所述漏极都与所述半导体层接触，所述源级、所述漏极和所述半导体层都与所述源漏极金属层的接地线不接触。
5.根据权利要求4所述的显示基板，其特征在于，所述至少两个导电层还包括：像素电极层，
形成有所述源漏极金属层的衬底基板上形成有中间绝缘层，所述中间绝缘层上形成有漏极过孔；
形成有所述中间绝缘层的衬底基板上形成有所述像素电极层，所述像素电极层包括像素电极，所述像素电极通过所述漏极过孔与所述漏极连接。
6.根据权利要求5所述的显示基板，其特征在于，
所述至少两个导电层中所有的接地线都位于所述显示基板的周边区域内，所述栅极、所述半导体层、所述源极、所述漏极和所述像素电极都位于所述显示基板的显示区域内。
7.根据权利要求3所述的显示基板，其特征在于，
所述至少两个导电层中，位于每个导电层上的绝缘层的过孔在所述衬底基板上的正投影与所述每个导电层中的接地线在所述衬底基板上的正投影存在重叠区域。
8.根据权利要求7所述的显示基板，其特征在于，
所述至少两个导电层中，位于每个导电层上的绝缘层的过孔在所述衬底基板上的正投影位于所述每个导电层中的接地线在所述衬底基板上的正投影区域内。
9.根据权利要求1至8任一所述的显示基板，其特征在于，
每个所述导电层都包括周边信号线，所述周边信号线位于所述显示基板的周边区域内。
10.一种显示基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个所述接地线接地。
11.根据权利要求10所述的方法，其特征在于，所述在衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个所述接地线接地，包括：
在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，每个所述接地线分别接地；
或者，
在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，所述至少两个导电层中所有的接地线相互连接，且所述至少两个导电层中存在一个接地线接地。
12.根据权利要求11所述的方法，其特征在于，在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，所述至少两个导电层中所有的接地线相互连接，且所述至少两个导电层中存在一个接地线接地，包括：
在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，且所述至少两个导电层中每两个相邻的导电层之间形成有绝缘层，所述绝缘层上形成有过孔，所述至少两个导电层中的接地线通过过孔相互连接，且所述至少两个导电层中存在一个接地线接地。
13.根据权利要求12所述的方法，其特征在于，所述至少两个导电层包括：栅极金属层和源漏极金属层，
所述在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，且所述至少两个导电层中每两个相邻的导电层之间形成有绝缘层，包括：
在所述衬底基板上形成所述栅极金属层，所述栅极金属层包括栅极；
在形成有所述栅极金属层的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层的衬底基板上形成半导体层；
在形成有所述半导体层的衬底基板上形成所述源漏极金属层，所述源漏极金属层包括源级和漏极，所述源级和所述漏极不接触，且所述源级和所述漏极都与所述半导体层接触，所述源级、所述漏极和所述半导体层都与所述源漏极金属层的接地线不接触。
14.根据权利要求13所述的方法，其特征在于，所述至少两个导电层还包括：像素电极层，
所述在所述衬底基板上形成多个相互绝缘的导电层，所述多个相互绝缘的导电层中存在至少两个导电层中的每个导电层包括接地线，且所述至少两个导电层中每两个相邻的导电层之间形成有绝缘层，还包括：
在形成有所述源漏极金属层的衬底基板上形成中间绝缘层；
在所述中间绝缘层上形成漏极过孔；
在形成有所述中间绝缘层的衬底基板上形成所述像素电极层，所述像素电极层包括像素电极，所述像素电极通过所述漏极过孔与所述漏极连接。
15.根据权利要求14所述的方法，其特征在于，
所述至少两个导电层中所有的接地线都位于所述显示基板的周边区域内，所述栅极、所述半导体层、所述源漏极金属图案和所述像素电极都位于所述显示基板的显示区域内。
16.一种显示装置，其特征在于，所述显示装置包括权利要求1至9任一所述的显示基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610158377.9A CN105575961B (zh) | 2016-03-18 | 2016-03-18 | 显示基板及其制造方法、显示装置 |
| US15/228,537 US20170271368A1 (en) | 2016-03-18 | 2016-08-04 | Display substrate, manufacturing method for the same, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610158377.9A CN105575961B (zh) | 2016-03-18 | 2016-03-18 | 显示基板及其制造方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105575961A true CN105575961A (zh) | 2016-05-11 |
| CN105575961B CN105575961B (zh) | 2019-10-11 |
Family
ID=55885918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610158377.9A Active CN105575961B (zh) | 2016-03-18 | 2016-03-18 | 显示基板及其制造方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20170271368A1 (zh) |
| CN (1) | CN105575961B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106997877A (zh) * | 2017-04-14 | 2017-08-01 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示装置 |
| CN107329338A (zh) * | 2017-08-11 | 2017-11-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
| CN108389643A (zh) * | 2018-04-24 | 2018-08-10 | 京东方科技集团股份有限公司 | 间接式的平板探测器及制作方法 |
| CN108598095A (zh) * | 2018-05-23 | 2018-09-28 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、检测方法 |
| CN109326614A (zh) * | 2018-10-15 | 2019-02-12 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
| WO2020206793A1 (zh) * | 2019-04-11 | 2020-10-15 | 深圳市华星光电技术有限公司 | 显示面板 |
| WO2020248571A1 (en) * | 2019-06-13 | 2020-12-17 | Boe Technology Group Co., Ltd. | Display substrate, manufacturing method thereof, and display apparatus |
| WO2022126638A1 (zh) * | 2020-12-18 | 2022-06-23 | 京东方科技集团股份有限公司 | 一种驱动背板及其制作方法、显示装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10714509B2 (en) * | 2017-09-26 | 2020-07-14 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Display panel and display device |
| CN112669737B (zh) * | 2020-12-22 | 2023-07-14 | 武汉天马微电子有限公司 | 显示面板及其裂纹检测方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030010922A1 (en) * | 2001-07-12 | 2003-01-16 | Jung-Kee Yoon | Switching device of an X-ray sensor and method for manufacturing the same |
| US20060145157A1 (en) * | 2004-12-30 | 2006-07-06 | Choi Young S | TFT array substrate and fabrication method thereof |
| CN104253145A (zh) * | 2013-06-26 | 2014-12-31 | 乐金显示有限公司 | 有机发光二极管显示装置 |
| CN104871231A (zh) * | 2012-12-10 | 2015-08-26 | 勒克斯维科技公司 | 具有接地联结线的有源矩阵显示面板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100262953B1 (ko) * | 1997-06-11 | 2000-08-01 | 구본준 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| KR102130139B1 (ko) * | 2013-07-30 | 2020-07-03 | 엘지디스플레이 주식회사 | 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법 |
| US9772532B2 (en) * | 2014-03-10 | 2017-09-26 | Lg Display Co., Ltd. | Electrostatic discharge circuit and liquid crystal display device including the same |
| CN203811938U (zh) * | 2014-05-14 | 2014-09-03 | 北京京东方光电科技有限公司 | 一种显示面板和显示装置 |
-
2016
- 2016-03-18 CN CN201610158377.9A patent/CN105575961B/zh active Active
- 2016-08-04 US US15/228,537 patent/US20170271368A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030010922A1 (en) * | 2001-07-12 | 2003-01-16 | Jung-Kee Yoon | Switching device of an X-ray sensor and method for manufacturing the same |
| US20060145157A1 (en) * | 2004-12-30 | 2006-07-06 | Choi Young S | TFT array substrate and fabrication method thereof |
| CN104871231A (zh) * | 2012-12-10 | 2015-08-26 | 勒克斯维科技公司 | 具有接地联结线的有源矩阵显示面板 |
| CN104253145A (zh) * | 2013-06-26 | 2014-12-31 | 乐金显示有限公司 | 有机发光二极管显示装置 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018188299A1 (zh) * | 2017-04-14 | 2018-10-18 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示装置 |
| US11164895B2 (en) * | 2017-04-14 | 2021-11-02 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same, display panel and display device |
| CN106997877A (zh) * | 2017-04-14 | 2017-08-01 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示装置 |
| CN107329338B (zh) * | 2017-08-11 | 2020-11-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
| CN107329338A (zh) * | 2017-08-11 | 2017-11-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
| CN108389643A (zh) * | 2018-04-24 | 2018-08-10 | 京东方科技集团股份有限公司 | 间接式的平板探测器及制作方法 |
| CN108389643B (zh) * | 2018-04-24 | 2023-10-24 | 京东方科技集团股份有限公司 | 间接式的平板探测器及制作方法 |
| US10896859B2 (en) | 2018-05-23 | 2021-01-19 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate, method for forming display substrate and method for detecting the same |
| CN108598095A (zh) * | 2018-05-23 | 2018-09-28 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、检测方法 |
| US11075228B2 (en) | 2018-10-15 | 2021-07-27 | Boe Technology Group Co., Ltd. | Display substrate, method for manufacturing the same, and display device |
| CN109326614A (zh) * | 2018-10-15 | 2019-02-12 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示装置 |
| WO2020206793A1 (zh) * | 2019-04-11 | 2020-10-15 | 深圳市华星光电技术有限公司 | 显示面板 |
| WO2020248571A1 (en) * | 2019-06-13 | 2020-12-17 | Boe Technology Group Co., Ltd. | Display substrate, manufacturing method thereof, and display apparatus |
| WO2022126638A1 (zh) * | 2020-12-18 | 2022-06-23 | 京东方科技集团股份有限公司 | 一种驱动背板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170271368A1 (en) | 2017-09-21 |
| CN105575961B (zh) | 2019-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105575961A (zh) | 显示基板及其制造方法、显示装置 | |
| US11960689B2 (en) | Touch-control display panel and preparation method therefor, and touch-control display apparatus | |
| JP2019517009A (ja) | アレイ基板、表示装置及び製造方法 | |
| CN103117285B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN103676354B (zh) | 电极结构及制备方法、阵列基板及制备方法和显示装置 | |
| CN102903675B (zh) | 一种tft阵列基板、制作方法及显示装置 | |
| CN103092414B (zh) | 一种外挂式触摸屏及其制作方法、显示装置 | |
| CN105093629A (zh) | 一种显示面板及其制作方法、显示装置 | |
| WO2018000480A1 (zh) | 阵列基板、触控显示器及电子装置 | |
| CN105428355A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105511688A (zh) | 一种阵列基板、显示器以及电子设备 | |
| CN206301110U (zh) | 显示基板及显示装置 | |
| US10825842B2 (en) | Display panel and manufacturing method thereof, display device | |
| CN104965370A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105097832B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN106019751A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN210324155U (zh) | 触控面板及触控显示装置 | |
| CN104793802A (zh) | 阵列基板及其制造方法、显示面板和显示装置 | |
| CN102945846A (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2022237017A1 (zh) | 显示面板及其制作方法、显示装置 | |
| CN103489874A (zh) | 阵列基板及其制备方法、显示装置 | |
| US11874984B2 (en) | Touch display panel and manufacturing method therefor, and touch display device | |
| JP7295808B2 (ja) | アレイ基板、表示パネル及び表示装置 | |
| CN105304559A (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
| CN101494226B (zh) | 薄膜晶体管基板及其制造方法、布线结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |