CN105575347B - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN105575347B CN105575347B CN201410717806.2A CN201410717806A CN105575347B CN 105575347 B CN105575347 B CN 105575347B CN 201410717806 A CN201410717806 A CN 201410717806A CN 105575347 B CN105575347 B CN 105575347B
- Authority
- CN
- China
- Prior art keywords
- transistor
- control terminal
- receives
- reference voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 5
- 241000208340 Araliaceae Species 0.000 claims description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 claims description 2
- 235000008434 ginseng Nutrition 0.000 claims description 2
- 238000007599 discharging Methods 0.000 abstract 1
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 12
- 101000854879 Homo sapiens V-type proton ATPase 116 kDa subunit a 2 Proteins 0.000 description 12
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 12
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 210000001367 artery Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013499 data model Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of El Displays (AREA)
Abstract
本发明提供一种显示面板，包括一像素阵列及多个移位寄存器。移位寄存器用以依序输出多个扫描信号以驱动像素阵列。各个移位寄存器包括一第一充电单元、一第二充电单元、一驱动单元及一放电单元。第一充电单元用以在一第一期间对一参考电压进行充电。第二充电单元用以在一第二期间对参考电压进行充电。驱动单元依据参考电压在一第三期间输出一第一时脉信号作为对应的扫描信号及提升参考电压。放电单元依据参考电压决定是否对参考电压及对应的扫描信号进行放电。
Description
技术领域
本发明是有关于一种显示面板，且特别是有关于一种具有移位寄存器的显示面板。
背景技术
近年来，随着半导体科技蓬勃发展，便携式电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid Crystal Display,LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为显示器产品的主流。
为了要将液晶显示器的制作成本压低，已有部份厂商提出直接在玻璃基板上利用薄膜晶体管(thin film transistor,TFT)制作成多级移位寄存器(shift register)，藉以来取代现有所惯用的栅极驱动晶片(Gate driving chip)，以降低液晶显示器的制作成本。然而，受限于制程的影响，薄膜晶体管在低温环境下可能会有输出能力不足的情况，因而导致显示器开机时无法正常显示。
发明内容
本发明提供一种可在低温环境下正常作动的显示面板。
本发明的显示面板，包括一基板、一像素阵列及多个移位寄存器。像素阵列及移位寄存器设置在基板。移位寄存器用以依序输出多个扫描信号以驱动像素阵列。各个移位寄存器包括一第一充电单元、一第二充电单元、一驱动单元及一放电单元。第一充电单元接收这些扫描信号中的一第一扫描信号，以在一第一期间对一参考电压进行充电。第二充电单元接收这些扫描信号中的一第二扫描信号，以在一第二期间对参考电压进行充电，其中第一期间早于第二期间。驱动单元依据参考电压，接收参考电压及一第一时脉信号，在一第三期间输出第一时脉信号作为这些扫描信号中的一第三扫描信号及提升参考电压，其中第二期间早于第三期间。放电单元耦接参考电压及第三扫描信号，依据参考电压以决定是否对参考电压及第三扫描信号进行放电。
基于上述，在本发明实施例的显示面板中，其控制驱动单元的参考电压会经过三次电压提升，使驱动单元中用以提供扫描信号的晶体管可具有更高的驱动能力。藉此，显示面板可在低温环境下正常作动。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的显示面板的系统示意图；
图2A是本发明的一实施例的移位寄存器的电路示意图；
图2B是本发明的一实施例的移位寄存器的驱动波形示意图；
图3是本发明另一实施例的移位寄存器的电路示意图。
附图标记说明：
100：显示面板；
110：像素阵列；
120：栅极驱动电路；
130：基板；
210：第一充电单元；
220：第二充电单元；
230：驱动单元；
240、310：放电单元；
C1～C3：电容；
CK1～CK4：时脉信号；
CKV1、CKV2：放电控制信号；
G(1)～G(4)：扫描信号；
M1～M21：晶体管；
SR1～SR4、SR1a：移位寄存器；
STV1：第一起始信号；
STV2：第二起始信号；
Ta：第一期间；
Tb：第二期间；
Tc：第三期间；
VGL：栅极低电压；
VQ：参考电压。
具体实施方式
图1为本发明一实施例的显示面板的系统示意图。请参照图1，在本实施例中，显示面板100包括像素阵列110、栅极驱动电路120及基板130，其中栅极驱动电路120的功能类似一栅极驱动器，也即栅极驱动电路120会输出具有单一脉冲的扫描信号(如G(1)～G(4))至像素阵列110，以驱动像素阵列110的像素(未示出)。
在本实施例中，栅极驱动电路120设置于基板130上，且位于像素阵列110的左侧。在其他实施例中，栅极驱动电路120可配置于像素阵列110的其它侧边，例如右侧，下侧或上侧。并且，在基板130上的像素阵列110可视为显示面板100的显示区域，而栅极驱动电路120的设置区域可视为显示面板100的非显示区域。
栅极驱动电路120包括多个移位寄存器(如SR1～SR4)，以依序输出扫描信号(如G(1)～G(4))至像素阵列110，也即扫描信号G(1)～G(4)的脉冲(等同致能期间)彼此不重叠。在本实施例中，假设这些移位寄存器(如SR1～SR4)皆会接收时脉信号CK1～CK4及栅极低电压VGL，其中时脉信号CK1～CK4可通过基板130上的信号配线传送至移位寄存器(如SR1～SR4)，并且时脉信号CK1～CK4为依序致能，也即会依序形成时脉信号CK1～CK4的脉冲(等同致能期间)。
进一步来说，移位寄存器SR1接收第一起始信号STV1、第二起始信号STV2及时脉信号CK1、CK2，以受控于第一起始信号STV1、第二起始信号STV2及时脉信号CK1、CK2而启动。并且，移位寄存器SR1接收时脉信号CK3，以在移位寄存器SR1被启动时输出致能的时脉信号CK3作为扫描信号G(1)。接着，移位寄存器SR1接收时脉信号CK1～CK4及栅极低电压VGL，以在移位寄存器SR1未输出致能的时脉信号CK3时，受控于时脉信号CK1～CK4而关闭，也即使扫描信号G(1)的电压电平接近或相同于栅极低电压VGL。在本实施例中，第一起始信号STV1、第二起始信号STV2在一个画面期间中为具有单一脉冲的信号，相同于扫描信号(如G(1)～G(4))，也即第一起始信号STV1、第二起始信号STV2可视为虚拟/前置的扫描信号。
移位寄存器SR2接收第二起始信号STV2、扫描信号G(1)及时脉信号CK2、CK3，以受控于第二起始信号STV2、扫描信号G(1)及时脉信号CK2、CK3而启动。并且，移位寄存器SR2接收时脉信号CK4，以在移位寄存器SR2被启动时输出致能的时脉信号CK4作为扫描信号G(2)。接着，移位寄存器SR2接收时脉信号CK1～CK4及栅极低电压VGL，以在移位寄存器SR2未输出致能的时脉信号CK4时，受控于时脉信号CK1～CK4而关闭，也即使扫描信号G(2)的电压电平接近或相同于栅极低电压VGL。
移位寄存器SR3接收扫描信号G(1)、G(2)及时脉信号CK3、CK4，以受控于扫描信号G(1)、G(2)及时脉信号CK3、CK4而启动。并且，移位寄存器SR3接收时脉信号CK1，以在移位寄存器SR3被启动时输出致能的时脉信号CK1作为扫描信号G(3)。接着，移位寄存器SR3接收时脉信号CK1～CK4及栅极低电压VGL，以在移位寄存器SR1未输出致能的时脉信号CK1时，受控于时脉信号CK1～CK4而关闭，也即使扫描信号G(3)的电压电平接近或相同于栅极低电压VGL。其余移位寄存器(如SR4)的动作相似于移位寄存器SR3，在此则不再赘述。
图2A是本发明的一实施例的移位寄存器的电路示意图。图2B是本发明的一实施例的移位寄存器的驱动波形示意图。请参照图1、图2A及图2B，以移位寄存器SR1为例，其余移位寄存器(如SR2～SR4)也可依此类推。在本实施例中，移位寄存器SR1包括第一充电单元210、第二充电单元220、驱动单元230及放电单元240。第一充电单元210接收第一起始信号STV1、时脉信号CK1及参考电压VQ。当第一起始信号STV1及时脉信号CK1皆为致能时，第一充电单元210会在第一期间Ta对参考电压VQ进行充电至第一起始信号STV1的致能电压电平；当第一起始信号STV1为禁能且时脉信号CK1为致能时，第一充电单元210会对参考电压VQ进行放电至第一起始信号STV1的禁能电压电平。
第二充电单元220接收第二起始信号STV2、时脉信号CK2及参考电压VQ。当第二起始信号STV2及时脉信号CK2皆为致能时，第二充电单元220会在第二期间Tb对参考电压VQ进行充电至第一起始信号STV1及第二起始信号STV2的致能电压电平的总和(可视为两倍的致能电压电平)；当第二起始信号STV2为禁能且时脉信号CK2为致能时，第二充电单元220会对参考电压VQ进行放电至第二起始信号STV2的禁能电压电平。其中，第一期间Ta早于第二期间Tb。
驱动单元230接收参考电压VQ及时脉信号CK3，依据参考电压VQ以在第三期间Tc输出致能的时脉信号CK3作为扫描信号G(1)，并且提升参考电压VQ，其中第二期间Tb早于第三期间Tc。放电单元240接收时脉信号CK1～CK4，且耦接参考电压VQ及扫描信号G(1)，依据参考电压VQ及时脉信号CK1～CK4以决定是否对参考电压VQ及扫描信号G(1)进行放电。换言之，当参考电压VQ高于等于一临界电压时，放电单元240不会对参考电压VQ及扫描信号G(1)进行放电；当参考电压VQ低于上述临界电压时，则放电单元240会导通参考电压VQ及扫描信号G(1)至栅极低电压VGL，以使参考电压VQ及扫描信号G(1)会接近或相同于栅极低电压VGL，也即对参考电压VQ及扫描信号G(1)进行放电。
进一步来说，第一充电单元210包括晶体管M1及M2。晶体管M1的漏极及栅极接收第一起始信号STV1，晶体管M1的源极耦接至参考电压VQ。晶体管M2的漏极耦接至晶体管M1的漏极，晶体管M2的源极耦接至晶体管M1的源极，晶体管M2的栅极接收时脉信号CK1。
第二充电单元220包括晶体管M3、M4及电容C1。晶体管M3的漏极及栅极接收第二起始信号STV2。电容C1耦接于晶体管M3的源极与参考电压VQ之间。晶体管M4的漏极耦接至晶体管M3的漏极，晶体管M4的源极耦接至晶体管M3的源极，晶体管M4的栅极接收时脉信号CK2。
驱动单元230包括晶体管M5及电容C2。晶体管M5的漏极接收时脉信号CK3，晶体管M5的栅极接收参考电压VQ，晶体管M5的源极提供扫描信号G(1)。电容C2耦接于晶体管M5的栅极与源极之间。
放电单元240包括晶体管M6～M11及电容C3。晶体管M6的栅极耦接参考电压VQ，晶体管M6的源极接收栅极低电压VGL。晶体管M7的漏极耦接至参考电压VQ，晶体管M7的栅极耦接至晶体管M6的漏极，晶体管M7的源极接收栅极低电压VGL。晶体管M8的漏极耦接至扫描信号G(1)，晶体管M8的栅极耦接至晶体管M6的漏极，晶体管M8的源极接收栅极低电压VGL。电容C3耦接于晶体管M6的漏极与时脉信号CK3之间。晶体管M9的漏极耦接至扫描信号G(1)，晶体管M9的栅极接收时脉信号CK1，晶体管M9的源极接收栅极低电压VGL。晶体管M10的漏极耦接至扫描信号G(1)，晶体管M10的栅极接收时脉信号CK2，晶体管M10的源极接收栅极低电压VGL。晶体管M11的漏极耦接至扫描信号G(1)，晶体管M11的栅极接收时脉信号CK4，晶体管M11的源极接收栅极低电压VGL。
请参照图2A及图3，其中相同或相似元件使用相同或相似标号。图3是本发明的另一实施例的移位寄存器的电路示意图。移位寄存器SR1a大致相同于移位寄存器SR1，其不同之处在于放电单元310。在本实施例中，放电单元310是接收放电控制信号CKV1及CKV2，而非接收时脉信号CK1～CK4。并且，放电单元310耦接参考电压VQ及扫描信号G(1)，依据参考电压VQ及放电控制信号CKV1及CKV2以决定是否对参考电压VQ及扫描信号G(1)进行放电，其中放电控制信号CKV1及CKV2互为反相信号，且放电控制信号CKV1及CKV2的频率相同，不同于时脉信号CK1～CK4，本发明实施例不以此为限。
换言之，当参考电压VQ高于等于一临界电压时，放电单元310不会对参考电压VQ及扫描信号G(1)进行放电；当参考电压VQ低于上述临界电压时，则放电单元310会导通参考电压VQ及扫描信号G(1)至栅极低电压VGL，以使参考电压VQ及扫描信号G(1)会接近或相同于栅极低电压VGL，也即对参考电压VQ及扫描信号G(1)进行放电。
在本实施例中，放电单元310包括晶体管M12～M21。晶体管M12的栅极耦接至参考电压VQ，晶体管M12的源极接收栅极低电压VGL。晶体管M13的漏极耦接至参考电压VQ，晶体管M13的栅极耦接至晶体管M12的漏极，晶体管M13的源极接收栅极低电压VGL。晶体管M14的漏极耦接至晶体管M12的漏极，晶体管M14的栅极及源极接收放电控制信号CKV1。晶体管M15的漏极耦接至晶体管M12的漏极，晶体管M15的栅极接收放电控制信号CKV2，晶体管M15的源极接收栅极低电压VGL。晶体管M16的漏极耦接至扫描信号G(1)，晶体管M16的栅极耦接至晶体管M12的漏极，晶体管M16的源极接收栅极低电压VGL。
晶体管M17的栅极耦接至参考电压VQ，晶体管M17的源极接收栅极低电压VGL。晶体管M18的漏极耦接至参考电压VQ，晶体管M18的栅极耦接至晶体管M17的漏极，晶体管M18的源极接收栅极低电压VGL。晶体管M19的漏极耦接至晶体管M17的漏极，晶体管M19的栅极接收放电控制信号CKV1，晶体管M19的源极接收栅极低电压VGL。晶体管M20的漏极耦接至晶体管M17的漏极，晶体管M20的栅极及源极接收放电控制信号CKV2。晶体管M21的漏极耦接至扫描信号G(1)，晶体管M21的栅极耦接至晶体管M17的漏极，晶体管M21的源极接收栅极低电压VGL。
综上所述，本发明实施例的显示面板中，其控制驱动单元的参考电压会经过三次电压提升，以致于驱动单元中用以提供扫描信号的晶体管可具有更高的驱动能力。藉此，显示面板可在低温环境下正常作动。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种显示面板，其特征在于，包括：
一基板；
一像素阵列，设置在该基板；
多个移位寄存器，设置在该基板，用以依序输出多个扫描信号以驱动该像素阵列，各该些移位寄存器包括：
一第一充电单元，接收该些扫描信号中的一第一扫描信号，以在一第一期间对一参考电压进行充电；
一第二充电单元，接收该些扫描信号中的一第二扫描信号，以在一第二期间对该参考电压进行充电，其中该第一期间早于该第二期间；
一驱动单元，接收该参考电压及一第一时脉信号，依据该参考电压以在一第三期间输出该第一时脉信号作为该些扫描信号中的一第三扫描信号及提升该参考电压，其中该第二期间早于该第三期间；以及
一放电单元，耦接该参考电压及该第三扫描信号，依据该参考电压以决定是否对该参考电压及该第三扫描信号进行放电。
2.根据权利要求1所述的显示面板，其特征在于，该第一充电单元还接收一第二时脉信号，依据该第二时脉信号以对该参考电压进行放电，
该第二充电单元还接收一第三时脉信号，依据该第三时脉信号以对该参考电压进行放电。
3.根据权利要求2所述的显示面板，其特征在于，该第二时脉信号、该第三时脉信号及该第一时脉信号为依序致能。
4.根据权利要求2所述的显示面板，其特征在于，该第一充电单元还包括：
一第一晶体管，具有一第一端、一第二端及一控制端，该第一晶体管的该第一端及该控制端接收该第一扫描信号，该第一晶体管的该第一端接收该参考电压；以及
一第二晶体管，具有一第一端、一第二端及一控制端，该第二晶体管的该第一端耦接该第一晶体管的该第一端，该第二晶体管的该第二端耦接该第一晶体管的该第二端，该第二晶体管的该控制端接收该第二时脉信号。
5.根据权利要求2所述的显示面板，其特征在于，该第二充电单元还包括：
一第三晶体管，具有一第一端、一第二端及一控制端，该第三晶体管的该第二端及该控制端接收该第二扫描信号；
一第一电容，耦接于该参考电压及该第三晶体管的该第一端之间；以及一第四晶体管，具有一第一端、一第二端及一控制端，该第四晶体管的该第一端耦接该第三晶体管的该第一端，该第四晶体管的该第二端耦接该第三晶体管的该第二端，该第四晶体管的该控制端接收该第三时脉信号。
6.根据权利要求1所述的显示面板，其特征在于，该驱动单元还包括：
一第五晶体管，具有一第一端、一第二端及一控制端，该第五晶体管的该第一端接收该第一时脉信号，该第五晶体管的该控制端接收该参考电压，该第五晶体管的该第二端提供该第三扫描信号；以及
一第二电容，耦接于该参考电压及该第三扫描信号之间。
7.根据权利要求1所述的显示面板，其特征在于，该放电单元还包括：
一第六晶体管，具有一第一端、一第二端及一控制端，该第六晶体管的该控制端接收该参考电压，该第六晶体管的该第二端接收一栅极低电压；
一第三电容，耦接于该第一时脉信号与该第六晶体管的该第一端之间；
一第七晶体管，具有一第一端、一第二端及一控制端，该第七晶体管的该第一端接收该参考电压，该第七晶体管的该控制端耦接第六晶体管的该第一端，该第七晶体管的该第二端接收该栅极低电压；
一第八晶体管，具有一第一端、一第二端及一控制端，该第八晶体管的该第一端接收该第三扫描信号，该第八晶体管的该控制端耦接第六晶体管的该第一端，该第八晶体管的该第二端接收该栅极低电压；
一第九晶体管，具有一第一端、一第二端及一控制端，该第九晶体管的该第一端接收该第三扫描信号，该第九晶体管的该控制端接收一第二时脉信号，该第九晶体管的该第二端接收该栅极低电压；以及
一第十晶体管，具有一第一端、一第二端及一控制端，该第十晶体管的该第一端接收该第三扫描信号，该第十晶体管的该控制端接收一第三时脉信号，该第十晶体管的该第二端接收该栅极低电压；以及
一第十一晶体管，具有一第一端、一第二端及一控制端，该第十一晶体管的该第一端接收该第三扫描信号，该第十一晶体管的该控制端接收一第四时脉信号，该第十一晶体管的该第二端接收该栅极低电压。
8.根据权利要求1所述的显示面板，其特征在于，该放电单元还包括：
一第十二晶体管，具有一第一端、一第二端及一控制端，该第十二晶体管的该控制端耦接至该参考电压，该第十二晶体管的该第二端接收一栅极低电压；
一第十三晶体管，具有一第一端、一第二端及一控制端，该第十三晶体管的该第一端耦接至该参考电压，该第十三晶体管的该控制端耦接至该第十二晶体管的该第一端，该第十三晶体管的该第二端接收该栅极低电压；
一第十四晶体管，具有一第一端、一第二端及一控制端，该第十四晶体管的该第一端耦接至该第十二晶体管的该第一端，该第十四晶体管的该控制端及该第二端接收一第一放电控制信号；
一第十五晶体管，具有一第一端、一第二端及一控制端，该第十五晶体管的该第一端耦接至该第十二晶体管的该第一端，该第十五晶体管的该控制端接收一第二放电控制信号，该第十五晶体管的该第二端接收该栅极低电压；
一第十六晶体管，具有一第一端、一第二端及一控制端，该第十六晶体管的该第一端耦接至该第三扫描信号，该第十六晶体管的该控制端耦接至该第十二晶体管的该第一端，该第十六晶体管的该第二端接收该栅极低电压；
一第十七晶体管，具有一第一端、一第二端及一控制端，该第十七晶体管的该控制端耦接至该参考电压，该第十七晶体管的该第二端接收该栅极低电压；
一第十八晶体管，具有一第一端、一第二端及一控制端，该第十八晶体管的该第一端耦接至该参考电压，该第十八晶体管的该控制端耦接至该第十七晶体管的该第一端，该第十八晶体管的该第二端接收该栅极低电压；
一第十九晶体管，具有一第一端、一第二端及一控制端，该第十九晶体管的该第一端耦接至该第十七晶体管的该第一端，该第十九晶体管的该控制端接收该第一放电控制信号，该第十九晶体管的该第二端接收该栅极低电压；
一第二十晶体管，具有一第一端、一第二端及一控制端，该第二十晶体管的该第一端耦接至该第十七晶体管的该第一端，该第二十晶体管的该控制端及该第二端接收该第二放电控制信号；以及
一第二十一晶体管，具有一第一端、一第二端及一控制端，该第二十一晶体管的该第一端耦接至该第三扫描信号，该第二十一晶体管的该控制端耦接至该第十七晶体管的该第一端，该第二十一晶体管的该第二端接收该栅极低电压。
9.根据权利要求8所述的显示面板，其特征在于，该第一放电控制信号及该第二放电控制信号互为反相信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103134375 | 2014-10-02 | ||
| TW103134375A TW201614624A (en) | 2014-10-02 | 2014-10-02 | Display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105575347A CN105575347A (zh) | 2016-05-11 |
| CN105575347B true CN105575347B (zh) | 2017-12-05 |
Family
ID=55885409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410717806.2A Expired - Fee Related CN105575347B (zh) | 2014-10-02 | 2014-12-01 | 显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105575347B (zh) |
| TW (1) | TW201614624A (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438525B1 (ko) * | 1999-02-09 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
| KR20050087983A (ko) * | 2004-02-28 | 2005-09-01 | 삼성전자주식회사 | 복수 클록 생성기 및 시프트 레지스터 |
| KR20050121357A (ko) * | 2004-06-22 | 2005-12-27 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시 장치 |
| JP5214601B2 (ja) * | 2007-06-12 | 2013-06-19 | シャープ株式会社 | 液晶表示装置、液晶表示装置の駆動方法、及びテレビジョン受像機 |
| KR101617215B1 (ko) * | 2007-07-06 | 2016-05-03 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 구동 방법 |
-
2014
- 2014-10-02 TW TW103134375A patent/TW201614624A/zh unknown
- 2014-12-01 CN CN201410717806.2A patent/CN105575347B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN105575347A (zh) | 2016-05-11 |
| TW201614624A (en) | 2016-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104835476B (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板 | |
| CN106057147B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| CN202443728U (zh) | 移位寄存器、栅极驱动器及显示装置 | |
| CN107958656B (zh) | Goa电路 | |
| CN105096904B (zh) | 栅极驱动电路、显示装置和驱动方法 | |
| CN105513550B (zh) | Goa驱动电路 | |
| CN105679262B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
| CN103703507B (zh) | 液晶显示装置及其驱动方法 | |
| CN105489180B (zh) | Goa电路 | |
| WO2015096452A1 (zh) | 一种移位寄存器及其驱动方法、显示设备 | |
| CN107578741A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| CN104616617B (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| CN102402964B (zh) | 显示面板及其栅极驱动电路 | |
| CN104240765B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示装置 | |
| CN104952406B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
| CN102314828B (zh) | 栅极驱动电路 | |
| CN102592561B (zh) | 栅极驱动电路 | |
| CN104616618B (zh) | 移位寄存器单元、移位寄存器、显示面板及显示装置 | |
| CN107633833A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| CN105788553B (zh) | 基于ltps半导体薄膜晶体管的goa电路 | |
| CN107452350A (zh) | 栅极驱动装置和显示面板 | |
| CN103594118A (zh) | 液晶显示器及其双向移位寄存装置 | |
| CN103413531A (zh) | 一种移位寄存器单元、栅极驱动电路及显示器件 | |
| CN105261343B (zh) | 一种goa驱动电路 | |
| CN108269539B (zh) | 移位寄存器单元、栅极驱动电路以及异常情况处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171205 Termination date: 20191201 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |