CN105552124A - 鳍式场效应管及其形成方法 - Google Patents

Abstract

一种鳍式场效应管及其形成方法，其中鳍式场效应管的形成方法包括：提供锗化硅基底以及位于锗化硅基底表面的硅基底，且所述锗化硅基底和硅基底包括依次排列的第一区域、第二区域和第三区域；刻蚀第二区域的硅基底以形成若干分立的鳍部，且鳍部之间的排列方向与第一区域、第二区域和第三区域的排列方向相互垂直；刻蚀鳍部两侧的部分厚度的锗化硅基底，在锗化硅基底内形成凹槽；形成横跨鳍部的栅极结构，栅极结构覆盖鳍部的顶部和侧壁，且栅极结构填充满所述凹槽；对第一区域和第三区域的硅基底进行掺杂，形成掺杂区。本发明在提高沟道区载流子迁移率的同时，使得掺杂区表面具有良好形貌，提高鳍式场效应管的电学性能。

Description

鳍式场效应管及其形成方法

技术领域

本发明涉及半导体制作领域技术，特别涉及一种鳍式场效应管及其形成方法。

背景技术

随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。

然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。

随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大鳍式场效应管的驱动电流，提高鳍式场效应管的性能。

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高鳍式场效应管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS鳍式场效应管中的电子，PMOS鳍式场效应管中的空穴)迁移率，进而提高驱动电流，以极大地提高鳍式场效应管的性能。

然而现有技术形成的鳍式场效应管的电学性能有待提高。

发明内容

本发明解决的问题是提供一种鳍式场效应管及其形成方法，在提高沟道区内载流子迁移率的同时，保证掺杂区表面具有良好的形貌，优化鳍式场效应管的电学性能。

为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供锗化硅基底以及位于锗化硅基底表面的硅基底，且所述锗化硅基底和硅基底包括依次排列的第一区域、第二区域和第三区域；刻蚀所述第二区域的硅基底以形成若干分立的鳍部，且所述鳍部之间的排列方向与第一区域、第二区域和第三区域的排列方向相互垂直；刻蚀所述鳍部两侧的部分厚度的锗化硅基底，在所述锗化硅基底内形成凹槽；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的顶部和侧壁，且所述栅极结构填充满所述凹槽；对所述第一区域和第三区域的硅基底进行掺杂，形成掺杂区。

可选的，所述鳍部的底部表面与锗化硅基底的顶部表面齐平。

可选的，所述凹槽的剖面形貌为sigma形；形成所述凹槽的工艺步骤包括：采用干法刻蚀工艺，刻蚀所述鳍部两侧的部分厚度的锗化硅基底，在所述锗化硅基底内形成预凹槽；采用湿法刻蚀工艺继续刻蚀所述预凹槽，在锗化硅基底内形成sigma形凹槽。

可选的，形成所述若干分立的鳍部的工艺步骤包括：在所述第二区域的硅基底表面形成若干分立的掩膜层；以所述第二区域的掩膜层为掩膜，刻蚀所述硅基底以形成若干分立的鳍部。

可选的，所述若干分立的掩膜层还位于所述第一区域和第三区域的部分硅基底表面。

可选的，所述掩膜层的材料为氧化硅、氮化硅或光刻胶材料；所述掩膜层为单层结构或叠层结构。

可选的，在形成所述掩膜层之后、刻蚀所述硅基底之前，还包括步骤：在所述第二区域的硅基底表面以及掩膜层表面形成伪栅；在所述第一区域和第三区域的硅基底表面以及掩膜层表面形成介质层，所述介质层顶部与伪栅顶部齐平；去除所述伪栅，暴露出第二区域的硅基底表面以及掩膜层表面。

可选的，在形成所述伪栅之后、形成介质层之前，对所述第一区域和第三区域的硅基底进行掺杂形成掺杂区。

可选的，所述栅极结构顶部表面与介质层顶部表面齐平；在形成所述掺杂区之后，还包括步骤：刻蚀位于第一区域和第三区域的介质层，以形成暴露出掺杂区表面的导电通孔；形成填充满所述导电通孔的导电插塞，所述导电插塞与掺杂区电连接。

可选的，所述伪栅的材料为无定形碳；采用旋转涂覆工艺形成伪栅膜、然后去除位于第一区域和第三区域的伪栅膜以形成伪栅；采用灰化工艺或湿法刻蚀工艺去除所述伪栅。

可选的，在形成所述伪栅之后，还包括步骤：在所述伪栅侧壁表面形成第一侧墙。

可选的，在形成所述鳍部之后，还包括步骤：对所述鳍部侧壁表面进行修复刻蚀处理，以减小鳍部侧壁表面的线宽粗糙度。

可选的，所述修复刻蚀处理的工艺参数为：刻蚀气体包括CF₄和O₂，CF₄流量为100sccm至1000sccm，O₂流量为5sccm至100sccm，刻蚀源功率为100瓦至2000瓦，刻蚀腔室温度为0摄氏度至200摄氏度，刻蚀时长为10秒至60秒。

可选的，在形成所述鳍部之后、在锗化硅基底内形成凹槽之前，还包括步骤：在刻蚀后的硅基底侧壁表面形成第二侧墙。

可选的，所述栅极结构包括：覆盖鳍部顶部和侧壁的栅介质层、以及位于栅介质层表面且填充满凹槽的栅极。

可选的，所述栅介质层的材料为氧化硅、氮化硅或高k介质材料；所述栅极的材料为多晶硅、Al、W、Cu、Ni、Ag、Au、TiN、TaN、Ti或Ta中的一种或组合。

可选的，所述锗化硅基底的材料中，锗原子的原子百分比为5％至30％。

本发明还提供一种鳍式场效应管，包括：锗化硅基底，所述锗化硅基底包括依次排列的第一区域、第二区域和第三区域；位于第一区域和第三区域的锗化硅基底表面的硅基底；位于所述第二区域的锗化硅基底表面的若干分立的鳍部，所述鳍部的材料为硅，且所述鳍部之间的排列方向与第一区域、第二区域和第三区域的排列方向相互垂直；位于所述鳍部两侧的部分厚度的锗化硅基底内的凹槽；横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的顶部和侧壁，且所述栅极结构还填充满所述凹槽；位于第一区域和第三区域的硅基底内的掺杂区。

可选的，所述锗化硅基底的材料中，锗原子的原子百分比为5％至30％；所述凹槽的剖面形貌为sigma形；所述栅极结构包括：覆盖所述鳍部的顶部和侧壁的栅介质层、位于栅介质层表面且填充满凹槽的栅极；所述第一区域和第三区域的硅基底表面具有介质层，且介质层顶部表面与栅极结构顶部表面齐平。

可选的，还包括：位于第一区域和第三区域的介质层内的导电插塞，且所述导电插塞与掺杂区电连接。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的鳍式场效应管的形成方法的技术方案中，提供锗化硅基底以及位于锗化硅基底表面的硅基底，所述锗化硅基底与硅基底之间具有晶格常数差，且所述锗化硅基底包括依次排列的第一区域、第二区域和第三区域；刻蚀第二区域的硅基底以形成若干分立的鳍部；刻蚀所述鳍部两侧的部分厚度的锗化硅基底，在所述锗化硅基底内形成凹槽；形成横跨鳍部的栅极结构，所述栅极结构覆盖鳍部的顶部和侧壁。与形成凹槽之前相比，第二区域的锗化硅的体积明显减小了，使得第一区域和第三区域的锗化硅基底向硅基底施加的应力作用增强，进而使得第二区域的鳍部内受到较大的应力，提高沟道区的载流子迁移率；同时由于形成的栅极结构填充满凹槽，所述栅极结构向第一区域和第三区域的锗化硅基底施加压力，从而进一步提高第一区域和第三区域的锗化硅基底向硅基底施加的应力作用，进一步增加沟道区内的应力作用。

并且，本发明未对第一区域和第三区域的硅基底进行刻蚀，因此第一区域和第三区域的硅基底表面具有良好的形貌，使得在第一区域和第三区域的硅基底内形成的掺杂区表面具有良好的形貌。

进一步，所述凹槽的剖面形貌为sigma形，使得所述凹槽的体积相对较大，因此被刻蚀去除的锗化硅基底的体积较大，从而使得硅基底受到的应力作用更大，进而增加沟道区内的应力作用，提高沟道区的载流子迁移率。

进一步，在形成所述鳍部之后，对鳍部侧壁表面进行修复刻蚀处理，以减小鳍部侧壁表面的线宽粗糙度，使得鳍部的侧壁表面更平滑，防止沟道区长度受到不良影响。

进一步，所述锗化硅基底的材料中，锗原子的原子百分比为5％至30％。若锗原子的原子百分比过低，则鳍部内部的应力作用过小；若锗原子的原子百分比过高，则锗化硅基底与硅基底界面处的位错缺陷过多。本发明在减小锗化硅基底与硅基底界面处的位错缺陷，并且保证鳍部内部的应力作用较大。

进一步，本发明在刻蚀第二区域的硅基底之前，在第一区域和第三区域的硅基底表面形成介质层，所述介质层保护第一区域和第三区域的硅基底表面，防止刻蚀工艺对第一区域和第三区域的硅基底表面造成刻蚀损伤，从而进一步提高掺杂区的表面形貌。

更进一步，本发明在形成栅极结构之前，对第一区域和第三区域的硅基底进行掺杂形成掺杂区，防止形成掺杂区的工艺对栅极结构造成不良影响。

本发明的技术方案还提供一种结构性能优越的鳍式场效应管，包括：锗化硅基底，所述锗化硅基底包括依次排列的第一区域、第二区域和第三区域；位于第一区域和第三区域的锗化硅基底表面的硅基底；位于所述第二区域的锗化硅基底表面的若干分立的鳍部，所述鳍部的材料为硅，且所述鳍部之间的排列方向与第一区域、第二区域和第三区域的排列方向相互垂直；位于所述鳍部两侧的部分厚度的锗化硅基底内的凹槽；横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的顶部和侧壁；位于第一区域和第三区域的硅基底内的掺杂区。由于鳍部两侧的部分厚度的锗化硅基底内具有凹槽，使得第一区域的锗化硅基底向硅基底施加的应力作用增强，第三区域的锗化硅基底向硅基底施加的应力作用增强，进而使得鳍部内部受到的应力作用变大，提高沟道区的载流子迁移率。

同时，由于栅极结构还填充满所述凹槽，所述栅极结构向第一区域和第三区域的锗化硅基底施加压力，从而使得硅基底受到的应力作用更大，进一步增加鳍部内部的应力作用。

并且，由于所述掺杂区位于第一区域和第三区域的硅基底内，所述掺杂区表面与第一区域和第三区域的硅基底表面齐平，因此所述掺杂区具有良好的表面形貌。

附图说明

图1至图18为本发明一实施例提供的鳍式场效应管形成过程的结构示意图。

具体实施方式

由背景技术可知，现有技术形成的鳍式场效应管的电学性能有待提高。

为了提高鳍式场效应管的沟道区载流子迁移率，通常采用嵌入式锗硅/碳硅的方式，以增加沟道区的应力作用。具体的，形成鳍式场效应管的工艺步骤包括：步骤S1、提供基底，所述基底表面具有若干分立的鳍部；步骤S2、形成覆盖于所述基底表面以及部分鳍部侧壁表面的隔离层，且所述隔离层顶部表面低于鳍部顶部表面；步骤S3、形成横跨所述鳍部的栅极结构，且所述栅极结构覆盖于鳍部的部分顶部表面以及侧壁表面；步骤S4、刻蚀所述栅极结构两侧未被栅极结构覆盖的部分厚度的鳍部，在所述鳍部内形成凹槽；步骤S5、形成填充满所述凹槽的应力层，所述应力层的材料为锗化硅或碳化硅；步骤S6、对所述栅极结构两侧的鳍部以及应力层进行P型或N型掺杂，以形成掺杂区。

然而上述方法形成的鳍式场效应管的电学性能有待提高。经研究发现，导致鳍式场效应管的电学性能有待提高的原因在于：一方面，通常在形成凹槽之前，会对栅极结构两侧的鳍部进行轻掺杂，形成轻掺杂区，而形成凹槽的工艺过程中容易刻蚀去除所述轻掺杂区；另一方面，通常采用选择性外延工艺形成所述应力层，受到选择性外延工艺的工艺限制，通常形成的应力层的顶部表面难以与鳍部顶部表面齐平，并且应力层的顶部表面形貌较差，会造成后续在形成与掺杂区电连接的导电插塞时的刻蚀停止位置难以确定，进而容易对掺杂区以及应力层造成过刻蚀。

由上述分析可知，若能避免对鳍部进行刻蚀形成凹槽、以及在凹槽内填充满应力层的过程，同时使得鳍部能够受到应力作用，则能提高沟道区的载流子迁移率，并且避免对轻掺杂区的刻蚀，保证掺杂区表面具有良好的形貌。

为此，本发明提供一种鳍式场效应管的形成方法，提供锗化硅基底以及位于锗化硅基底表面的硅基底，且所述锗化硅基底和硅基底包括依次排列的第一区域、第二区域和第三区域；刻蚀所述第二区域的硅基底以形成若干分立的鳍部，且所述鳍部之间的排列方向与第一区域、第二区域和第三区域的排列方向相互垂直；刻蚀所述鳍部两侧的部分厚度的锗化硅基底，在所述锗化硅基底内形成凹槽；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的顶部和侧壁，且所述栅极结构还填充满所述凹槽；对所述第一区域和第三区域的硅基底进行掺杂，形成掺杂区。由于在第二区域的锗化硅基底内形成了凹槽，导致第二区域的锗化硅基底的体积减小，使得第一区域的锗化硅基底向上方的硅基底内施加应力作用，同时第三区域的锗化硅基底向上方的硅基底内施加应力层作用，进而使得位于第二区域的鳍部受到应力作用，提高沟道区的载流子迁移率。并且，由于第一区域和第三区域的硅基底未经历刻蚀工艺，因此第一区域和第三区域的硅基底表面具有良好的形貌，即形成的掺杂区表面具有良好的形貌，从而使得鳍式场效应管的电学性能得到提高。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图18为本发明一实施例提供的鳍式场效应管形成过程的结构示意图。

请参考图1及图2，图1为俯视图，图2为图1沿AA1方向的剖面结构示意图，提供基底，所述基底包括依次排列的第一区域I、第二区域II和第三区域III，且所述基底包括锗化硅基底101以及位于锗化硅基底101表面的硅基底102；在所述第二区域II的硅基底102表面形成若干分立的掩膜层103。

所述锗化硅基底101的材料为锗化硅，所述硅基底102的材料为硅。后续在第一区域I和第三区域III的硅基底102内形成掺杂区，所述掺杂区为源极掺杂区或漏极掺杂区；后续在刻蚀第二区域II的硅基底102，以形成鳍式场效应管的鳍部。

由于锗原子的原子半径大于硅原子的原子半径，因此锗化硅的原子半径也将大于硅原子的原子半径，使得锗化硅基底101内部的原子间距大于硅基底102内部的原子间距，锗化硅基底101的晶格常数大于硅基底102的晶格常数，使得锗化硅基底101与硅基底102之间存在晶格失配，硅基底102在平行于锗化硅基底101的方向上受到张应力，为了保持平衡硅基底102的晶格被拉伸而形成应变硅层(StrainedSiliconLayer)。

所述锗化硅基底101为应变弛豫的缓冲层(StrainRelaxedBuffer，SRB)。

由于硅基底101(即应变硅层)既有大的导带突变量，又有大的价带突变论，电子势阱和空穴势阱处于不同的层中，导带突变量处于硅基底101中，价带突变量处于锗化硅基底102中，形成II型量子阱。由于II型量子阱的导带和价带的能带突变都比较大，使得电子和空穴的迁移率都能有所增强。

若锗化硅基底101中的锗原子含量过低，则锗化硅基底101与硅基底102之间的晶格失配过小，对提高鳍式场效应管的载流子迁移率起到的有益效果有限；若锗化硅基底101中的锗含量过高，则锗化硅基底101与硅基底102之间的晶格失配将过于严重，导致锗化硅基底101与硅基底102的界面处会产生大量的位错缺陷，所述位错缺陷影响载流子迁移率的提升。

为此，本实施例中所述锗化硅基底101中，锗原子的质量百分比为5％至30％。

在一个实施例中，形成所述基底的工艺步骤包括：提供初始基底，所述初始基底的材料为硅；在所述初始基底表面形成锗化硅基底101；在所述锗化硅基底101表面形成硅基底102。

本实施例中所述基底(即锗化硅基底101和位于锗化硅基底101表面的硅基底102)还包括依次排列的第四区域IV以及第五区域V，且第四区域IV和第五区域V的排列方向与第一区域I、第二区域II和第三区域III的排列方向相互垂直。

所述第四区域IV为NMOS区域或PMOS区域，所述第五区域V为PMOS区域NMOS区域；或者，所述第四区域IV为核心器件区(Core)或输入/输出器件区(I/O)，所述第五区域V为输入/输出器件区或核心器件区。本实施例以第四区域IV为NMOS区域，第五区域V为PMOS区域作为示例。

所述掩膜层103用于定义后续形成的鳍部的位置和尺寸，所述掩膜层103之间的排列方向与第一区域I、第二区域II和第三区域III的排列方向相互垂直。为了降低掩膜层103的形成工艺难度，本实施例中所述掩膜层103除位于第二区域II的部分硅基底102表面外，还位于第一区域I和第三区域III的部分硅基底102表面。在本发明其他实施例中，掩膜层也可以仅位于第二区域的部分硅基底表面。

所述掩膜层103的材料为氧化硅、氮化硅或光刻胶材料；后续以所述掩膜层103为掩膜，刻蚀硅基底102以及锗化硅基底101，因此要求所述掩膜层103与硅基底102和锗化硅基底101的材料之间具有良好的刻蚀选择性。

所述掩膜层103为单层结构或叠层结构，本实施例以所述掩膜层103为单层结构为例做示范性说明，所述掩膜层103的材料为氮化硅。

在一个具体实施例中，形成所述掩膜层103的工艺步骤包括：形成覆盖于所述硅基底102表面的初始掩膜；在所述初始掩膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜直至暴露出部分硅基底102表面，在所述硅基底102表面形成横跨第一区域I、第二区域II和第三区域III的若干分立的掩膜层103。

请继续参考图1及图2，在所述第二区域II的硅基底102表面以及掩膜层103表面形成伪栅104。

所述伪栅104定义出后续形成的栅极结构的位置；并且在形成伪栅104之后，第一区域I和第三区域III的硅基底102表面未被伪栅104覆盖，后续对第一区域I的硅基底102进行掺杂，在第一区域I的硅基底102内形成掺杂区，对第三区域III的硅基底102进行掺杂，在第三区域III的硅基底102内形成掺杂区。

由于后续会在伪栅104两侧的硅基底102表面以及掩膜层103表面形成介质层，然后刻蚀去除所述伪栅104以暴露出第二区域II的硅基底102表面以及掩膜层103表面；要求所述刻蚀去除伪栅104的工艺不会对介质层造成刻蚀损伤，因此，伪栅104与介质层的材料之间具有良好的刻蚀选择性。

通常的介质层的材料为氧化硅、氮化硅或氮氧化硅，为此本实施例中所述伪栅104的材料为无定形碳(AmorphousCarbon)。

在一个具体实施例中，形成所述伪栅104的工艺步骤包括：采用旋转涂覆工艺(spin-on-coating)，形成覆盖于所述硅基底102以及掩膜层103表面的伪栅膜；在所述伪栅膜表面形成图形化的光刻胶层，所述图形化的光刻胶层暴露出位于第一区域I和第三区域III的伪栅膜；以所述图形化的光刻胶层为掩膜，刻蚀去除第一区域I和第三区域III的伪栅膜，在第二区域II的硅基底102表面以及掩膜层103表面形成伪栅104。

在形成所述伪栅104之后，还包括步骤：在所述伪栅104侧壁表面形成第一侧墙105。

形成所述第一侧墙105的工艺步骤包括：形成覆盖于硅基底102表面、掩膜层103表面、以及伪栅104的顶部表面和侧壁表面的侧墙膜；采用无掩模刻蚀工艺，回刻蚀所述侧墙膜，形成覆盖于伪栅104侧壁表面的第一侧墙105。

本实施例中所述第一侧墙105的材料为氮化硅。在形成所述第一侧墙105之前，还可以对第一区域I和第三区域III的硅基底102进行轻掺杂，在第一区域I和第三区域III的硅基底102内形成轻掺杂区。

在形成所述第一侧墙105之后，还包括步骤：对所述第一区域I和第三区域III的硅基底102进行重掺杂，在所述第一区域I和第三区域III的硅基底102内形成重掺杂区。

具体的，本实施例中，对第四区域IV内的第一区域I和第三区域III进行N型掺杂，所述N型掺杂的掺杂离子为P、As或Sb，以在第四区域IV内的第一区域I和第三区域III的硅基底102内形成N型掺杂区；对第五区域V内的第一区域I和第三区域III进行P型掺杂，所述P型掺杂的掺杂离子为B、Ga或In，以在第五区域V内的第一区域I和第三区域III的硅基底102内形成P型掺杂区。

本实施例中，对第一区域I和第三区域III的硅基底102进行掺杂，以形成掺杂区，所述掺杂区包括轻掺杂区以及重掺杂区。在其他实施例中，也可以仅在第一区域和第三区域的硅基底内形成重掺杂区。

请参考图3及图4，图3为俯视图，图4为图3沿AA1方向的剖面结构示意图，在所述第一区域I和第三区域III的硅基底102表面以及掩膜层103表面形成介质层106，所述介质层106顶部与伪栅104顶部齐平。

所述介质层106的材料为氧化硅、氮化硅或氮氧化硅。由于后续会刻蚀去除第二区域II的掩膜层103，所述刻蚀去除掩膜层103的工艺不会对介质层106造成刻蚀损伤，因此所述介质层106与掩膜层103的材料之间具有良好的刻蚀选择性。

本实施例中，所述掩膜层103的材料为氮化硅，介质层106的材料为氧化硅或氮氧化硅。在其他实施例中掩膜层的材料为氧化硅时，介质层的材料可以为氮化硅或氮氧化硅。

所述介质层106位于第一区域I和第三区III的掺杂区表面，防止后续的刻蚀工艺对所述掺杂区表面造成刻蚀损伤，使得掺杂区表面具有良好的形貌；并且，后续在刻蚀去除伪栅104后，相邻介质层106之间的第二区域II的硅基底102表面以及掩膜层103表面被暴露出来，以便进行后续形成鳍部以及栅极结构的工艺步骤。

本实施例在形成介质层106之前，对第一区域I和第三区域III的硅基底102进行掺杂，以形成掺杂区。在其他实施例中，也可以在形成介质层之后，对第一区域和第三区域的硅基底进行掺杂，以形成掺杂区。

请参考图5至图7，图5为俯视图，图6为图5沿AA1方向的剖面结构示意图，图7为图5沿BB1方向的剖面结构示意图，AA1方向与BB1方向相互平行，去除所述伪栅104(如图3至图4所示)，暴露出第二区域II的硅基底102表面以及掩膜层103表面。

本实施例中，所述伪栅104的材料为无定形碳，采用灰化工艺或湿法刻蚀工艺中的一种或两种，采用湿法刻蚀工艺刻蚀去除所述伪栅104。

请参考图8至图10，图8为俯视图，图9为图8沿AA1方向的剖面结构示意图，图10为图8沿BB1方向的剖面结构示意图，以所述第二区域II的掩膜层103为掩膜，刻蚀所述第二区域II的硅基底102以形成若干分立的鳍部107，且所述鳍部107之间的排列方向与第一区域I、第二区域II和第三区域III的排列方向相互垂直。

采用干法刻蚀工艺刻蚀所述硅基底102。本实施例中形成的鳍部107的底部表面与锗化硅基底101的顶部表面齐平；在其他实施例中，形成的鳍部的底部表面也可以高于锗化硅基底顶部表面，即鳍部的底部表面高于硅基底底部表面。

作为一个具体实施例，所述干法刻蚀工艺为反应离子刻蚀，所述反应离子刻蚀工艺的刻蚀气体包括HBr和Cl₂。

所述鳍部107顶部尺寸小于鳍部107底部尺寸，也就是说，在垂直于AA1方向或BB1方向的剖面上，鳍部107顶部宽度尺寸小于鳍部107底部宽度尺寸。

由于受到刻蚀工艺的限制，使得形成的鳍部107侧壁表面具有一定的线宽粗糙度(LWR，LineWidthRoughness)；若后续直接在所述具有一定线宽粗糙度的鳍部107顶部表面和侧壁表面形成栅极结构，则会导致同一栅极结构对应的沟道区长度不一致，影响鳍式场效应管的电学性能。

为此本实施例在形成鳍部107之后，还包括步骤：对所述鳍部107侧壁表面进行修复刻蚀处理，以减小鳍部107侧壁表面的线宽粗糙度。

在进行修复刻蚀处理前，鳍部107的侧壁表面具有突出区域以及与凹陷区域；采用化学下流刻蚀工艺(CDE，ChemicalDownstreamEtch)进行所述修复刻蚀处理。具体的，在所述修复刻蚀处理过程中，在突出区域以及凹陷区域表面形成钝化膜，且突出区域表面的钝化膜厚度远小于凹陷区域的钝化膜的厚度；然后在修复刻蚀处理过程中产生气体，所述气体对所述钝化膜进行刻蚀处理，直至钝化膜被完全刻蚀去除。由于凹陷区域的钝化膜的厚度远大于突出区域的钝化膜的厚度，且刻蚀工艺对硅材料具有一定的刻蚀速率，因此在刻蚀去除钝化膜的过程中，所述气体会对鳍部107侧壁的突出区域进行刻蚀，以减小突出区域的尺寸；如此重复沉积钝化膜、刻蚀去除钝化膜以及突出区域的工艺步骤，直至鳍部107的侧壁变得平滑。

其中，钝化膜的材料为SiOF，产生的气体为SiF，所述气体对钝化膜进行刻蚀，同时对鳍部107侧壁突出区域进行刻蚀。

化学下流刻蚀工艺中的刻蚀气体包括氟源气体以及氧源气体，若氟源气体流量过大，则相应形成的SiF含量较多，对鳍部107侧壁突出区域进行刻蚀的速率过快；若氧源气体流量过大，则氧源气体氧化鳍部107侧壁的厚度过厚；若刻蚀气体流量过低，则相应形成的钝化膜的厚度过薄，容易造成SiF对凹陷区域的硅材料造成刻蚀；若刻蚀腔室温度过高，则相应的刻蚀速率对突出区域的刻蚀速率也将过快。

为此，本实施例中化学下流刻蚀工艺的工艺参数为：刻蚀气体包括CF₄和O₂，CF₄流量为100sccm至1000sccm，O₂流量为5sccm至100sccm，刻蚀源功率为100瓦至2000瓦，刻蚀腔室温度为0摄氏度至200摄氏度，刻蚀时长为10秒至60秒。

请参考图11至图12，图11为俯视图，图12为图11沿BB1方向的剖面结构示意图，在刻蚀后的硅基底102侧壁表面形成第二侧墙108。

所述第二侧墙108与第一侧墙105作为后续形成的栅极结构侧壁表面的侧墙；并且，在后续刻蚀锗化硅基底101的刻蚀工艺过程中，所述第二侧墙108防止刻蚀工艺对刻蚀后的硅基底102侧壁表面造成刻蚀，防止所述刻蚀工艺对鳍式场效应管的掺杂区造成刻蚀，以保证鳍式场效应管具有良好的电学性能。

所述第二侧墙108的材料为氧化硅、氮化硅、氮氧化硅或掺碳氮化硅，所述第二侧墙108为单层结构或叠层结构。本实施例以所述第二侧墙108的材料为氮化硅为例做示范性说明。

本实施例中，为了保证鳍部107与后续形成的栅极结构具有较大的接触面积，在形成第二侧墙108后，鳍部107的侧壁表面未被第二侧墙108覆盖，即所述鳍部107的侧壁表面被暴露出来。

作为一个具体实施例，形成所述第二侧墙108的工艺步骤包括：形成覆盖于掩膜层103表面、介质层106表面、第一侧墙105侧壁表面、鳍部107侧壁表面、锗化硅基底101表面以及刻蚀后的硅基底102侧壁表面的侧墙膜；采用无掩模刻蚀工艺，回刻蚀所述侧墙膜，刻蚀去除位于介质层106表面、锗化硅基底101表面以及鳍部107侧壁表面的侧墙膜，直至暴露出锗化硅基底101表面以及鳍部107侧壁表面，形成覆盖于刻蚀后的硅基底102侧壁表面的第二侧墙108。

本实施例中所述第二侧墙108仅位于刻蚀后的硅基底102侧壁表面，在其他实施例中，第二侧墙还可以覆盖于部分第一侧墙侧壁表面。

请参考图13至图15，图13为俯视图，图14为图13沿AA1方向的剖面结构示意图，图15为图13沿BB1方向的剖面结构示意图，刻蚀所述鳍部107两侧的部分厚度的锗化硅基底101，在所述锗化硅基底101内形成凹槽109。

在鳍部107两侧的锗化硅基底101内形成凹槽109，由于第二区域II的部分锗化硅基底101被刻蚀去除，使得第一区域I和第三区域III的锗化硅基底101分别向上方的硅基底102施加应力作用，进而使得鳍部107内受到较大的应力作用，使得鳍式场效应管的沟道区内的载流子迁移率得到增强，提高鳍式场效应管的运行速率。

当凹槽109的体积尺寸越大时，则被刻蚀去除的锗化硅基底101的体积越大，相应第一区域I和第三区域II的锗化硅基底101向硅基底102施加的应力作用则越强，进而使得鳍部107内收到的应力作用增加，为此需要在不影响其他电学性能的同时，增加凹槽109的体积尺寸。

由于凹槽109的顶部尺寸为固定值，即相邻第二侧墙108之间的尺寸即为凹槽109的顶部尺寸；为了增加凹槽109的体积尺寸，本实施例中所述凹槽109的剖面形貌为sigma形，即凹槽109具有向第一区域I和第三区域III的锗化硅基底101内凹陷的顶角。本实施例中所述顶角位于凹槽109的开口区域，在其他实施例中，所述顶角也可以位于凹槽侧壁表面的任一区域。

形成所述凹槽109的工艺步骤包括：采用干法刻蚀工艺，刻蚀所述鳍部107两侧的部分厚度的锗化硅基底101，在所述锗化硅基底101内形成预凹槽；然后采用湿法刻蚀工艺继续刻蚀所述预凹槽，在锗化硅基底101内形成sigma形凹槽109。

作为一个具体实施例，所述湿法刻蚀工艺的刻蚀液体为氨水或四甲基氢氧化铵溶液(TMAH)。

所述凹槽109的深度小于锗化硅基底101的厚度，且凹槽109的深度不宜过浅，若凹槽109的深度过浅，则相应刻蚀去除的锗化硅基底101的体积过小，鳍式场效应管沟道区内部的应力增加有限。在一个实施例中，提供的锗化硅基底101的厚度为10纳米至150纳米，形成的凹槽109的深度为1纳米至50纳米。

在形成所述凹槽109之后，刻蚀去除位于第二区域II的掩膜层103。由于在刻蚀形成凹槽109的工艺过程中，所述第二区域II的掩膜层103始终覆盖于鳍部107的顶部表面，从而防止刻蚀工艺对鳍部107的顶部表面造成刻蚀。

请参考图16至图18，图16为俯视图，图17为图16沿AA1方向的剖面结构示意图，图18为图16沿BB1方向的剖面结构示意图，形成横跨所述鳍部107的栅极结构，所述栅极结构覆盖鳍部107的顶部和侧壁，且所述栅极结构还填充满所述凹槽109(如图13至图15所示)，所述栅极结构顶部表面与介质层106顶部表面齐平。

本实施例以形成的鳍式场效应管为CMOS器件为例，基底包括第四区域IV和第五区域V，其中，第四区域IV为NMOS区域，第五区域V为PMOS区域。

形成的栅极结构包括：横跨第四区域IV的鳍部107的第一栅极结构111、以及横跨第五区域V的鳍部107的第二栅极结构110，所述第一栅极结构111顶部表面与介质层106顶部表面齐平，所述第二栅极结构110顶部表面与介质层106顶部表面齐平。

所述第一栅极结构111包括：覆盖第四区域IV的鳍部107顶部和侧壁的第一栅介质层、以及位于第一栅介质层表面且填充满第四区域IV凹槽的第一栅极。

所述第一栅介质层的材料为氧化硅、氮化硅或高k介质材料；所述第一栅极的材料为多晶硅、Al、W、Cu、Ni、Ag、Au、TiN、TaN、Ti或Ta中的一种或组合。在所述第一栅介质层和第一栅极之间还可以形成第一功函数层，所述第一功函数层为N型功函数层，所述第一功函数层的材料包括Ti_xAl_1-x(0<x<1)、Ti、Al、TaAl中的一种或多种。

所述第二栅极结构110包括：覆盖第五区域V的鳍部107顶部和侧壁的第二栅介质层、以及位于第二栅介质层表面且填充满第五区域V凹槽的第二栅极。

所述第二栅介质层的材料为氧化硅、氮化硅或高k介质材料；所述第二栅极的材料为多晶硅、Al、W、Cu、Ni、Ag、Au、TiN、TaN、Ti或Ta中的一种或组合。在所述第二栅介质层和第二栅极之间还可以形成第二功函数层，所述第二功函数层为P型功函数层，所述第二功函数层的材料包括Ti_xN_1-x(0<x<1)、TaC、MoN、TaN中的一种或多种。

所述高k介质材料包括LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO₃(简称BST)、Al₂O₃、Si₃N₄、SiON中的一种或多种。

本实施例中，由于在形成鳍部107两侧的锗化硅基底101内具有凹槽109，与形成凹槽109之前相比较，第二区域II的锗化硅基底101的体积明显减小了，使得第一区域I和第三区域III的锗化硅基底101向硅基底102提供应力作用，进而使得位于第二区域II的鳍部107内具有应力，即形成的鳍式场效应管的沟道区内具有应力作用，从而提高沟道区内的载流子迁移率，优化鳍式场效应管的电学性能。

并且，在凹槽109内填充满栅极结构后，栅极结构向第一区域I和第三区域III的锗化硅基底101施加压力，进而使得第一区域I和第三区域III向硅基底102提供的应力作用得到增强，进一步提高鳍部107受到的应力作用，进而提高沟道区内的载流子迁移率。

还包括步骤：刻蚀位于第一区域I和第三区域III的介质层106，以形成暴露出掺杂区表面的导电通孔；形成填充满所述导电通孔的导电插塞，所述导电插塞与掺杂区电连接。

由于本实施例中第一区域I和第三区域III的硅基底102未经历刻蚀工艺，使得第一区域I和第三区域III的硅基底102表面具有良好的形貌，即掺杂区表面具有良好的表面形貌，使得形成导电通孔的刻蚀停止位置容易控制，并且避免由于掺杂区表面形貌较差而造成的掺杂区被刻蚀，提高形成的导电插塞的质量，从而进一步提高鳍式场效应管的电学性能。

相应的，本实施例还提供一种鳍式场效应管，请参考图16至图18，图16为俯视图，图17为图16沿AA1方向的剖面结构示意图，图18为图16沿BB1方向的剖面结构示意图，所述鳍式场效应管包括：

锗化硅基底101，所述锗化硅基底101包括依次排列的第一区域I、第二区域II和第三区域III；

位于第一区域I和第三区域III的锗化硅基底101表面的硅基底102；

位于所述第二区域II的锗化硅基底101表面的若干分立的鳍部107，所述鳍部107的材料为硅，且所述鳍部107之间的排列方向与第一区域I、第二区域II和第三区域III的排列方向相互垂直；

位于所述鳍部107两侧的部分厚度的锗化硅基底101内的凹槽；

横跨所述鳍部107的栅极结构，所述栅极结构覆盖鳍部107的顶部和侧壁，且所述栅极结构还填充满所述凹槽；

位于第一区域I和第三区域III的硅基底102内的掺杂区。

所述锗化硅基底101和硅基底102包括第四区域IV和第五区域V，所述第四区域IV和第五区域V的排列方向与第一区域I、第二区域II和第三区域III的排列方向相互垂直。所述第四区域IV为NMOS区域或PMOS区域，所述第五区域V为NMOS区域或PMOS区域，本实施例以第四区域IV为NMOS区域、第五区域V为PMOS区域作示例。

由于第二区域II的锗化硅基底101内具有凹槽，使得第一区域I和第三区域III的锗化硅基底101向硅基底102施加应力作用，继而使得位于第二区域II的鳍部107受到应力作用，提高沟道区的载流子迁移率。同时，由于凹槽内填充有栅极结构，所述栅极结构对第一区域I和第三区域III的锗化硅基底101具有挤压作用，使得第一区域I和第三区域IIII的锗化硅基底101对硅基底102施加的应力作用更大，继而使得位于第二区域II的鳍部107受到的应力作用增强，进一步提高沟道区的载流子迁移率。

本实施例中，所述凹槽的剖面形貌为sigma形，使得凹槽的体积相对较大，从而尽量的提高鳍部107受到的应力作用。

所述锗化硅基底101的材料中，锗原子的原子百分比为5％至30％，避免由于锗原子含量过低导致的沟道区应力作用小，同时避免由于锗原子含量过高而导致的锗化硅基底101与硅基底102界面处的位错缺陷过多。

还包括：所述第一区域I和第三区域III的硅基底102表面具有介质层106，即所述介质层106覆盖于掺杂区表面。

本实施例中，所述掺杂区包括：位于第四区域IV的第一区域I和第三区域III的硅基底102内的N型掺杂区，位于第五区域V的第一区域I和第三区域III的硅基底102内的P型掺杂区。

所述P型掺杂区和N型掺杂区的顶部表面与硅基底102顶部表面齐平，因此本实施例提供的掺杂区表面具有良好的形貌。

还包括：位于第一区域I和第三区域III的介质层106内的导电插塞，所述导电插塞与掺杂区电连接。由于本实施例中掺杂区表面具有良好形貌，使得导电插塞与掺杂区之间具有优秀的电连接性能。

所述栅极结构包括：横跨第四区域IV的鳍部107的第一栅极结构111、以及横跨第五区域V的鳍部107的第二栅极结构110，所述第一栅极结构111顶部表面与介质层106顶部表面齐平，所述第二栅极结构110顶部表面与介质层106顶部表面齐平。

所述第一栅极结构111包括：覆盖第四区域IV的鳍部107顶部和侧壁的第一栅介质层、以及位于第一栅介质层表面且填充满第四区域IV凹槽的第一栅极。所述第二栅极结构110包括：覆盖第五区域V的鳍部107顶部和侧壁的第二栅介质层、以及位于第二栅介质层表面且填充满第五区域V凹槽的第二栅极。

还包括：位于栅极结构与硅基底102之间的第二侧墙108，位于栅极结构与介质层106之间的第一侧墙105。

本实施例提供的鳍式场效应管，既提高了沟道区内的载流子迁移率，又使得掺杂区表面具有良好的形貌，从而使得提供的鳍式场效应管结构性能优越。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应管的形成方法，其特征在于，包括：

提供锗化硅基底以及位于锗化硅基底表面的硅基底，且所述锗化硅基底和硅基底包括依次排列的第一区域、第二区域和第三区域；

刻蚀所述第二区域的硅基底以形成若干分立的鳍部，且所述鳍部之间的排列方向与第一区域、第二区域和第三区域的排列方向相互垂直；

刻蚀所述鳍部两侧的部分厚度的锗化硅基底，在所述锗化硅基底内形成凹槽；

形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的顶部和侧壁，且所述栅极结构填充满所述凹槽；

对所述第一区域和第三区域的硅基底进行掺杂，形成掺杂区。

2.如权利要求1所述鳍式场效应管的形成方法，其特征在于，所述鳍部的底部表面与锗化硅基底的顶部表面齐平。

3.如权利要求1所述鳍式场效应管的形成方法，其特征在于，所述凹槽的剖面形貌为sigma形；形成所述凹槽的工艺步骤包括：采用干法刻蚀工艺，刻蚀所述鳍部两侧的部分厚度的锗化硅基底，在所述锗化硅基底内形成预凹槽；采用湿法刻蚀工艺继续刻蚀所述预凹槽，在锗化硅基底内形成sigma形凹槽。

4.如权利要求1所述鳍式场效应管的形成方法，其特征在于，形成所述若干分立的鳍部的工艺步骤包括：在所述第二区域的硅基底表面形成若干分立的掩膜层；以所述第二区域的掩膜层为掩膜，刻蚀所述硅基底以形成若干分立的鳍部。

5.如权利要求4所述鳍式场效应管的形成方法，其特征在于，所述若干分立的掩膜层还位于所述第一区域和第三区域的部分硅基底表面。

6.如权利要求4所述鳍式场效应管的形成方法，其特征在于，所述掩膜层的材料为氧化硅、氮化硅或光刻胶材料；所述掩膜层为单层结构或叠层结构。

7.如权利要求5所述鳍式场效应管的形成方法，其特征在于，在形成所述掩膜层之后、刻蚀所述硅基底之前，还包括步骤：在所述第二区域的硅基底表面以及掩膜层表面形成伪栅；在所述第一区域和第三区域的硅基底表面以及掩膜层表面形成介质层，所述介质层顶部与伪栅顶部齐平；去除所述伪栅，暴露出第二区域的硅基底表面以及掩膜层表面。

8.如权利要求7所述鳍式场效应管的形成方法，其特征在于，在形成所述伪栅之后、形成介质层之前，对所述第一区域和第三区域的硅基底进行掺杂形成掺杂区。

9.如权利要求7所述鳍式场效应管的形成方法，其特征在于，所述栅极结构顶部表面与介质层顶部表面齐平；在形成所述掺杂区之后，还包括步骤：刻蚀位于第一区域和第三区域的介质层，以形成暴露出掺杂区表面的导电通孔；形成填充满所述导电通孔的导电插塞，所述导电插塞与掺杂区电连接。

10.如权利要求7所述鳍式场效应管的形成方法，其特征在于，所述伪栅的材料为无定形碳；采用旋转涂覆工艺形成伪栅膜、然后去除位于第一区域和第三区域的伪栅膜以形成伪栅；采用灰化工艺或湿法刻蚀工艺去除所述伪栅。

11.如权利要求7所述鳍式场效应管的形成方法，其特征在于，在形成所述伪栅之后，还包括步骤：在所述伪栅侧壁表面形成第一侧墙。

12.如权利要求1所述鳍式场效应管的形成方法，其特征在于，在形成所述鳍部之后，还包括步骤：对所述鳍部侧壁表面进行修复刻蚀处理，以减小鳍部侧壁表面的线宽粗糙度。

13.如权利要求12所述鳍式场效应管的形成方法，其特征在于，所述修复刻蚀处理的工艺参数为：刻蚀气体包括CF₄和O₂，CF₄流量为100sccm至1000sccm，O₂流量为5sccm至100sccm，刻蚀源功率为100瓦至2000瓦，刻蚀腔室温度为0摄氏度至200摄氏度，刻蚀时长为10秒至60秒。

14.如权利要求1所述鳍式场效应管的形成方法，其特征在于，在形成所述鳍部之后、在锗化硅基底内形成凹槽之前，还包括步骤：在刻蚀后的硅基底侧壁表面形成第二侧墙。

15.如权利要求1所述鳍式场效应管的形成方法，其特征在于，所述栅极结构包括：覆盖鳍部顶部和侧壁的栅介质层、以及位于栅介质层表面且填充满凹槽的栅极。

16.如权利要求15所述鳍式场效应管的形成方法，其特征在于，所述栅介质层的材料为氧化硅、氮化硅或高k介质材料；所述栅极的材料为多晶硅、Al、W、Cu、Ni、Ag、Au、TiN、TaN、Ti或Ta中的一种或组合。

17.如权利要求1所述鳍式场效应管的形成方法，其特征在于，所述锗化硅基底的材料中，锗原子的原子百分比为5％至30％。

18.一种鳍式场效应管，其特征在于，包括：

锗化硅基底，所述锗化硅基底包括依次排列的第一区域、第二区域和第三区域；

位于第一区域和第三区域的锗化硅基底表面的硅基底；

位于所述第二区域的锗化硅基底表面的若干分立的鳍部，所述鳍部的材料为硅，且所述鳍部之间的排列方向与第一区域、第二区域和第三区域的排列方向相互垂直；

位于所述鳍部两侧的部分厚度的锗化硅基底内的凹槽；

横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的顶部和侧壁，且所述栅极结构还填充满所述凹槽；

位于第一区域和第三区域的硅基底内的掺杂区。

19.如权利要求18所述的鳍式场效应管，其特征在于，所述锗化硅基底的材料中，锗原子的原子百分比为5％至30％；所述凹槽的剖面形貌为sigma形；所述栅极结构包括：覆盖所述鳍部的顶部和侧壁的栅介质层、位于栅介质层表面且填充满凹槽的栅极；所述第一区域和第三区域的硅基底表面具有介质层，且介质层顶部表面与栅极结构顶部表面齐平。

20.如权利要求19所述的鳍式场效应管，其特征在于，还包括：位于第一区域和第三区域的介质层内的导电插塞，且所述导电插塞与掺杂区电连接。