CN105552079A - 半导体装置及其制造方法 - Google Patents

Abstract

本发明公开了一种半导体装置及其制造方法，该半导体装置包括一第一叠层结构与一第二叠层结构。第一叠层结构与第二叠层结构沿着一第一方向排列，且沿着一第二方向延伸，第一方向垂直第二方向。第一叠层结构包括一第一操作部以及一第一支撑部。第一支撑部沿着第二方向与该第一操作部交错排列。第一操作部在第一方向的宽度小于第一支撑部在第一方向的宽度。

Description

半导体装置及其制造方法

技术领域

本发明是有关于一种半导体装置及其制造方法，且特别是有关于一种具有特殊叠层结构的半导体装置及其制造方法。

背景技术

存储装置被使用于许多产品之中，例如MP3播放器、数码相机、计算机档案等等的储存元件中。随着存储器制造技术的进步，对于存储装置的需求也趋向较小的尺寸、较大的存储容量。因应这种需求，是需要制造高元件密度的存储装置，而逐渐发展出三维叠层存储器结构(3Dstackedmemorystructure)。

垂直栅极(verticalgate)结构已被广泛地运用于三维存储器叠层中。为了达到高元件密度与更大的存储容量，垂直栅极结构的叠层层是被期望有更高的高度与更小的宽度。然而，这样的结构容易使位线图案产生弯曲(bending)，造成字线桥接(bridge)。一旦发生字线桥接，会造成整个存储器区块无法使用。

发明内容

本发明是有关于一种具有特殊叠层结构的半导体装置及其制造方法，能有效地防止位线弯曲造成字线桥接。此外，本发明的半导体装置提供更简单的工艺与更低的制造成本，可轻易地叠层金属栅极材料，降低存储器的负载与能量消耗，使存储器具有更好的表现。

根据本发明，提出一种半导体装置，包括一第一叠层结构与一第二叠层结构。第一叠层结构与第二叠层结构沿着一第一方向排列，且沿着一第二方向延伸，第一方向垂直第二方向。第一叠层结构包括一第一操作部以及一第一支撑部。第一支撑部沿着第二方向与该第一操作部交错排列。第一操作部在第一方向的宽度小于第一支撑部在第一方向的宽度。

根据本发明，提出一种半导体结构的制造方法，包括以下步骤。交错叠层多个半导体层与绝缘层。刻蚀半导体层与绝缘层，以形成一第一叠层结构与一第二叠层结构。第一叠层结构与第二叠层结构沿着一第一方向排列，且沿着一第二方向延伸，第一方向垂直第二方向。第一叠层结构包括一第一操作部以及一第一支撑部，第一支撑部沿着第二方向与第一操作部交错排列。第一操作部在第一方向的宽度小于第一支撑部在第一方向的宽度。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下：

附图说明

图1至图5B绘示本发明的半导体装置的一制造实施例。

图6A绘示本发明另一实施例的半导体结构的横向剖面图，图6B为图6A的结构沿D-D’线所绘制的纵向剖面图。

图7A至图10C绘示本发明的半导体装置的另一制造实施例。

图11A、图11B绘示本发明其他实施例的第一叠层结构与第二叠层结构的横向剖面图。

图12A、图12B绘示本发明其他实施例的第一叠层结构与第二叠层结构的纵向剖面图。

【符号说明】

100：半导体装置

11、11’、11”、51、61：第一叠层结构

111、111”：第一操作部

112、112’、112”：第一支撑部

12、12’、12”、52：第二叠层结构

121、121”：第二操作部

122、122’、122”：第二支撑部

20：介电结构

201：隧穿层

202、204、204’：储存层

203、205’：阻隔层

205：虚设阻隔层

30：栅极结构

40：硅化层

4：半导体条纹

6：绝缘条纹

H2051、H2052：虚设阻隔层的厚度

S1：第一间距

S2、S2’、S2”：第二间距

T1、T1’：第一沟槽

HT1’：第一沟槽的深度

T2：第二沟槽

HT2：第二沟槽的深度

W1、W51、W1A、W2A：第一操作部在第一方向的宽度

W2、W2’、W52：第一支撑部在第一方向的宽度

W3：第二操作部在第一方向的宽度

W4、W4’：第二支撑部在第一方向的宽度

B-B’、C-C’、D-D’、E-E’、F-F’：剖面线

X、Y、Z：坐标轴

具体实施方式

以下是参照所附图式详细叙述本发明的实施例。图式中相同的标号是用以标示相同或类似的部分。需注意的是，图式是已简化以利清楚说明实施例的内容，图式上的尺寸比例并非按照实际产品等比例绘制，因此并非作为限缩本发明保护范围之用。

本发明实施例的半导体装置可包括一第一叠层结构与一第二叠层结构，第一叠层结构与第二叠层结构是沿着一第一方向排列，且沿着一第二方向上延伸，第一方向垂直第二方向。在一实施例中，第一叠层结构包括一第一操作部与一第一支撑部。第一操作部与第一支撑部是沿着该第二方向交错排列。此外，第一操作部在第一方向的宽度小于第一支撑部在该第一方向的宽度。

图1至图5B绘示本发明的半导体装置100的一制造实施例。以下将参照本发明实施例的制造流程一并叙述本发明实施例的半导体结构100。

首先，交错叠层多个半导体层与绝缘层(未绘示)。接着，刻蚀半导体层与绝缘层，以形成如图1A所示的一第一叠层结构11与一第二叠层结构12。图1A绘示第一叠层结构11与第二叠层结构12的横向剖面(transversesection)图，图1B、图1C分别为图1A的结构沿B-B’、C-C’线所绘制的纵向剖面(longitudinalsection)图。

如图1A～图1C所示，第一叠层结构11与第二叠层结构12沿着一第一方向(X方向)排列。在一实施例中，第一叠层结构11与第二叠层结构12可形成于基板1上，并沿着一第二方向(Y方向)延伸，第一方向垂直第二方向。第一叠层结构11与第二叠层结构12可包括多个交错叠层的半导体条纹4与绝缘条纹6，半导体条纹4是通过绝缘条纹6彼此分开。

第一叠层结构11包括一第一操作部111以及一第一支撑部112，第一支撑部112沿着第二方向与第一操作部111交错排列。在本实施例中，第一操作部111在第一方向的宽度W1小于第一支撑部112在第一方向的宽度W2。要注意的是，在图1A～图1C所示的实施例中，第一操作部111在第一方向(X方向)上具有固定的宽度(W1)，而第一支撑部112为一椭圆形，其宽度被定义为第一支撑部112在第一方向的最大宽度(W2)，也就是椭圆形的长轴的宽度，但本发明并未限定于此。相对地，本发明的第一操作部111以及第一支撑部112也可为其他的形状，将于后方描述。

由于第一支撑部112在第一方向具有较宽的宽度W2，将有助于支撑第一叠层结构11，防止第一叠层结构11发生弯曲。此外，第一操作部111在第一方向具有较窄的宽度W1，将有助于存储器装置的表现。

如图所示，本发明实施例的第二叠层结构12也可包括一第二操作部121与一第二支撑部122。第二操作部121在第一方向上相邻于第一操作部111，第二支撑部122在第一方向上相邻于第一支撑部112。第二支撑部122沿着第二方向与第二操作部121交错排列，且第二操作部121在第一方向的宽度W3小于第二支撑部122在第一方向(X方向)的宽度W4。

类似地，第二操作部121在第一方向上具有固定的宽度(W3)，而第二支撑部122为一椭圆形，其宽度被定义为第二支撑部122在第一方向的最大宽度(W4)，也就是椭圆形的长轴的宽度，但本发明并未限定于此。

如图1A所示，在第一方向上，第一操作部111与第二操作部121之间具有一第一间距S1，第一支撑部112与第二支撑部122之间具有一第二间距S2，第二间距S2小于第一间距S1。

如图1B、图1C所示，在一第三方向(Z方向)上，第一操作部111与第二操作部121之间具有一第一沟槽T1，第一支撑部112与第二支撑部122之间具有一第二沟槽T2。在本实施例中，第三方向是垂直于第一方向与第二方向。

接着，沉积一介电结构20于第一叠层结构11与第二叠层结构12的表面，且介电结构20是填满第二沟槽T2。

图2A、图3A绘示本发明实施例的半导体结构的横向剖面图，图2B、图2C分别为图2A的结构沿B-B’、C-C’线所绘制的纵向剖面图。图3B、图3C分别为图3A的结构沿B-B’、C-C’线所绘制的纵向剖面图。如图2A～图2C所示，依序沉积一隧穿层201与一储存层202于第一叠层结构11与第二叠层结构12的表面，使位于第一支撑部112与第二支撑部122表面的储存层202彼此直接接触。

在本实施例中，第一支撑部112与第二支撑部122之间的第二间距S2是小于隧穿层201与储存层202的厚度总和的两倍，因此，隧穿层201与储存层202可填满第二沟槽T2，使位于第一支撑部112与第二支撑部122表面的储存层202彼此直接接触。

如图3A～图3C所示，沉积一阻隔层203于第一叠层结构11与第二叠层结构12的表面。由于第二沟槽T2已被介电结构20所填满，因此，多个第一沟槽T1彼此可通过介电结构20所隔绝。

在本实施例中，隧穿层201可例如为一氧化硅层(O)，储存层202可例如为一氮化硅层(N)，阻隔层203可例如为一氧化硅层(O)。也就是说，介电结构20可为一多层结构，例如是ONO结构。但本发明并未限定于此。在其他实施例中，介电结构20也可例如是一ONONO结构。

图4A绘示本发明实施例的半导体结构的横向剖面图，图4B为图4A的结构沿B-B’线所绘制的纵向剖面图。如图4A、图4B所示，形成一栅极结构30于第一操作部111与第二操作部112上，且栅极结构30填满第一沟槽T1。在一实施例中，栅极结构30包括多晶硅或金属。选用金属作为栅极结构30能有效地减少其负载(loading)，但栅极结构30的材料的选择仍取决于工艺与装置的稳定性。

在此工艺步骤中，可包括将栅极材料沉积于第一叠层结构11与第二叠层结构12上，接着，移除位于第一支撑部112与第二支撑部122上方的栅极材料，以形成如图4A、图4B所绘示的结构。

相较于传统的制造程序，由于传统的半导体叠层结构在第一方向上皆具有相同的宽度，也就是说，第二沟槽T2无法通过介电结构20所填满。因此，在形成栅极结构30的步骤中，栅极材料也会被填入第二沟槽T2中，而需要在后续步骤中进一步移除填入第二沟槽T2中的栅极材料。

相对地，由于本发明实施例的第二沟槽T2已被介电结构20所填满，在形成栅极结构30的步骤中，仅需要将位于第一支撑部112与第二支撑部122上方的栅极材料，能有效地简化制成的步骤且降低制造成本。

图5A绘示本发明实施例的半导体结构的横向剖面图，图5B为图5A的结构沿B-B’线所绘制的纵向剖面图。如图5A、图5B所示，可沉积一硅化层40于栅极结构30上，以形成本发明实施例的半导体装置100。在本实施例中，硅化层40可自对准地(self-aligned)形成于栅极结构30的顶部，能有效地降低电阻，减少栅极结构30的负载。

图6A绘示本发明另一实施例的半导体结构的横向剖面图，图6B为图6A的结构沿D-D’线所绘制的纵向剖面图。图6A所绘示的结构类似于图3A所绘示的结构，其不同之处在于图6A的第一支撑部112’在第一方向的宽度W2’小于图3A的第一支撑部112在第一方向的宽度W2，且图6A的第二支撑部122’在第一方向的宽度W4’小于图3A的第二支撑部122在第一方向的宽度W4。也就是说，图6A的第一支撑部112’与第二支撑部122’之间的第二间距S2’大于图3A的第一支撑部112与第二支撑部122之间的第二间距S2。

然而，如图6A、图6B所示，仍可通过介电结构20填满第一支撑部112’与第二支撑部122’之间的第二沟槽T2。在本实施例中，位于第一支撑部112’与第二支撑部122’表面的阻隔层203彼此直接接触。也就是说，虽然第一支撑部112’与第二支撑部122’之间的第二间距S2’是大于隧穿层201与储存层202的厚度总和的两倍，但仍可通过隧穿层201、储存层202与阻隔层203填满第二沟槽T2。

图7A至图10C绘示本发明的半导体装置的另一制造实施例。图7A绘示本发明又一实施例的半导体结构的横向剖面图，图7B、图7C分别为图7A的结构沿E-E’、F-F’线所绘制的纵向剖面图。图8A绘示本发明又一实施例的半导体结构的横向剖面图，图8B、图8C分别为图8A的结构沿E-E’、F-F’线所绘制的纵向剖面图。在本实施例中，第一叠层结构11”的第一操作部111”与第二叠层结构12”的第二操作部121”之间具有一第一间距S1”，第一叠层结构11”的第一支撑部112”与第二叠层结构12”的第二支撑部122”之间具有一第二间距S2”。第一间距S1”与第二间距S2”皆大于图1A所绘示的第一间距S1与第二间距S2。

如图7A～图7C所示，依序沉积一隧穿层201与一储存层204于第一叠层结构11”与第二叠层结构12”的表面，在本实施例中，储存层204的厚度是大于预定的厚度(预定的厚度例如类似于图2A～图2C的储存层202的厚度)。举例来说，预定的厚度为储存层204的厚度为

接着，如图8A～图8C所示，沉积一虚设阻隔层205于第一叠层结构11”与第二叠层结构12”的表面，使位于第一支撑部112”与第二支撑部122”表面的虚设阻隔层205彼此直接接触。

在一实施例中，沉积虚设阻隔层205的步骤可例如包括沉积一多晶硅材料，接着进行高温氧化(thermaloxidation)工艺，以氧化多晶硅材料。此外，储存层204可例如作为高温氧化的停止层(stoppinglayer)，以将多晶硅材料转化为虚设阻隔层205。

图9A绘示本发明又一实施例的半导体结构的横向剖面图，图9B、图9C分别为图9A的结构沿E-E’、F-F’线所绘制的纵向剖面图。如图9A～图9C所示，移除位于第一操作部111”与第二操作部121”表面的虚设阻隔层205。

在一实施例中，例如进行一等向刻蚀工艺(isotropicetchingprocess)以移除位于第一操作部111”与第二操作部121”表面的虚设阻隔层205。等向刻蚀工艺例如可使用氟化氢(HF)进行刻蚀。此外，位于第一支撑部112”与第二支撑部122”之间的虚设阻隔层205大部分仍被保留而彼此直接接触，这是因为沉积于第一支撑部112”与第二支撑部122”之间的虚设阻隔层205的厚度(如图8C所示，在Z方向上的厚度H2052)远大于沉积于其他部分的虚设阻隔层205的厚度(如图8B所示，在X方向上的厚度H2051)。

图10A绘示本发明又一实施例的半导体结构的横向剖面图，图10B、图10C分别为图10A的结构沿E-E’、F-F’线所绘制的纵向剖面图。如图10A～图10C所示，转换部分储存层204为阻隔层205’，并留下储存层204’。在本实施例中，例如是使用一高温工艺(thermalprocess)以将部分储存层204氧化，转换为阻隔层205’。接着，可进行类似于图4A～图5B的制造程序，在此不多加赘述。

虽然本发明上述实施例皆以第一操作部在第一方向(X方向)上具有固定的宽度，而第一支撑部为一椭圆形，其宽度被定义为第一支撑部112在第一方向的最大宽度为例进行说明，但本发明并未限定于此。

图11A、图11B绘示本发明其他实施例的第一叠层结构与第二叠层结构的横向剖面图。如图11A所示，第一叠层结构51与第二叠层结构52可例如由多个椭圆连接所形成，其中第一操作部的宽度为W51，第一支撑部的宽度为W52，宽度W51小于宽度W52。如图11B所示，第一叠层结构61的第一操作部可包括两个弧形侧壁，使第一操作部在第一方向(X方向)具有至少两种不同的宽度W1A与W2A。在本实施例中，宽度W1A小于宽度W2A。

图12A、图12B绘示本发明其他实施例的第一叠层结构与第二叠层结构的纵向剖面图。在本实施例中，第一沟槽T1’的深度HT1’可大于第二沟槽的深度HT2。由于第一操作部111与第二操作部121之间的第一间距S1大于第一支撑部112与第二支撑部122之间的第二间距S2，也就是说，第一沟槽T1’的截面积可大于第二沟槽T2的截面积，由于刻蚀工艺可具有等向性，使得第一沟槽T1’的深度HT1’可大于第二沟槽的深度HT2。

承上述各实施例，本发明的半导体装置通过第一操作部(或第二操作部)与第一支撑部(或第二支撑部)在第一方向的宽度不同，能有效地防止第一叠层结构(或第二叠层结构)弯曲造成字线桥接。此外，本发明的半导体装置提供更简单的工艺与更低的制造成本，可轻易地叠层金属栅极材料，降低存储器的负载与能量消耗，使存储器具有更好的表现。

综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种半导体装置，包括一第一叠层结构与一第二叠层结构，该第一叠层结构与该第二叠层结构沿着一第一方向排列，且沿着一第二方向延伸，该第一方向垂直该第二方向，该第一叠层结构包括：

一第一操作部；以及

一第一支撑部，沿着该第二方向与该第一操作部交错排列；

其中该第一操作部在该第一方向的宽度小于该第一支撑部在该第一方向的宽度。

2.根据权利要求1所述的半导体装置，其中该第二叠层结构包括：

一第二操作部，在该第一方向上相邻于该第一操作部；及

一第二支撑部，沿着该第二方向与该第二操作部交错排列，且该第二支撑部在该第一方向上相邻于该第一支撑部；

该第二操作部在该第一方向的宽度小于该第二支撑部在该第一方向的宽度。

3.根据权利要求2所述的半导体装置，其中在一第三方向上，该第一操作部与该第二操作部之间具有一第一沟槽，该第一支撑部与该第二支撑部之间具有一第二沟槽，该第三方向垂直于该第一方向与该第二方向。

4.根据权利要求3所述的半导体装置，更包括一介电结构，该介电结构设置于该第一叠层结构与该第二叠层结构的表面，且该介电结构填满该第二沟槽，其中该介电结构为一多层结构，该多层结构包括一隧穿层与一储存层。

5.根据权利要求4所述的半导体装置，其中在该第一方向上，该第一操作部与该第二操作部之间具有一第一间距，该第一支撑部与该第二支撑部之间具有一第二间距，该第二间距小于该第一间距，该第二间距小于该隧穿层与该储存层的厚度总和的两倍。

6.根据权利要求1所述的半导体装置，其中该第一操作部包括两个弧形侧壁，使该第一操作部在该第一方向具有至少两种不同的宽度。

7.一种半导体结构的制造方法，包括：

交错叠层多个半导体层与绝缘层；以及

刻蚀该些半导体层与绝缘层，以形成一第一叠层结构与一第二叠层结构，该第一叠层结构与该第二叠层结构沿着一第一方向排列，且沿着一第二方向延伸，该第一方向垂直该第二方向，该第一叠层结构包括：

一第一操作部；及

一第一支撑部，沿着该第二方向与该第一操作部交错排列；

其中该第一操作部在该第一方向的宽度小于该第一支撑部在该第一方向的宽度。

8.根据权利要求7所述的制造方法，其中该第二叠层结构包括：

一第二操作部，在该第一方向上相邻于该第一操作部；

一第二支撑部，沿着该第二方向与该第二操作部交错排列，且该第二支撑部在该第一方向上相邻于该第一支撑部；

该第二操作部在该第一方向的宽度小于该第二支撑部在该第一方向的宽度；

在一第三方向上，该第一操作部与该第二操作部之间具有一第一沟槽，该第一支撑部与该第二支撑部之间具有一第二沟槽，该第三方向垂直于该第一方向与该第二方向。

9.根据权利要求8所述的制造方法，更包括：

依序沉积一隧穿层与一储存层于该第一叠层结构与该第二叠层结构的表面，使位于该第一支撑部与该第二支撑部表面的该储存层彼此直接接触。

10.根据权利要求8所述的制造方法，更包括：

依序沉积一隧穿层、一储存层与一阻隔层于该第一叠层结构与该第二叠层结构的表面，使位于该第一支撑部与该第二支撑部表面的该阻隔层彼此直接接触；

移除位于该第一操作部与该第二操作部表面的该阻隔层；及

转换部分该储存层为该阻隔层。