CN105551701B - 一种避免电阻值失效的晶片电阻器的生产方法 - Google Patents

一种避免电阻值失效的晶片电阻器的生产方法 Download PDF

Info

Publication number
CN105551701B
CN105551701B CN201511016633.2A CN201511016633A CN105551701B CN 105551701 B CN105551701 B CN 105551701B CN 201511016633 A CN201511016633 A CN 201511016633A CN 105551701 B CN105551701 B CN 105551701B
Authority
CN
China
Prior art keywords
layer
printed
resistor
substrate
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511016633.2A
Other languages
English (en)
Other versions
CN105551701A (zh
Inventor
邵群峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ralec Technology Kunshan Co Ltd
Original Assignee
Ralec Technology Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ralec Technology Kunshan Co Ltd filed Critical Ralec Technology Kunshan Co Ltd
Priority to CN201511016633.2A priority Critical patent/CN105551701B/zh
Publication of CN105551701A publication Critical patent/CN105551701A/zh
Application granted granted Critical
Publication of CN105551701B publication Critical patent/CN105551701B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种避免电阻值失效的晶片电阻器的生产方法，所述制备方法包括以下步骤：C1：导体层印刷、RS:印刷电阻层、G1:印刷电阻层保护层、LT:镭射切割、G2:印刷产品保护层、C4:背面导体印刷、MK:字码标示、端银折粒、电镀、包装。通过上述方式，本发明利用引流技术将电极印刷在基板的凹槽内，使凹进去的电极不易发生摩擦碰撞，从而避免了电极脱落，提高了良品率。

Description

一种避免电阻值失效的晶片电阻器的生产方法
技术领域
本发明涉及电子元件生产领域，具体涉及避免电阻值失效的晶片电阻的工艺方法。
背景技术
随着工业和消费类电子产品市场对电子设备小型化、高性能、高可靠性、安全性和电磁兼容性的需求,对电子电路性能不断地提出新的要求,片式元件进一步向小型化、多层化、大容量化、耐高压、集成化和高性能化方向发展。晶片电阻器满足了这一需求，但在凹电极厚膜晶片电阻器的加工生产过程中，传统的加工方法中，电阻的电极部位是印刷在产品表面的，但由于是批量生产，电阻与电阻之间经常摩擦及碰撞，从而使产品表面电极脱落或刮伤导致阻值失效，影响产品良品率。
发明内容
针对现有技术中的不足，本发明的目的在于提供一种避免电阻值失效的晶片电阻器的生产方法，该方法利用引流技术将电极印刷在基板的凹槽内，使凹进去的电极不易发生摩擦碰撞，从而避免了电极脱落，提高了良品率。
为实现上述目的，本发明公开的技术方案如下：一种避免电阻值失效的晶片电阻器的生产方法，其包括以下步骤：
步骤C1：导体层印刷：将需要印刷的导体的形状及位置，由网版印刷在基板的正面洞孔上，利用真空泵将油墨吸入洞孔内壁，并达到一定深度；
步骤RS:印刷电阻层：由网版通过印刷机在基板正面印上所需电阻形状及位置，并且电阻层与步骤C1中印刷的导体层搭接；
步骤G1:印刷电阻层保护层：由网版通过印刷机在步骤RS完成后的半成品上印上电阻层保护层；所述电阻层保护层覆盖在步骤RS的电阻层上；
步骤LT:镭射切割：在步骤G1完成后的电阻位置处进行镭射切割；
步骤G2:印刷产品保护层：由网版通过印刷机在步骤LT完成后的镭射切割口上印刷产品保护层，所述产品保护层覆盖LT后的G1的正上方；
步骤C4: 正面导体印刷：由网版通过印刷机在步骤G2完成后的产品的正面电极上印上导体形状和位置；
步骤MK:字码标示：由网版通过印刷机在步骤C4完成后的产品背面上印刷上字码标示；
步骤端银；去除基板的白边并将基板分成两部分，利用治具将基板切成长条后排条，再经过折粒机进行折粒，得到颗粒状的半成品晶片电阻器；
步骤电镀：对颗粒状的半成品晶片电阻器表面先进行镀镍，然后再镀锡；得到成品晶片电阻器；
测试包装：将若干成品电阻器逐一进行阻值测定，测试合格后进行包装。
优选的，所述基板是陶瓷基板，所述基板的尺寸是（50-60）*（60-70）mm。
优选的，所述步骤C1中印刷的导体层中所述导体层是C1油墨材料制成的。
优选的，所述步骤RS中电阻层是RS油墨材料制成的。
优选的，所述步骤G1中电阻层保护层的厚度是20±10μm。
优选的，所述步骤G2中印刷的产品保护层的厚度是20±10mm。
优选的，所述电镀过程中，每个晶片电阻器的镀镍层的厚度是5.0-6.0μm 。5.41±1μm。
优选的，所述电镀过程中，每个晶片电阻器的镀锌层的厚度是7.0-8.0μm 。7.48±1μm。
本发明的有益效果是：本发明通过对工艺改进，从而使凹槽内的电极没有摩擦及碰撞的情况发生，不会导致电极脱落或刮伤，使产品品质提升；并且在该生产方法中，晶片电阻器不需要涂银步骤，减少操作工序，节约成本，并且提升了产品的良品率。
附图说明
图1是本发明一较佳实施例中基板的结构示意图；
图2是步骤C1中印刷导体层的示意图；
图3是步骤RS中印刷电阻的示意图；
图4是步骤G1中印刷电阻层保护层的示意图；
图5是步骤LT中镭射切割电阻的示意图；
图6是步骤G2中在镭射切割口上印刷保护层的示意图；
图7是步骤C4在背面电极上印刷背面导体的示意图；
图8是折粒后晶片电阻器电镀过程示意图；
图9是电镀结束后每个晶片电阻器的正面、反面及侧面结构示意图。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
请参考附图1至附图9，
实施例1：一种避免电阻值失效的晶片电阻器的生产方法，其包括以下步骤：
步骤C1：导体层20印刷：将需要印刷的导体的形状及位置，由网版印刷在基板1的正面洞孔10上，利用真空泵将油墨吸入洞孔内壁，并达到一定深度；
步骤RS：印刷电阻层：由网版通过印刷机在基板正面印上所需电阻形状及位置，并且电阻层21与步骤C1中印刷的导体层搭接；
步骤G1：印刷电阻层保护层：由网版通过印刷机在步骤RS完成后的半成品上印上电阻层保护层22；所述电阻层保护层覆盖在步骤RS的电阻层上；
步骤LT：镭射切割：在步骤G1完成后的电阻位置处进行镭射切割，镭射切割口23见图5；
步骤G2：印刷产品保护层：由网版通过印刷机在步骤LT完成后的镭射切割口上印刷产品保护层24，产品保护层24覆盖LT后的G1的正上方；
步骤C4：正面导体25印刷：由网版通过印刷机在步骤G2完成后的产品的正面电极上印上导体形状和位置；
步骤MK：字码标示：由网版通过印刷机在步骤C4完成后的产品背面上印刷上字码标示；
步骤端银：去除基板的白边并将基板分成两部分，利用治具将基板切成长条后排条，再经过折粒机进行折粒，得到颗粒状的半成品晶片电阻器2；
步骤电镀：对颗粒状的半成品晶片电阻器表面先进行镀镍，然后再镀锡；得到成品晶片电阻器；
测试包装：将若干成品电阻器逐一进行阻值测定，测试合格后进行包装。
实施例2：本实施例与实施例1的不同之处在于，本实施例中，每个晶片电阻器的镀镍层的厚度是5.0-6.0μm；每个晶片电阻器的镀锌层的厚度是7.0-8.0μm。
实施例3：本实施例与实施例1的不同之处在于，本实施例中，基板1是陶瓷基板，基板的尺寸是（50-60）*（60-70）mm。
实施例4：本实施例与实施例1的不同之处在于，本实施例中，基板的尺寸是60*70mm。
实施例5：本实施例与实施例1的不同之处在于，本实施例中，步骤G1中电阻层保护层的厚度是20±10μm。
实施例6：本实施例与实施例1的不同之处在于，本实施例中，所述步骤G2中印刷的产品保护层的厚度是20±10mm。
实施例7：本实施例与实施例1的不同之处在于，本实施例中，所述电镀过程中，每个晶片电阻器的镀镍层的厚度是5.41±1μm。
实施例8：本实施例与实施例1的不同之处在于，本实施例中，所述电镀过程中，每个晶片电阻器的镀锌层的厚度是7.48±1μm。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (6)

1.一种避免电阻值失效的晶片电阻器的生产方法，其特征在于，其包括以下步骤：
步骤C1：导体层印刷：将需要印刷的导体的形状及位置，由网版印刷在基板的正面洞孔上，利用真空泵将油墨吸入洞孔内壁，并达到一定深度；
步骤RS：印刷电阻层：由网版通过印刷机在基板正面印上所需电阻形状及位置，并且电阻层与步骤C1中印刷的导体层搭接；
步骤G1：印刷电阻层保护层：由网版通过印刷机在步骤RS完成后的半成品上印上电阻层保护层；所述电阻层保护层覆盖在步骤RS的电阻层上；
步骤LT：镭射切割：在步骤G1完成后的电阻位置处进行镭射切割；
步骤G2：印刷产品保护层：由网版通过印刷机在步骤LT完成后的镭射切割口上印刷产品保护层，所述产品保护层覆盖LT后的G1的正上方；
步骤C4：正面导体印刷：由网版通过印刷机在步骤G2完成后的产品的正面电极上印上导体形状和位置；
步骤MK：字码标示：由网版通过印刷机在步骤C4完成后的产品背面上印刷上字码标示；
步骤端银：去除基板的白边并将基板分成两部分，利用治具将基板切成长条后排条，再经过折粒机进行折粒，得到颗粒状的半成品晶片电阻器；
步骤电镀：对颗粒状的半成品晶片电阻器表面先进行镀镍，然后再镀锡；得到成品晶片电阻器；
测试包装：将若干成品电阻器逐一进行阻值测定，测试合格后进行包装。
2.根据权利要求1所述的避免电阻值失效的晶片电阻器的生产方法，其特征在于，所述基板是陶瓷基板，所述基板的尺寸是(50-60)*(60-70)mm。
3.根据权利要求1所述的避免电阻值失效的晶片电阻器的生产方法，其特征在于，所述步骤G1中电阻层保护层的厚度是20±10μm。
4.根据权利要求1所述的避免电阻值失效的晶片电阻器的生产方法，其特征在于，所述步骤G2中印刷的产品保护层的厚度是20±10μm。
5.根据权利要求1所述的避免电阻值失效的晶片电阻器的生产方法，其特征在于，所述电镀过程中，每个晶片电阻器的镀镍层的厚度是5.0-6.0μm。
6.根据权利要求1所述的避免电阻值失效的晶片电阻器的生产方法，其特征在于，所述电镀过程中，每个晶片电阻器的镀锌层的厚度是7.0-8.0μm。
CN201511016633.2A 2015-12-31 2015-12-31 一种避免电阻值失效的晶片电阻器的生产方法 Active CN105551701B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511016633.2A CN105551701B (zh) 2015-12-31 2015-12-31 一种避免电阻值失效的晶片电阻器的生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511016633.2A CN105551701B (zh) 2015-12-31 2015-12-31 一种避免电阻值失效的晶片电阻器的生产方法

Publications (2)

Publication Number Publication Date
CN105551701A CN105551701A (zh) 2016-05-04
CN105551701B true CN105551701B (zh) 2018-07-20

Family

ID=55830832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511016633.2A Active CN105551701B (zh) 2015-12-31 2015-12-31 一种避免电阻值失效的晶片电阻器的生产方法

Country Status (1)

Country Link
CN (1) CN105551701B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108335811A (zh) * 2018-01-30 2018-07-27 旺诠科技(昆山)有限公司 一种生产反面凹电极厚膜芯片电阻器的方法
CN108597705A (zh) * 2018-04-19 2018-09-28 旺诠科技(昆山)有限公司 一种贴片电阻的生产方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202601344U (zh) * 2012-06-05 2012-12-12 广东风华高新科技股份有限公司 一种耐侵蚀片式电阻器
CN103632778A (zh) * 2012-08-24 2014-03-12 旺诠股份有限公司 芯片式排列电阻器及其制造方法
CN103730222B (zh) * 2014-01-10 2014-10-15 旺诠科技(昆山)有限公司 一种电阻器凸电极反面印刷工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2280339Y (zh) * 1996-11-25 1998-04-29 乾坤科技股份有限公司 微小化与集成化印刷式晶片电阻器
CN100524547C (zh) * 2007-02-14 2009-08-05 光颉科技股份有限公司 电流感应晶片电阻器的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202601344U (zh) * 2012-06-05 2012-12-12 广东风华高新科技股份有限公司 一种耐侵蚀片式电阻器
CN103632778A (zh) * 2012-08-24 2014-03-12 旺诠股份有限公司 芯片式排列电阻器及其制造方法
CN103730222B (zh) * 2014-01-10 2014-10-15 旺诠科技(昆山)有限公司 一种电阻器凸电极反面印刷工艺

Also Published As

Publication number Publication date
CN105551701A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
US9691735B2 (en) Miniaturized SMD diode package and process for producing the same
CN107748230B (zh) 具有框架通路的气体传感器设备和相关方法
CN104822227B (zh) 嵌入式印刷电路板
EP1978472A3 (en) Semiconductor device and method for manufacturing the same
CN104425397B (zh) 一种晶圆级封装方法及封装结构
US20170012081A1 (en) Chip package and manufacturing method thereof
CN105551701B (zh) 一种避免电阻值失效的晶片电阻器的生产方法
EP1953821A3 (en) Semiconductor package substrate
TWI600354B (zh) 具高彎折力之微電阻結構及其製造方法
CN105578778A (zh) 一种单面局部电镀厚金pcb的制作方法
KR20160148097A (ko) Ｐｃｒ 디바이스 및 그 제조 방법
TWI674657B (zh) 晶片封裝基板及其製造方法
WO2007056380A3 (en) An electroplating method in the manufacture of the surface mount precision metal resistor
TWI570825B (zh) 利用黏合劑層疊金屬薄板的半導體檢測板及其製造方法
CN105097757A (zh) 芯片封装基板、芯片封装结构及制作方法
US7955974B2 (en) Formation of a through-electrode by inkjet deposition of resin pastes
CN107708333B (zh) 新能源汽车电池减铜电路板制备方法
JP6340204B2 (ja) 樹脂封止型半導体装置およびその製造方法
US20150245470A1 (en) Flexible substrate embedded with wires and method for fabricating the same
TW201409493A (zh) 晶片式排列電阻器及其製造方法
CN107565922B (zh) Smd陶瓷平面基座的制备方法
CN102740598A (zh) 三层防伪标签pcb板及其制备工艺
CN104538314B (zh) 三层封装基板及封装芯片的制作方法及三层封装基板
CN105702421B (zh) 电子组件及其制造方法
CN105103282A (zh) 层叠金属薄板的半导体检测板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant