CN105103282A - 层叠金属薄板的半导体检测板及其制造方法 - Google Patents

层叠金属薄板的半导体检测板及其制造方法 Download PDF

Info

Publication number
CN105103282A
CN105103282A CN201480021321.8A CN201480021321A CN105103282A CN 105103282 A CN105103282 A CN 105103282A CN 201480021321 A CN201480021321 A CN 201480021321A CN 105103282 A CN105103282 A CN 105103282A
Authority
CN
China
Prior art keywords
thin plate
out console
manufacture method
semiconductor
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480021321.8A
Other languages
English (en)
Inventor
尹璟燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicone Valley Co Ltd
Original Assignee
Silicone Valley Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130142617A external-priority patent/KR101374770B1/ko
Priority claimed from KR1020140035410A external-priority patent/KR101435459B1/ko
Application filed by Silicone Valley Co Ltd filed Critical Silicone Valley Co Ltd
Publication of CN105103282A publication Critical patent/CN105103282A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Weting (AREA)

Abstract

本发明涉及一种用于半导体检测的半导体检测板，特别是涉及一种利用金属薄板制造初级薄板，并对初级薄板进行蚀刻、层叠后垂直切割而制造的层叠金属薄板的半导体检测板及其制造方法。本发明层叠金属薄板的半导体检测板包括第一层，由截面呈四角形并沿Y轴方向具有所定长度的绝缘体构成；和第二层，由至少两个四角形导电体构成，所述四角形导电体每隔所定间距沿Z轴方向贯通四角形截面的绝缘体，所述四角形截面的绝缘体具有与第一层相同的Z轴方向高度和Y轴方向长度；所述第一层和第二层沿X轴方向交替层叠，从而在整体上形成四角形的板，所述板的X轴两端部设有第一层。

Description

层叠金属薄板的半导体检测板及其制造方法
技术领域
本发明涉及一种用于半导体检测的半导体检测板，特别是涉及一种利用金属薄板制造初级薄板，并对初级薄板进行蚀刻、层叠后垂直切割而制造的层叠金属薄板的半导体检测板及其制造方法。
背景技术
通常,制造半导体时通过检测半导体电气性能来确认半导体的制造有无异常。检测半导体电气性能时，将可电接触于半导体元件端子的半导体测试插座插在半导体元件和检测电路板之间。所述半导体测试插座除了应用于半导体元件的检测，还应用于半导体元件制造过程中的老化（Burn-In）试验。
随着半导体元件集成化技术的发达及小型化趋势，半导体元件的端子，即，引线的大小及间隔也趋于微型化。因此，有必要开发一种可使测试插座的导电图形之间形成微小间隔的方法。但是利用现有弹针式（Pogo）半导体测试插座测试集成化半导体元件的方法存在很大的局限性。
特别是，由于用于电连接的半导体测试插座的端子或探头直接与半导体接触，因而易使微小、变薄的半导体受损，并且目前所使用的电极之间最小间隔是250㎛，因此，需要进一步缩小电极之间的距离。
为了解决上述问题，提出了在以弹性材质硅制造的硅片本体上，以垂直方向形成冲孔图形后，向冲孔图形内填充导电粉末而形成导电图形的技术，并广为使用。
但是，填充导电粉末的方法，由于半导体检测板的耐久性差，易使形成导电体的粉末脱落，导致可反复使用的次数减少。
另外，为了形成半导体检测板的微小间距，研制出了将层叠导电薄板与绝缘薄板交替层叠后垂直切割成几十微米的微小厚度，然后重新层叠并再垂直切割的方法，但是，当以微小的厚度进行垂直切割时，由于厚度单薄而易使导电体脱离原位，并且难以切割成微小厚度。
发明内容
本发明的目的是弥补现有技术的不足，提供一种利用导电粉末、并耐久性强的层叠金属薄板的半导体检测板。
本发明的另一目的是提供一种各导电体之间的距离均为几十微米的层叠金属薄板的半导体检测板。
本发明的又一目的是提供一种与采用现有层叠式制造方法相比，制造工艺更加简单的层叠金属薄板的半导体检测板制造方法。
为了达到上述目的本发明采用的技术方案如下：
本发明层叠金属薄板的半导体检测板的制造方法包括在导电性金属薄板上涂布绝缘性第一树脂而制造初级薄板的薄板制造阶段；对所述初级薄板的金属薄板进行蚀刻形成至少两个线条，从而制造至少两个线条状导电体之间相隔所定距离的二级薄板的蚀刻阶段；层叠至少两个二级薄板而制造一个堆叠的层叠阶段；及以所定厚度垂直切割层叠的堆叠的切割阶段。
所述第一树脂包括硅、聚氨酯、PE、PP、PT、PET、PEN、PI、橡胶中的至少一个。
还包括所述蚀刻阶段之后向形成有线条状导电体的二级薄板上部涂覆第二树脂，使所述第二树脂形成绝缘体的涂覆阶段。
所述第二树脂包括硅、聚氨酯、PE、PP、PT、橡胶中的至少一个。
在涂布所述第一树脂或第二树脂之前，向待涂布的表面涂覆底漆，以提高树脂的粘附力。
还包括所述切割阶段之后对检测板表面进行化学镀层以防止导电体氧化的镀敷阶段。
所述金属薄板包括Cu、Au、Ag、Pt、Fe、Al、Ni、Mg、Pb、Zn、Sn、Co、Cr、Mn、C中的至少一个。
本发明层叠金属薄板的半导体检测板的制造方法包括在绝缘性膜的一面粘贴导电性金属薄板而制造初级薄板的薄板制造阶段；对所述初级薄板的金属薄板进行蚀刻形成至少两个线条，从而制造至少两个线条状导电体之间相隔所定距离的二级薄板的蚀刻阶段；层叠至少两个二级薄板而制造一个堆叠的层叠阶段；以所定厚度垂直切割层叠的堆叠的切割阶段。
所述膜包括硅、聚氨酯、PI、PET、PEN、PE、PP、PT、橡胶中的至少一个。
在所述层叠阶段向形成有线条状导电体的二级薄板上面涂覆粘合剂，利用由所述粘合剂构成的粘合层层叠至少两个二级薄板。
所述粘合层包括硅、聚氨酯、PI、PET、PEN、PE、PP、PT、橡胶中的至少一个。
本发明层叠金属薄板的半导体检测板包括第一层，由截面呈四角形并沿Y轴方向具有所定长度的绝缘体构成；和第二层，由至少两个四角形导电体构成，所述四角形导电体每隔所定间距沿Z轴方向贯通四角形截面的绝缘体，所述四角形截面的绝缘体具有与第一层相同的Z轴方向高度和Y轴方向长度；所述第一层和第二层沿X轴方向交替层叠，从而在整体上形成四角形的板，所述板的X轴两端部设有第一层。
所述导电体的上面和下面还包括有镀层。
本发明层叠金属薄板的半导体检测板的有益效果是：由于采用了层叠设置的金属薄板，因此，导电体具有高耐久性。
并且，由于各导电体之间的距离仅为几十微米，间距微小，因此，适用于更为集成化的半导体。
另外，本发明层叠金属薄板的半导体检测板制造方法与现有采用层叠方式的制造方法相比，其制造工艺更加简单，从而可提高生产效率及质量。
附图说明
图1是本发明层叠金属薄板的半导体检测板制造方法的流程图。
图2是本发明层叠金属薄板的半导体检测板制造方法中第一次涂覆底漆阶段示意图。
图3是本发明层叠金属薄板的半导体检测板制造方法中薄板制造阶段示意图。
图4是本发明层叠金属薄板的半导体检测板制造方法中蚀刻阶段示意图。
图5是本发明层叠金属薄板的半导体检测板制造方法中涂覆阶段示意图。
图6是本发明层叠金属薄板的半导体检测板制造方法中层叠阶段涂覆粘合剂时的示意图。
图7是本发明层叠金属薄板的半导体检测板制造方法中层叠阶段示意图。
图8是本发明层叠金属薄板的半导体检测板制造方法中切割阶段示意图。
图9是本发明层叠金属薄板的半导体检测板的结构示意图。
图中，1、金属薄板；2、第一树脂；3、第二树脂；4、膜；5、半导体检测板；6、粘合层；10、粘合剂；11、导电体；21、绝缘体；30、轧辊；40、底漆；50、激光；60、初级薄板；61、二级薄板；62：堆叠。
具体实施方式
本发明可做多种修改，并可以以多种方式实施。本发明结合附图在说明书中对特定实施例进行了详细说明。但是，本发明保护范围并不限定于所述特定实施方式。在权利要求书和说明书及其附图所示的范围之内通过一些修改，可实现不同的实施方式，而这种修改应属于本发明的范围。对类似的构成要素使用了类似标号。
第一、第二等用语可用于说明多种部件，但所述部件却不限定于上述用语，上述用语只用于对各部件进行区别。例如，在不超出本发明权利要求所示范围的前提下可将第一部件命名为第二部件，同样，也可将第二部件命名为第一部件。“及/或”表示多个所记载的相关项目的组合或多个所记载的相关项目中的某一个。
某一部件“连接”或“联结”于另一部件，是指两个部件直接连接或联结，或者通过中间的其它部件连接或联结。但是，如果表述为某一部件“直接连接”或“直接联结”于另一部件时，则表示中间无其它部件。
本申请中使用的用语只用于说明特定实施例，并非限定本发明。单数的表述，只要未从文字上另作明确说明则包括多数。本申请中的“包括”或“具有”等用语用于表示存在说明书中记载的特征、数字、阶段、动作、构成要素、零部件及其组合，应理解为不排除存在或可附加一个或多个其它特征、数字、阶段、动作、构成要素、零部件或其组合的可能性。
下面结合附图对本发明的优选实施方式进行详细说明。附图中对相同部件使用了相同的标号，并省略了对相同部件的重复说明。
下面结合附图对本发明的优选实施方式进行详细说明。
图1是本发明层叠金属薄板的半导体检测板制造方法的流程图，图2是本发明层叠金属薄板的半导体检测板制造方法中第一次涂覆底漆阶段示意图，图3是本发明层叠金属薄板的半导体检测板制造方法中薄板制造阶段示意图，图4是本发明层叠金属薄板的半导体检测板制造方法中蚀刻阶段示意图，图5是本发明层叠金属薄板的半导体检测板制造方法中涂覆阶段示意图，图6是本发明层叠金属薄板的半导体检测板制造方法中层叠阶段涂覆粘合剂时的示意图，图7是本发明层叠金属薄板的半导体检测板制造方法中层叠阶段示意图，图8是本发明层叠金属薄板的半导体检测板制造方法中切割阶段示意图，图9是本发明层叠金属薄板的半导体检测板的结构示意图。
如图1的A1所示，本发明层叠金属薄板的半导体检测板制造方法包括薄板制造阶段S1、蚀刻阶段S2、层叠阶段S3、切割阶段S4。
具体而言，本发明层叠金属薄板的半导体检测板制造方法的实施例1包括：在导电性金属薄板1上涂覆绝缘性第一树脂2而制造初级薄板的薄板制造阶段S1；对所述初级薄板的金属薄板1进行蚀刻形成至少两个线条，从而制造各线条状导电体11之间保持所定距离的二级薄板的蚀刻阶段S2；通过层叠至少两个所述二级薄板而制造一个堆叠62的层叠阶段S3；以所定厚度垂直切割层叠的堆叠62的切割阶段S4。
本发明层叠金属薄板的半导体检测板制造方法的实施例2包括：在绝缘性膜上粘贴导电性金属薄板而制造初级薄板的薄板制造阶段S1；对所述初级薄板的金属薄板进行蚀刻形成至少两个线条，从而制造各线条状导电体之间保持所定距离的二级薄板的蚀刻阶段S2；通过层叠至少两个二级薄板而制造一个堆叠的层叠阶段S3；以所定厚度垂直切割层叠的堆叠的切割阶段S4。
另外，本发明还可以包括如图1中A2所示的底漆涂布阶段S1a、S3a、涂覆阶段S3b和镀敷阶段S5。既可以包括所述底漆涂布阶段S1a、S3a、涂覆阶段S3b和镀敷阶段S5中的一个阶段，也可以包括所述底漆涂布阶段S1a、S3a、涂覆阶段S3b和镀敷阶段S5中的至少两个阶段。
为了方便起见，所述底漆涂布阶段S1a、S3a采用了相同名称（底漆涂布阶段），但是，由于底漆涂布阶段S1a和底漆涂布阶段S3a的执行时间不同，因此，可将其分别表示为第一次底漆涂布阶段S1a和第二次底漆涂布阶段S3a。
如图2所示，本发明层叠金属薄板的半导体检测板制造方法的第一次底漆涂布阶段S1a，在金属薄板1的一面涂布底漆40，提高金属薄板1表面粘合力，为涂覆树脂或粘贴绝缘性膜作准备。
作为优选实施例，所述底漆涂布方法可采用涂覆、印刷、喷射中的一种，涂布量以形成1～2㎛厚度为佳。
所采用的涂布方法或涂布量可根据金属薄板的材质、工艺温度或湿度的不同而不同，也可以省略第一次底漆涂布阶段S1a。
图3a是本发明层叠金属薄板的半导体检测板制造方法的第一实施例中通过涂布第一树脂而制造薄板的薄板制造阶段S1示意图。在薄板制造阶段，向金属薄板1或通过所述第一次底漆涂布阶段S1a涂布了底漆40的金属薄板1的一面涂布第一树脂2，所述第一树脂2的涂布方法可采用涂覆、印刷、喷射中的一种。
所述第一树脂2可包括硅、聚氨酯、PP、PE、PT、橡胶中的一个，并且，也可利用多个喷嘴迅速进行大面积喷射。
所述第一树脂2涂布于金属薄板1的一面而涂覆表面时，所述金属薄板1的一面形成第一树脂层，从而完成第一薄板的制造。
并且，所述第一树脂层（以下称为绝缘体21）因具有绝缘性等树脂系列特性，因而可发挥绝缘体的作用。
为了提高质量，所述绝缘体21的涂覆厚度以5～30㎛为最佳，但是，也可以根据需要调节第一树脂2的涂布量，使其涂覆厚度达到1～500㎛。
作为另一实施例，在金属薄板1上形成绝缘体21时，除了可以采用涂覆方法之外，也可以利用粘合剂将树脂系列薄板粘贴于金属薄板1，以此制造初级薄板，或者，通过PVD（Physical Vapor Deposition）、CVD（Chemical Vapor Deposition）等沉积方法在金属薄板1的一面沉积粘合树脂。
图3b是本发明层叠金属薄板的半导体检测板制造方法的第二实施例中利用粘合剂10粘贴膜4的薄板制造阶段 S1示意图。在所述薄板制造阶段S1，向膜4的一面喷射粘合剂10或底漆（以下称为粘合剂）后，通过所述粘合剂在膜4的一面粘合金属薄板1。
作为优选实施例，所述粘合剂10的涂布方法可采用涂覆、印刷、喷射中的一种方法，涂覆厚度最好是1～50㎛。
所选用的粘合剂硬化后应具有绝缘性。为了提高绝缘性，可在所述粘合剂内增加硅、聚氨酯、PI、PET、PEN、PE、PP、PT、橡胶中的一种，或将硅、聚氨酯、PI、PET、PEN、PE、PP、PT、橡胶中的一种作为粘合剂以液状进行涂布。
所述膜4可以使用包括硅、聚氨酯、PI、PET、PEN、PE、PP、PT、橡胶中一种的膜，所述金属薄板1可以使用包括Cu、Au、Ag、Pt、Fe、Al、Ni、Mg、Pb、Zn、Sn、Co、Cr、Mn、C中至少一种的金属薄板。
所述膜4及金属薄板1通过粘合剂制造成一个初级薄板60，为了调节所述初级薄板60的厚度或提高所述膜4与金属薄板1之间的粘合力，可以利用压辊30或压力机（未图示）对初级薄板60的上、下面进行施压。
作为优先实施例，为了进一步缩小导电体之间的距离，最好使用厚度为1～100㎛的膜4，但根据需要（用途及待测端子间距离）也可以使用厚度为1～5000㎛的膜4。
另外，为了获得更微小的导电体，最好使用厚度为1～100㎛的金属薄板1，但根据需要（用途及待测端子厚度）也可以使用厚度为1～5000㎛的金属薄板1。
如图4所示，在本发明层叠金属薄板的半导体检测板制造方法中的蚀刻阶段S2，翻转初级薄板后对金属薄板1进行蚀刻，加工成二级薄板。具体而言，先翻转初级薄板，使其上、下面颠倒，之后对位于初级薄板一面（以下称为上部）的金属薄板1进行蚀刻，制造出多个线条（Line）状导电体11。所述线条状金属薄板（以下称为导电体11）相隔所定距离。
作为优选实施例，蚀刻金属薄板1时，最好使所述导电体11之间的间距与第一树脂2或膜4的厚度1～50㎛相同。即，蚀刻后形成的所述导电体11之间的距离要与第一树脂2或膜4的厚度保持一致，因此，其大小随第一树脂2或膜4的厚度发生变化。
并且，蚀刻厚度应与初期金属薄板1的厚度相同，以使每个导电体11间不相互接触。最好对位于绝缘体21端部的金属薄板1进行全面蚀刻，以使位于端部的导电体11与位于下部的绝缘体21端部保持所定距离并位于内侧。
作为优选实施例，进行蚀刻时，可利用激光50去除形成导电体11以外的其它部分，但也可以利用化学腐蚀方法（蚀刻），在待形成导电体11的部分包覆光刻胶，去除形成导电体11以外的其它部分。
并且，可以通过调节蚀刻间距来调节导电体11之间的间隔（Pitch）。当利用激光进行蚀刻时，根据激光的入射角度可形成截面呈四角形的导电体11，导电体截面也可呈梯形、平行四边形、三角形，并且，可以利用多条激光50可同时在更宽的范围快速进行蚀刻。
如图5a所示，在本发明层叠金属薄板的半导体检测板制造方法的第一实施例的第二次底漆涂布阶段S3a，向设有导电体11的二级薄板上面涂布底漆40，从而提高表面粘附力，并为涂覆第二树脂3做好前期准备。
作为优选实施例，所述底漆的涂布方法可采用涂覆、印刷、喷射中的一种，所使用的涂布量以形成1～2㎛的厚度为最佳。
第二次底漆涂布阶段是涂覆树脂之前的辅助工序，主要是为了生产出优质半导体检测板。但是，采用的涂布方法或涂布量可随材质、温度和湿度的不同而不同。而且，还可以省略所述第二次底漆涂布阶段S3a。
如图5b所示，在本发明层叠金属薄板的半导体检测板制造方法的第一实施例的涂覆阶段S3b，向二级薄板或通过所述第二次底漆涂布阶段S3a涂布了底漆40的二级薄板的上面涂布第二树脂3，也就是利用所述第二树脂3涂覆二级薄板的上面。
所述第二树脂3可包括硅、聚氨酯、PP、PE、PT、橡胶中的一种，可以利用多个喷嘴迅速进行大面积喷射。
通过涂覆所述第二树脂3，所述二级薄板的上面形成第二树脂层，如图5b的B或C所示，所述第二树脂层与第一树脂层一样发挥绝缘体作用。
为了提高质量，所述第二树脂层（以下称为绝缘体）的涂覆厚度最好与导电体11的高度（金属薄板1的厚度）相同，为10～50㎛，如图5b的B所示。但是，可根据需要调节涂覆量，使涂覆厚度高于导电体11高度（如图5b的C）或低于导电体11高度。
树脂最好使用与第一树脂2相同的树脂，但是，根据需要也可涂覆其他成份的树脂。
并且，根据需要，可省略涂覆阶段，如图5b的A所示。当省略涂覆阶段时，在层叠阶段S3，由于另一个二级薄板的绝缘体层叠在一面形成有导电体的二级薄板的上面，其包覆效果与涂覆效果相同。
图6是本发明层叠金属薄板的半导体检测板制造方法的第二实施例中利用粘合剂的层叠阶段示意图。所述层叠阶段包括通过涂布粘合剂来形成粘合层及层叠的程序。
具体而言，如图6的401所示，在所述层叠阶段S3，向设置于二级薄板61的一面的导电体11的上面涂布粘合剂10而形成粘合层6，所述粘合层6可以形成如图6的402中A或B所示的形状。
作为优选实施例，所述粘合剂10的涂布方法可采用涂覆、印刷、喷射中的一种。当呈如图6的402中A所示的形状时，所述粘合剂10的涂布厚度最好与导电体11的高度相同，当呈如图6的402中B所示的形状时，所述粘合剂10的涂布厚度最好高于导电体11的高度。
如图7所示，本发明层叠金属薄板的半导体检测板制造方法的层叠阶段S3，在所述二级薄板的上面平行层叠多个二级薄板，使二级薄板的达到所定高度，从而形成一个堆叠62。
并且，层叠多个二级薄板时，在每个二级薄板的上面涂布粘合剂，以使所述二级薄板之间相互固定。
选用的所述粘合剂硬化后应具有绝缘性。为了提高绝缘性，可在粘合剂内增添硅、聚氨酯、PP、PE、PT、橡胶中的一种。
并且，也可以将硅、聚氨酯、PP、PE、PT、橡胶中的一种作为粘合剂以液状进行涂布。
所述粘合剂的涂布方法可采用涂覆、印刷、喷射中的一种。粘合剂的涂布厚度最好为1～10㎛，但是，涂布量可根据材质、温度、湿度的不同而有所不同，并且对涂布量无特别的限制，只要涂布后能够粘附即可。
作为优选实施例，先在一个二级薄板的上面涂布粘合剂后，放置另一个二级薄板进行层叠，之后加热、加压使之硬化，然后再利用粘合剂层叠又一个二级薄板，依此反复逐一进行层叠。
作为另一实施例，也可以在一个二级薄板的上面涂布粘合剂后，放置另一个二级薄板进行层叠，然后利用粘合剂再层叠一个二级薄板。通过这种方法制造出一个堆叠62后，进行加热、加压使之硬化。
加热、加压是用于硬化的方法之一，也可以只采用加热、加压中的一种或通过自然干燥进行硬化。
所述加热温度最好为50～120℃，但只要其温度高于常温，能够提高硬化速度，且低于所用绝缘体的熔点即可，没有特别的限制。
并且，施加压力的大小取决于所用绝缘体的材质。压力大小以层叠的堆叠62截面宽度的变化率保持在1～10%为最佳。
因此，通过所述层叠方法二级薄板被制造成一个堆叠62，堆叠62的截面呈在四角形绝缘体21内多个导电体11按所定间距以多个列及多个行排列的形状。
如图8所示，本发明层叠金属薄板的半导体检测板制造方法的切割阶段S4，沿横向以所定距离垂直切割堆叠62，从而制造多个半导体检测板5。
具体而言，从堆叠62的形成有导电体11的一面开始，以所定距离进行平行于这一面的垂直切割。可以利用激光50或金属丝、刀刃等切割工具中的一种进行切割。
并且，所述垂直切割可在堆叠62的一侧按所定间距依次进行或在多个位置同时进行。
所述切割间距最好可使半导体检测板5的厚度达到1～3mm，但也可以根据半导体检测板5的使用条件等各种因素调节切割间距。
如图9所示，本发明层叠金属薄板的半导体检测板经过切割阶段S4之后成为一个半导体检测板5。还可增加对所述半导体检测板5进行涂镀的镀敷阶段S5（未图示）。
由通过本发明第一实施例或第二实施例层叠金属薄板的半导体检测板制造方法制造的金属薄板层叠而成的半导体检测板包括第一层21a和第二层21b，所述第一层21a由截面呈四角形、沿Y轴方向具有所定长度的绝缘体构成；所述第二层21b由多个四角形导电体11构成，所述四角形导电体11每隔所定距离沿Z轴方向贯通四角形截面的绝缘体（以粘合剂构成的粘合层），所述四角形截面的绝缘体的Z轴方向高度和Y轴方向长度分别与所述第一层21a的Z轴方向高度和Y轴方向长度相同。所述第一层21a和第二层21b沿X轴方向交替层叠，从而在整体上形成四角形的板。所述板的X轴向两端设有第一层21a。
如上所述，通过切割阶段S4制造的半导体检测板5的上面和下面的形状相同，侧面均由绝缘体形成。
另外，如图9的A1所示，形成有第一层21a及第二层21b。所述第一层21a的截面呈四角形，沿Y轴方向具有所定长度，并由绝缘体构成；所述第二层21b位于所述第一层21a的X轴方向侧面，并由高度与所述第一层21a的Z轴向高度相同、截面呈四角形的绝缘体构成。所述第二层21b上沿Z轴方向贯通有多个Z轴向高度相同、沿Y轴方向相隔所定距离的半导体11。
在所述第一层21a的X轴方向的侧面，所述第二层21b与第一层21a交替层叠，X轴向的两端部形成有第一层21a。
如上所述，多个第一层21a与第二层21b交替层叠，从而形成四角形的半导体检测板5。
并且，在所述第二层21b Y轴方向的两端不设置导电体11，侧面总是由绝缘体构成。
在制造过程中所述第一层21a和第二层21b通过加热、加压等层叠阶段S3熔融结合，因此半导体检测板5看上去像一个绝缘体。
如图9 的B3所示，形成于第二层21b的导电体11有可能偏向第一层21a，这是因制造半导体检测板5时，层叠阶段S3b的涂覆方法不同而造成的，即，此时涂覆后的绝缘体高度大于导电体11的高度。
如果图9 中B3所示的板通过层叠后形成图9 中B2所示的一个薄板，那么，与图9中A2相比，导电体11之间在X轴方向上的距离更大，这是由于虽然导电体11的厚度H1相同，但绝缘体高度H2不同。
作为优选实施例，各导电体之间的间隔最好为10～50㎛，导电体的厚度H1最好为5～30㎛，但也可根据树脂的涂覆厚度和金属薄板的厚度而改变，也可以对通过蚀刻形成的导电体的上面进行部分蚀刻，以形成厚度更小的导电体。
为了防止露出于半导体检测板5上面及下面的导电体11腐蚀，可在切割阶段S4之后增加镀敷阶段S5，对各导电体11的上、下面进行镀敷。经过镀敷阶段S5得到镀敷的半导体检测板5，其导电体11的上面和下面包括有镀层。
所述镀敷阶段S5虽然对各半导体检测板5的整个外面进行镀敷，但由于导电体11之外的绝缘体21不粘合镀敷材料，因此，不能进行镀敷。
因此，只会镀敷向外露出的各导电体11的上面和下面。
作为优选实施例，最好不接收外供电能，采用化学镀方法，借助还原剂的作用以自催化方式还原金属盐水溶液中的金属离子，析出被处理物表面上的金属。为了提高镀敷质量，也可以分第一次镀敷和第二次镀敷。
第一次镀敷与第二次镀敷的镀敷材料可以相异，并通过比较导电体的反应性（金属原子氧化后成为阳离子的倾向）确定要镀敷的金属。导电体11使用的金属反应性最高，其次是第一次镀敷金属、之后是第二次镀敷金属。
从而，可以根据金属的反应性防止镀敷后的导电体11表面发生腐蚀。
比如，使用Cu作为导电体11，当只进行第一次镀敷时，使用Au、Ag等反应性低于Cu的金属进行镀敷。
使用Cu作为导电体11，当进行第一次镀敷和第二次镀敷时，使用Ni、Ag等反应性低于Cu的金属进行第一次镀敷后，使用反应性低于第一次镀敷时使用的金属的Pt、Au等进行第二次镀敷。
作为优选实施例，只进行第一次镀敷时，镀敷厚度最好为1～10㎛，如果进行第一次镀敷和第二次镀敷时，镀敷总厚度最好为1～15㎛。
上述的说明仅是根据附图对本发明优选实施例进行的详细描述，但本发明保护范围并不限定于上述实施方式。在权利要求书和说明书及其附图所示的范围之内通过一些修改，可实现不同的实施方式，而这种修改应属于本发明的范围。

Claims (13)

1.一种层叠金属薄板的半导体检测板的制造方法，其特征在于：包括在导电性金属薄板（1）上涂布绝缘性第一树脂（2）而制造初级薄板的薄板制造阶段（S1）；对所述初级薄板的金属薄板（1）进行蚀刻形成至少两个线条，从而制造至少两个线条状导电体（11）之间相隔所定距离的二级薄板的蚀刻阶段（S2）；层叠至少两个二级薄板而制造一个堆叠（62）的层叠阶段（S3）；及以所定厚度垂直切割层叠的堆叠（62）的切割阶段（S4）。
2.根据权利要求1所述的层叠金属薄板的半导体检测板的制造方法，其特征在于：所述第一树脂（2）包括硅、聚氨酯、PE、PP、PT、橡胶中的至少一个。
3.根据权利要求1所述的层叠金属薄板的半导体检测板的制造方法，其特征在于：还包括所述蚀刻阶段之后向形成有线条状导电体（11）的二级薄板上部涂覆第二树脂（3），使所述第二树脂（3）形成绝缘体的涂覆阶段。
4.根据权利要求2所述的层叠金属薄板的半导体检测板的制造方法，其特征在于：所述第二树脂（3）包括硅、聚氨酯、PE、PP、PT、橡胶中的至少一个。
5.根据权利要求1或3所述的层叠金属薄板的半导体检测板的制造方法，其特征在于：在涂布所述第一树脂（2）或第二树脂（3）之前，向待涂布的表面涂覆底漆（40），以提高树脂的粘附力。
6.一种层叠金属薄板的半导体检测板的制造方法，其特征在于：包括在绝缘性膜的一面粘贴导电性金属薄板而制造初级薄板的薄板制造阶段（S1）；对所述初级薄板的金属薄板进行蚀刻形成至少两个线条，从而制造至少两个线条状导电体（11）之间相隔所定距离的二级薄板的蚀刻阶段（S2）；层叠至少两个二级薄板而制造一个堆叠的层叠阶段（S3）；以所定厚度垂直切割层叠的堆叠的切割阶段（S4）。
7.根据权利要求6所述的层叠金属薄板的半导体检测板的制造方法，其特征在于：所述膜包括硅、聚氨酯、PI、PET、PEN、PE、PP、PT、橡胶中的至少一个。
8.根据权利要求6所述的层叠金属薄板的半导体检测板的制造方法，其特征在于：在所述层叠阶段向形成有线条状导电体的二级薄板上面涂覆粘合剂，利用由所述粘合剂构成的粘合层层叠至少两个二级薄板。
9.根据权利要求8所述的层叠金属薄板的半导体检测板的制造方法，其特征在于：所述粘合层包括硅、聚氨酯、PI、PET、PEN、PE、PP、PT、橡胶中的至少一个。
10.根据权利要求1或6所述的层叠金属薄板的半导体检测板的制造方法，其特征在于：还包括所述切割阶段之后对检测板表面进行化学镀层以防止导电体（11）氧化的镀敷阶段。
11.根据权利要求1或6所述的层叠金属薄板的半导体检测板的制造方法，其特征在于：所述金属薄板（1）包括Cu、Au、Ag、Pt、Fe、Al、Ni、Mg、Pb、Zn、Sn、Co、Cr、Mn、C中的至少一个。
12.一种层叠金属薄板的半导体检测板，其特征在于：包括第一层（21a），由截面呈四角形并沿Y轴方向具有所定长度的绝缘体构成；和第二层（21b），由至少两个四角形导电体（11）构成，所述四角形导电体（11）每隔所定间距沿Z轴方向贯通四角形截面的绝缘体，所述四角形截面的绝缘体具有与第一层相同的Z轴方向高度和Y轴方向长度；所述第一层（21a）和第二层(21b)沿X轴方向交替层叠，从而在整体上形成四角形的板，所述板的X轴两端部设有第一层（21a）。
13.根据权利要求12所述的层叠金属薄板的半导体检测板，其特征在于：所述导电体（11）的上面和下面还包括有镀层。
CN201480021321.8A 2013-11-22 2014-04-03 层叠金属薄板的半导体检测板及其制造方法 Pending CN105103282A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020130142617A KR101374770B1 (ko) 2013-11-22 2013-11-22 금속 박판의 적층을 이용한 반도체 검사 패드 및 제조방법
KR10-2013-0142617 2013-11-22
KR1020140035410A KR101435459B1 (ko) 2014-03-26 2014-03-26 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법
KR10-2014-0035410 2014-03-26
PCT/KR2014/002861 WO2015076465A1 (ko) 2013-11-22 2014-04-03 금속 박판을 적층한 반도체 검사 패드 및 제조방법

Publications (1)

Publication Number Publication Date
CN105103282A true CN105103282A (zh) 2015-11-25

Family

ID=53179714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480021321.8A Pending CN105103282A (zh) 2013-11-22 2014-04-03 层叠金属薄板的半导体检测板及其制造方法

Country Status (5)

Country Link
US (1) US20160254201A1 (zh)
EP (1) EP2947685A4 (zh)
JP (1) JP2016536566A (zh)
CN (1) CN105103282A (zh)
WO (1) WO2015076465A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118146725A (zh) * 2024-04-30 2024-06-07 苏州微飞半导体有限公司 一种用于ic测试的垂直导电胶制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435459B1 (ko) * 2014-03-26 2014-08-28 실리콘밸리(주) 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법
US10840394B2 (en) 2015-09-25 2020-11-17 Total Marketing Services Conductive strip based mask for metallization of semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010029119A1 (en) * 2000-04-04 2001-10-11 Chung Kevin Kwong-Tai Fine-pitch flexible electrical connector, and method for making same
US20020155661A1 (en) * 1999-10-28 2002-10-24 Massingill Thomas J. Multi-chip module and method for forming and method for deplating defective capacitors
CN101522408A (zh) * 2006-08-07 2009-09-02 印可得株式会社 覆金属层压板的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2788755B2 (ja) * 1989-06-05 1998-08-20 古河電気工業株式会社 電子部品実装用パッドの製造方法
JP3558298B2 (ja) * 1991-03-15 2004-08-25 ソニー株式会社 電極集合体、ｉｃソケット、ｉｃテスター、および電極集合体の製造方法
JPH06174750A (ja) * 1992-12-09 1994-06-24 Sharp Corp 液晶パネル検査用プローバー
JPH09135042A (ja) * 1995-11-10 1997-05-20 Daikin Ind Ltd 超伝導接続用パッドおよびその製造方法
KR19980060598A (ko) * 1996-12-31 1998-10-07 김영환 반도체소자의 본딩 패드 제조방법
US5976391A (en) * 1998-01-13 1999-11-02 Ford Motor Company Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same
EP1487057A4 (en) * 2002-03-20 2006-08-16 J S T Mfg Co Ltd Anisotropic Conductive Sheet Material And Method Of Making It
AU2003220945A1 (en) * 2002-03-20 2003-09-29 J.S.T. Mfg. Co., Ltd. Anisotropic conductive sheet and its manufacturing method
JP2005033069A (ja) * 2003-07-09 2005-02-03 Hitachi Powdered Metals Co Ltd 熱電変換素子用熱応力緩和パッドの製造方法
WO2008018719A1 (en) * 2006-08-07 2008-02-14 Inktec Co., Ltd. Manufacturing methods for metal clad laminates
US7982380B2 (en) * 2006-08-18 2011-07-19 Dai Nippon Printing Co., Ltd. Front filter for plasma display and plasma display
GB0620955D0 (en) * 2006-10-20 2006-11-29 Speakman Stuart P Methods and apparatus for the manufacture of microstructures
TWI377624B (en) * 2008-05-13 2012-11-21 Ind Tech Res Inst Conducting film structure, fabrication method thereof, and conducting film type probe device for ic
WO2013069683A1 (ja) * 2011-11-07 2013-05-16 王子ホールディングス株式会社 静電容量式タッチパネル付き表示装置、静電容量式タッチパネル
RU2592895C2 (ru) * 2012-03-06 2016-07-27 Ниппон Стил Энд Сумитомо Метал Корпорейшн Металлический лист с предварительным покрытием для применения в автомобилях, имеющий превосходную пригодность к контактной сварке, коррозионную стойкость и формуемость
KR101435459B1 (ko) * 2014-03-26 2014-08-28 실리콘밸리(주) 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020155661A1 (en) * 1999-10-28 2002-10-24 Massingill Thomas J. Multi-chip module and method for forming and method for deplating defective capacitors
US20010029119A1 (en) * 2000-04-04 2001-10-11 Chung Kevin Kwong-Tai Fine-pitch flexible electrical connector, and method for making same
CN101522408A (zh) * 2006-08-07 2009-09-02 印可得株式会社 覆金属层压板的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118146725A (zh) * 2024-04-30 2024-06-07 苏州微飞半导体有限公司 一种用于ic测试的垂直导电胶制作方法
CN118146725B (zh) * 2024-04-30 2024-08-20 苏州微飞半导体有限公司 一种用于ic测试的垂直导电胶制作方法

Also Published As

Publication number Publication date
US20160254201A1 (en) 2016-09-01
EP2947685A4 (en) 2016-04-27
EP2947685A1 (en) 2015-11-25
WO2015076465A1 (ko) 2015-05-28
JP2016536566A (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
CN104755943B (zh) 电接触构件
CN102891006B (zh) 电子部件及电子部件的制造方法
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
US20090237865A1 (en) Solid electrolytic capacitor and method for manufacturing same
CN108811523A (zh) 柔性印刷电路板、连接体的制造方法和连接体
CN107006130A (zh) 立体配线基板的制造方法、立体配线基板、立体配线基板用基材
CN105122437A (zh) 利用粘合剂层叠金属薄板的半导体检测板及其制造方法
CN105103282A (zh) 层叠金属薄板的半导体检测板及其制造方法
KR101374770B1 (ko) 금속 박판의 적층을 이용한 반도체 검사 패드 및 제조방법
TWI760391B (zh) 導電粒子配置膜、其製造方法、檢查探頭單元、導通檢查方法、及連接器單元
JP2020027859A (ja) 電気コネクターの製造方法
JP6422913B2 (ja) 異方導電性シートおよびその製造方法
US20120151763A1 (en) Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component using the same
KR102472269B1 (ko) 코일 코팅 방법
CN103632778B (zh) 芯片式排列电阻器
US7955974B2 (en) Formation of a through-electrode by inkjet deposition of resin pastes
CN103443633B (zh) 用于测试半导体器件的接触件的制造方法
KR20080010894A (ko) 세라믹 부품 및 그 제조방법
CN105551701B (zh) 一种避免电阻值失效的晶片电阻器的生产方法
US20080278185A1 (en) Electrical contact device and its manufacturing process
CN113571479B (zh) 芯片封装组件的测试方法
KR20200066310A (ko) 전기 커넥터 및 그 제조 방법
JP2009008450A (ja) プローブの製作方法及びプローブカードの製造方法
US20100221412A1 (en) Method for manufacturing a substrate
JP6647124B2 (ja) 固体電解コンデンサ、および固体電解コンデンサの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151125

WD01 Invention patent application deemed withdrawn after publication