CN105531643A - 半导体集成电路及具备半导体集成电路的设备探测系统 - Google Patents

Abstract

提供一种半导体集成电路，虽然始终探测设备的连接的有无却能够实现低功耗化。半导体集成电路(1)具备：包含探测用焊盘(2a)以及通信用焊盘(2b)的第1焊盘；和多个IO单元(3)，具有接受探测用焊盘以及通信用焊盘的电压的高耐压设备(3a)、以及输出该电压被降压后的电压的低耐压设备(3b)。还具备：主电路(4)，其基于从与探测用焊盘连接的IO单元输出的电压来探测设备(5)的连接，并能够与设备进行数据通信；和副电路(6)，其与连接于探测用焊盘的IO单元所包含的高耐压设备连接，基于探测用焊盘的电压来探测设备的连接。

Description

半导体集成电路及具备半导体集成电路的设备探测系统

技术领域

本公开涉及半导体集成电路，尤其涉及降低功耗的技术。

背景技术

以往，在连接了个人电脑等和设备的系统中，已知一种在它们之间进行数据通信的技术。在专利文献1中公开了如下技术：在连接了个人电脑和CD-ROM(CompactDiscReadOnlyMemory)驱动器的情况下，能够在它们之间进行数据通信等，另一方面，在从个人电脑取下了CD-ROM驱动器的情况下，对CD-ROM驱动器的电源进行断开控制。

一般来说，在系统中，以更长时间的利用为目的，很多时候期望低功耗化，因此有时停止向搭载于系统的多个功能模块中不需要工作的功能模块的电源供给等，来实现低功耗化。例如，在未连接设备的情况下，不需要用于与设备进行数据通信的功能模块的工作，因此通过阻断向该功能模块的电源供给能够降低功耗。

然而，在这种系统中，为了在连接了设备的情况下开始与设备的数据通信，需要设置探测设备的连接的功能，并使该功能始终有效。

在与设备进行数据通信的系统中，作为各种功能模块的半导体集成电路很多时候为了动作的高速化而使用以低电压来驱动的低耐压晶体管。另一方面，进行与外部的通信的部分，出于与现有系统、接口标准的匹配性，使用以高电压来驱动的高耐压晶体管。因此，施加于与设备连接的焊盘(pad)的电压，通过与该焊盘连接的IO单元被降压后提供给各种功能模块。然后，在各种功能模块的处理后，通过IO单元被升压，并从焊盘输出。即，构成数据通信功能、设备探测功能的半导体集成电路使用低耐压晶体管。

在先技术文献

专利文献

专利文献1：JP特开平11-313440号公报

发明内容

但是，由于低耐压晶体管的漏电流比较多，因此使使用了低耐压晶体管的设备探测功能始终工作会导致半导体集成电路的功耗的增大，结果是系统整体的低功耗化会受到阻碍。

鉴于这样的问题点，本公开的课题在于，提供一种虽然始终探测设备的连接的有无却能够实现低功耗化的半导体集成电路。

为了解决上述课题，本公开采取了如下解决手段。即，探测设备的连接的有无并能够与设备进行数据通信的半导体集成电路具备：第1焊盘，其包含用于探测半导体集成电路与设备的连接的有无的探测用焊盘、以及用于与设备进行数据通信的通信用焊盘。还具备：多个第1IO单元，具有与探测用焊盘以及通信用焊盘分别连接并且接受焊盘的电压的高耐压设备、以及输出高耐压设备所接受的电压被降压后的电压的低耐压设备；主电路，其与各第1IO单元的低耐压设备连接，基于从与探测用焊盘连接的IO单元输出的电压来探测设备的连接的有无，并且在探测结果表示连接了设备的情况下，能够经由与通信用焊盘连接的第1IO单元与设备进行数据通信；和副电路，其与连接于探测用焊盘的第1IO单元所包含的高耐压设备中的任一个连接，并基于探测用焊盘的电压来探测设备的连接的有无。

由此，主电路经由IO单元与探测用焊盘以及通信用焊盘分别连接，能够探测设备的连接的有无，在连接了设备的情况下，能够经由与通信用焊盘连接的IO单元进行数据通信。此外，探测用焊盘以及通信用焊盘的电压由IO单元降压后被供给至主电路。

因此，主电路可以使用能够以比探测用焊盘以及通信用焊盘的电压低的电压来执行动作的低耐压晶体管。由于低耐压晶体管的动作比高耐压晶体管高速，因此例如能够实现与设备的数据通信所涉及的处理的高速化。此外，主电路能够基于由IO单元降压后的电压来探测设备。

另一方面，对副电路供给与探测用焊盘的电压同电位的电压。因此，副电路可以使用能够以探测用焊盘的电压来执行动作的高耐压晶体管。此外，副电路能够基于探测用焊盘的电压来探测设备的连接。

例如，在能够进行与设备的数据通信的半导体集成电路中，在未连接设备的情况下，不需要使数据通信的功能有效，因此通过将该功能停止能够实现低功耗化。然而，为连接设备并与该设备进行数据通信时做准备，希望使探测设备的连接的功能始终有效。以往，具有设备的探测功能的电路使用低耐压晶体管，因此若该探测功能始终有效，则由于低耐压晶体管的漏电流特性，从而功耗增大。

相对于此，在本公开所涉及的半导体集成电路中，能够由使用了不同的耐压的晶体管的主电路以及副电路来分别探测设备的连接。例如，在需要主电路的工作的情况下，能够通过主电路来探测设备的连接，另一方面，在不需要主电路的工作的情况下，能够通过副电路来探测设备的连接。由此，能够始终探测设备的连接。

此外，一般来说，高耐压晶体管的漏电流比低耐压晶体管少。因此，若停止向使用了低耐压晶体管的主电路的电源供给，并使使用了高耐压晶体管的副电路的设备的探测功能有效，则主电路的功耗较少即可，并且能够抑制副电路中的漏电流，因此能够实现有效的低功耗化。

另外，也可以在副电路探测到设备的连接的情况下，开始向主电路的电源供给。

此外，副电路只要具有设备的探测功能即可，因此副电路不需要用于与设备进行数据通信的时钟。即，副电路不需要对时钟进行处理的功能模块等，因此能够以比较简单的电路来构成副电路，并且能够实现更低功耗化。

此外，在具备上述半导体集成电路的设备探测系统中，半导体集成电路具备：第2IO单元，其具有接受表示主电路的探测结果的信号的低耐压设备、以及输出低耐压设备所接受的电压被升压后的电压的高耐压设备；和第2焊盘，其能够将从第2IO单元的高耐压设备输出的电压输出到半导体集成电路的外部。进而作为副电路的探测结果的输出，与连接于第2焊盘的第2IO单元所包含的高耐压设备中的任一个连接。设备探测系统具备控制电路，该控制电路在来自第2焊盘的信号表示连接了设备的情况下，对供给至主电路的电源进行接通控制。

由此，例如，在半导体集成电路未连接设备，且未对主电路供给电源的情况下，若副电路探测到设备的连接，则能够通过控制电路，对主电路供给电源。即，能够通过在半导体集成电路连接设备，从而主电路自动地开始工作。此外，通过使用能够实现低功耗化的半导体集成电路，能够降低设备探测系统的功耗。

根据本公开，能够提供虽然始终探测设备的连接的有无却能够实现低功耗化的半导体集成电路。

附图说明

图1是第1实施方式所涉及的半导体集成电路的构成图。

图2是表示IO单元的具体例的构成图。

图3是第2实施方式所涉及的设备探测系统的构成图。

图4是第2实施方式的变形例所涉及的设备探测系统的构成图。

图5是表示副电路的具体例的构成图。

图6是表示状态探测电路的具体例的构成图。

图7是表示副电路的具体例的另外的构成图。

图8是表示副电路的具体例的另外的构成图。

图9是表示副电路的具体例的另外的构成图。

图10(A)(B)是表示滤波器电路的具体例的构成图。

图11是表示具备ESD保护电路的LSI的主要部分的构成图。

图12是表示图11的ESD保护电路的具体例的另外的构成图。

图13是表示能够稳定地确定被锁存的值的构成的LSI的主要部分的构成图。

图14是表示锁存电路的具体例的构成图。

图15是图14的锁存电路的详细的电路图。

图16是表示锁存电路的具体例的另外的构成图。

图17是图16的锁存电路的详细的电路图。

图18是表示锁存电路的具体例的另外的构成图。

图19是图18的锁存电路的详细的电路图。

图20是表示锁存电路的具体例的另外的构成图。

图21是图20的锁存电路的详细的电路图。

图22是第3实施方式所涉及的设备探测系统的构成图。

图23(A)(B)是表示图22的2次ESD保护电路的具体例的构成图。

具体实施方式

<第1实施方式>

图1是第1实施方式所涉及的半导体集成电路的构成图。本实施方式所涉及的半导体集成电路1(以下，表记为LSI1)例如搭载于个人电脑，构成为能够探测SD卡等的设备5是否被插入到个人电脑的卡槽中，并能够与设备5进行数据通信。

LSI1具有多个第1焊盘2(以下，仅表记为焊盘2)、多个第1IO单元3(以下，仅表记为IO单元3)、主电路4、和副电路6。

焊盘2具有用于探测设备5是否连接于LSI1的探测用焊盘2a和用于与设备5进行数据通信的通信用焊盘2b。探测用焊盘2a以及通信用焊盘2b的数量任意。

IO单元3构成为对施加于焊盘2的电压进行降压并输出。IO单元3由如下部分构成：与焊盘2连接，接受焊盘2的电压的高耐压设备3a；对高耐压设备3a所接受的电压进行变压的电平移动电路22(图2)；和输出由电平移动电路22变压后的电压的低耐压设备3b。另外，焊盘2也可以具有上述以外的焊盘，在此情况下，只要设置与该焊盘对应的IO单元即可。

图2是表示IO单元的具体例的构成图。在图2中，高耐压设备3a与焊盘2连接，例如可以由3.3V的高耐压晶体管构成。此外，低耐压设备3b经由电平移动电路22与高耐压设备3a连接，例如可以由1.1V的低耐压晶体管构成。通过如图2那样构成IO单元3，能够经由电平移动电路22，在高耐压设备3a与低耐压设备3b之间进行电压的变压。

电平移动电路22可以由如下部分构成：对高耐压设备3a的电压进行降压并输出到低耐压设备3b的电平降低电路22a；和对低耐压设备3b的电压进行升压并输出到高耐压设备3a的电平提高电路22b。由此，焊盘2的电压，能够经由高耐压设备3a、电平降低电路22a、以及低耐压设备3b进行降压，另一方面，主电路4的电压能够经由低耐压设备3b、电平提高电路22b、以及高耐压设备3a进行升压。

另外，在IO单元3中，在仅需要输入的功能的情况下，也可以省略输出的功能，在仅需要输出的功能的情况下，也可以省略输入的功能。即，IO单元3也可以包含仅具有输入输出的功能中的一方的功能的IO单元。

回到图1，主电路4与IO单元3所包含的低耐压设备3b连接。主电路4具有能够基于从与探测用焊盘2a连接的IO单元3的低耐压设备3b输出的电压，来探测设备5是否连接于LSI1的功能模块。此外，主电路4具有在探测到设备5的连接的情况下，能够经由通信用焊盘2b以及与通信用焊盘2b连接的IO单元3，使用给定的协议，与设备5进行数据通信的功能模块。焊盘2的电压被IO单元3降压后被供给至主电路4。

另外，主电路4也可以具有上述的功能模块以外的功能模块。

副电路6与连接于探测用焊盘2a的IO单元3所包含的高耐压设备3a连接。副电路6具有能够基于探测用焊盘2a的电压，探测在LSI1是否连接了设备5的功能模块。

如上，主电路4与低耐压设备3b连接，因此主电路4的各功能模块使用低耐压晶体管，另一方面，副电路6与高耐压设备3a连接，因此副电路6的设备探测的功能模块可以使用高耐压晶体管。换言之，能够由副电路6以及IO单元3来共享具有高耐压设备3a的电路。

接着，对本实施方式所涉及的LSI1的动作例进行说明。在LSI1中，主电路4和副电路6能够排他地执行动作。

具体来说，在主电路4的电源为接通状态的情况下，LSI1在通常模式下工作。此时，主电路4的各功能模块能够工作。因此，若在LSI1连接设备5，则主电路4能够对此进行探测，并与设备5进行数据通信等处理。此时，副电路6中的探测设备5的功能也可以不为有效。

另一方面，在主电路4的电源为断开状态的情况下，LSI1在待机模式下工作。此时，主电路4的各功能模块的工作停止，对副电路6供给电源。因此，由副电路6对设备5进行的探测功能成为有效，设备5的连接能够通过副电路6来探测。另外，在待机模式下，在副电路6探测到设备5的连接的情况下，也可以进行控制使得主电路4的电源成为接通状态、即LSI1成为通常模式。

这样，在LSI1中，能够通过主电路4或者副电路6，始终对连接了设备5的情况进行探测。

一般来说，对于个人电脑而言，能够实现下述那样的控制：不使用的状态持续一定时间、或者用户进行了用于省电模式等的操作，从而从通常模式转变为待机模式。在待机模式下，为了低功耗化，搭载于个人电脑的多个功能模块中的不需要的功能模块被控制为断开电源。然而，若对个人电脑连接SD卡等设备，则为了与SD卡进行数据通信等，个人电脑进行从待机模式恢复到通常模式这样的动作。因此，在个人电脑中，无论动作模式如何，探测是否连接了SD卡的功能模块都需要始终工作。

以往，安装于半导体集成电路的各功能模块，从动作的高速化等观点出发，很多时候使用低耐压晶体管。因此，探测设备的连接的功能模块由低耐压晶体管构成。然而，由于低耐压晶体管的漏电流比较多，因此若使探测设备的连接的功能模块始终工作，则有可能消耗很多电力。以往，无论半导体集成电路的动作模式如何，都需要使由低耐压晶体管构成的设备探测功能始终有效。因此，尤其由于待机模式下的低耐压晶体管的漏电流使得低功耗化受到阻碍。

相对于此，在本实施方式所涉及的LSI1中，可以将低耐压晶体管用于主电路4，将高耐压晶体管用于副电路6，能够对应于LSI1的动作模式，来切换使设备探测功能有效的电路。高耐压晶体管的漏电流比低耐压晶体管少，因此即使将副电路6中的探测设备5的功能模块设为有效，也能够有效地降低功耗。特别是，在LSI1为待机模式的情况下，通过将主电路4的电源设为断开状态，从而主电路4中的功耗被削减，并且副电路6中的漏电流较少即可。

另外，在由副电路6探测到设备5的连接的情况下，例如，也可以对用户通知该情况等，由用户向主电路4供给电源。此外，也可以控制为接受副电路6探测设备5的连接的结果，对主电路4自动地供给电源。

以上，根据本实施方式，焊盘2的电压被降压后被供给至主电路4，且焊盘2的电压被供给至副电路6。因此，能够将低耐压晶体管用于主电路4，将高耐压晶体管用于副电路6。

此外，在LSI1中构成为：主电路4以及副电路6能够探测设备5，并能够在主电路4与副电路6之间切换探测设备5的电路。

由此，能够构成虽然始终探测设备5的连接的有无却能够实现高效率的低功耗化的LSI1。特别是在待机模式下，只有由高耐压晶体管构成的副电路6对设备5的探测功能有效，因此可以说功耗的削减效果较高。

另外，在本实施方式所涉及的LSI1中，主电路4与设备5进行数据通信等处理，因此在其内部，需要处理高频的时钟，而副电路6不需要这样的时钟。此外，如个人电脑的SD卡槽那样，在副电路6通过机械开关来探测SD卡的连接有无的情况下，通过将震颤去除电路等构成为模拟电路，从而能够不需要时钟。

由此，能够实现进一步的低功耗化。此外，在副电路6中，也可以使高耐压晶体管的工作电压下降至低耐压晶体管的工作电压程度，在此情况下，能够进一步抑制高耐压晶体管的漏电流。

<第2实施方式>

图3是第2实施方式所涉及的设备探测系统的构成图。该设备探测系统10具有图1的LSI1和控制电路9。

本实施方式所涉及的LSI1构成为：由于设备5的连接，动作模式能够从待机模式自动切换为通常模式。另外，关于LSI1的构成，主要针对与第1实施方式不同的点进行说明。

LSI1具有第2IO单元7(以下，仅表记为IO单元7)、和第2焊盘8(以下，仅表记为焊盘8)。如图2所示，IO单元7具有：接受主电路4的输出的低耐压设备7b；对低耐压设备7b所接受的电压进行升压的电平移动电路22(电平提高电路22b)；和将由电平移动电路22升压后的电压输出到焊盘8的高耐压设备7a。另外，低耐压设备7b可以由例如1.1V的低耐压晶体管构成，高耐压设备7a可以由例如3.3V的高耐压晶体管构成。

回到图3，焊盘8构成为能够将IO单元7的高耐压设备7a的电压输出到LSI1的外部。焊盘8包含例如与探测用焊盘2a对应的焊盘8a、和与通信用焊盘2b对应的焊盘8b。另外，焊盘2与焊盘8的个数也可以不同。

在LSI1为待机模式时，在焊盘8(焊盘Sa)的输出表示由副电路6连接了设备5的情况下，控制电路9进行控制以开始向LSI1的电源的供给。

副电路6连接在探测用焊盘2a与IO单元3之间、以及焊盘8a与IO单元7之间。即，副电路6只要连接于与焊盘2以及焊盘8的电压同电位的电压即可。由此，可以由高耐压晶体管来构成包含于副电路6的功能模块。

接着，对在本实施方式所涉及的设备探测系统10中，LSI1从待机模式转变为通常模式的情况进行说明。

在LSI1为待机模式的情况下，向主电路4的电源的供给被停止，对副电路6供给电源，副电路6的用于探测设备5的功能工作。在该状态下，若在LSI1的焊盘2连接设备5，则副电路6经由探测用焊盘2a来探测设备5的连接，并将该探测结果输出到焊盘8a。

焊盘8a将来自副电路6的输出输出到控制电路9。控制电路9基于焊盘8a的输出，进行控制以开始向LSI1的电源的供给。由此，主电路4工作，LSI1自动转变为通常模式。

这样，在本实施方式所涉及的设备探测系统10中，若在LSI1连接设备5，则LSI1从待机模式恢复到通常模式，能够进行与设备5的数据通信。

在待机模式下，主电路4的电源为断开状态，副电路6中的探测设备5的功能工作。此外，如上所述，可以将高耐压晶体管用于副电路6。由于高耐压晶体管的漏电流比较少即可，因此能够降低待机模式下的副电路6的功耗，结果是能够实现设备探测系统10整体的低功耗化。

-变形例1-

图4是表示第2实施方式所涉及的设备探测系统的变形例的构成图。如图4所示的设备探测系统10的LSI1那样，也可以将副电路6连接在IO单元3的高耐压设备3a与IO单元7的高耐压设备7a之间。这样一来，能够与IO单元3以及IO单元7中的至少一方的高耐压设备3a、7a共享用于副电路6的高耐压晶体管。由此，能够实现LSI1的省面积化。

[副电路的构成例]

接着，对上述的副电路6的构成例进行说明。

-构成例1-

图5是表示副电路的具体例的构成图。副电路6具有锁存电路11、输出电路12、和状态探测电路13。另外，在图5中，省略了IO单元3。

锁存电路11在主电路4的电源为接通状态(LSI1为通常模式)时，对探测用焊盘2a的电压进行锁存，在主电路4的电源为断开状态(LSI1为待机模式)时，对锁存的值进行保持。

输出电路12在主电路4的电源为断开状态时，基于探测用焊盘2a的电压和锁存电路11所保持的值，对设备5的连接的有无进行判定。然后，输出电路12在该判定结果表示连接了设备5时，使输出有效，另一方面，在表示未连接设备5时使输出无效。此外，输出电路12在主电路4的电源为接通状态时，使输出无效。

具体来说，输出电路12在探测用焊盘2a的电压以及锁存电路11的值不同的情况下，作为连接了设备5的判定，使输出有效。即，输出电路12只要构成为在连接了设备5时输出表示该情况的信号即可。

例如，在第1实施方式所涉及的LSI1中，也可以通过来自输出电路12的信号，来向用户通知连接了设备5。由此，用户能够确认在LSI1连接了设备5，能够将主电路4的电源接通。

此外，在第2实施方式所涉及的LSI1中，来自输出电路12的信号从焊盘8被输出到控制电路9。由此，通过将设备5连接于LSI1，能够使LSI1的动作模式自动从待机模式转变为通常模式。

状态探测电路13接受表示LSI1是通常模式还是待机模式的状态信号，并将状态信号所示的值输出到锁存电路11以及输出电路12。即，状态探测电路13构成为向锁存电路11以及输出电路12通知LSI1的动作模式。

图6是表示状态探测电路的具体例的构成图。状态探测电路13具有例如输入作为状态信号的表示主电路4的电源的信号IN的反相器13a。状态探测电路13在信号IN为有效时，将作为输出的信号OUT设为H电平，将信号NOUT设为L电平，在信号IN为无效时，将信号OUT设为L电平，将信号NOUT设为H电平。信号IN的上升沿以及下降沿，例如为数μs至数十ms级。

-构成例2-

图7是表示副电路的具体例的另外的构成图。另外，主要针对与图5的不同点进行说明。

副电路6具有对输出电路12的输出进行存储的存储电路14。存储电路14构成为能够输出自身所存储的内容。

LSI1除了因连接了设备5而自动从待机模式转变为通常模式的情况以外，还存在例如用户向LSI1接通电源等，来转变为通常模式的情况。在这些情况下虽然LSI1都为通常模式，但有时主电路4中的处理不同。例如，在虽然LSI1为通常模式但没有连接设备5的情况下，主电路4的数据通信功能也可以不工作。

因此，希望主电路4能够判定LSI1由于怎样的事件而转变为通常模式。由此，主电路4能够进行与事件相应的恰当的处理，例如，在连接设备5而转变为通常模式的情况下，能够进行用于进行数据通信的通信协议方面所需要的处理。

这样，只要由存储电路14预先存储输出电路12的输出，则能够判定是否由于连接了设备5从而LSI1转变为通常模式。

-构成例3-

图8是表示副电路的具体例的另外的构成图。另外，主要针对与图7的不同点进行说明。

副电路6具有第1设定电路15，该第1设定电路15能够设定用于即使在连接了设备5的情况下也使输出电路12的输出无效的值。

此外，在图8中，第2设定电路16例如设置于主电路4。第2设定电路16在接受了应设定于第1设定电路15的值的情况下，将该值设定于自身并且输出到第1设定电路15。

状态探测电路13构成为能够将第1设定电路15的设定值输出到输出电路12。另外，也可以将第1设定电路15与输出电路12连接。

在第1设定电路15中设定了用于使输出电路12的输出无效的值的情况下，输出电路12即使探测到设备5的连接也使输出无效。

由于无论LSI1为通常模式或是待机模式都始终对副电路6供给电源，因此第1设定电路15能够保持设定值，状态探测电路13能够将该设定值输出到输出电路12。此外，在LSI1为通常模式的情况下，设定于第2设定电路16的值被设定于第1设定电路15。

由此，在第1以及第2设定电路15、16中设定相同的值。在LSI1为待机模式时，主电路4的电源为断开状态，因此第2设定电路16的设定值消失。因此，在从待机模式转变为通常模式时，通过在第1以及第2设定电路15、16之间使设定值同步，从而第2设定电路16能够保持与第1设定电路15相同的设定值。

例如，若在处于待机模式的个人电脑的SD卡槽中插入SD卡，则个人电脑进行恢复到通常模式之类的动作，但有时即使插入SD卡也可保持待机模式不变。

为了实现该功能，在个人电脑的OS(操作系统)中，存在能够进行即使插入SD卡也不恢复到通常模式的设定的部分。

因此，如图8所示，只要在第1设定电路15中设定用于使输出电路12的输出无效的值，则能够使得即使在待机模式的LSI1连接设备5，LSI1也不转变为通常模式。由此，能够更低功耗化，因此搭载了LSI1的个人电脑等能够更长期间持续待机模式。

-构成例4-

图9是表示副电路的具体例的另外的构成图。另外，主要对与图8的不同点进行说明。

副电路6具有滤波器电路17。滤波器电路17设置在探测用焊盘2a与锁存电路11之间，去除从探测用焊盘2a输入到锁存电路11的电压所包含的多余的频率分量。滤波器电路17例如可以由低通滤波器构成。

图10(A)、图10(B)是表示滤波器电路的具体例的构成图。图10(A)所示的滤波器电路17具有连接于输入端子IN与输出端子OUT之间的电阻元件R、和连接于电阻元件R与接地之间的电容元件C。另外，输入端子IN与探测用焊盘2a连接，输出端子OUT与锁存电路11以及输出电路12连接。

此外，也可以如图10(B)那样构成滤波器电路17。具体来说，也可以在电阻元件R与输出端子OUT之间连接施密特电路18。

例如，在搭载了LSI1的个人电脑上作为设备5而插入SD卡的情况下，其插入探测使用机械开关。因此，在SD卡的插拔中，有可能产生震颤噪声，但通过设置图9以及图10所示的滤波器电路17，能够去除震颤噪声。

如上，对副电路6的构成例进行了一些说明，但在上述各实施方式中，也可以设置用于保护LSI1的内部电路不受施加于焊盘2的ESD(Electro-Static-Discharge)的影响的ESD保护电路19。

图11是表示具备ESD保护电路的LSI的主要部分的构成图。在图11中，主要对与图9的不同点进行说明。如图11所示，在上述的各实施方式所涉及的LSI1中，例如，也可以在探测用焊盘2a与滤波器电路17之间设置ESD保护电路19。另外，也可以与主电路4共享ESD保护电路19。

图12是表示ESD保护电路的具体例的构成图。ESD保护电路19具有例如串联连接在电源电压与接地之间的PMOS(PositiveChannelMetalOxideSemiconductor)晶体管20和NMOS(NegativeChannelMOS)晶体管21。而且，PMOS晶体管20以及NMOS晶体管21的连接点连接在输入端子IN以及输出端子OUT之间。

输入端子IN与探测用焊盘2a连接，输出端子OUT与滤波器电路17的输入侧连接。

以上，通过设置ESD保护电路19，能够保护主电路4以及副电路6。

此外，在LSI1中，也可以使得稳定地确定由副电路6的锁存电路11锁存的值。以下，对这种情况进行说明。

图13是表示能够稳定地确定被锁存的值的构成的LSI的主要部分的构成图。在图13中，主要针对与图11的不同点进行说明。

副电路6具有能够对探测用焊盘2a的电压进行上拉的上拉电路25。上拉电路25例如也可以将ESD保护电路19与滤波器电路17之间的电位上拉至给定的电位。

此外，探测用焊盘2a的电压能够通过下拉电路26进行下拉。下拉电路26例如可以由机械开关构成。即，在LSI1以及设备探测系统10中，只要具有能够通过下拉电路26来对探测用焊盘2a的电压进行下拉的构成即可。

例如，在图13中，若连接作为设备5的SD卡，则作为下拉电路26的机械开关接通。由此，探测用焊盘2a的电压被下拉至L电平。另一方面，在未连接SD卡的情况下，机械开关为断开，因此通过上拉电路25将探测用焊盘2a的电压上拉至H电平。

以上，通过对应于SD卡相对于机械开关的插拔，对探测用焊盘2a的电压进行上拉或者下拉，从而能够稳定地确定锁存电路11的逻辑值。

[锁存电路的构成例]

接着，对上述的锁存电路11的构成例进行说明。锁存电路11只要构成为在LSI1为通常模式的情况下对探测用焊盘2a的电压进行锁存，在LSI1为待机模式的情况下对锁存的值进行保持即可。

-构成例1-

图14是表示锁存电路的具体例的构成图。

锁存电路11具有反相器INV1、INV2、INV3和开关SW1。在图14中，信号DATA为探测用焊盘2a的电压，信号OUT为从锁存电路11向输出电路12的输出。信号MODE为状态信号，是表示LSI1的动作模式的信号。

反相器INV1将信号DATA翻转后输出。开关SW1在主电路4的电源为接通状态(信号MODE为例如H电平)时接通，另一方面，在主电路4的电源为断开状态(信号MODE为例如L电平)时断开。

此外，通过作为第1反相器的反相器INV2、以及作为第2反相器的反相器INV3，来锁存信号DATA。

图15是图14的详细的电路图的例子。

反相器INV1可以由PMOS晶体管Tp1和NMOS晶体管Tn1构成。

开关SW1具有：从信号MODE生成并输出信号PCK和将信号PCK翻转后的信号NCK的反相器INV4；在栅极接受信号NCK的PMOS晶体管Tp2；和在栅极接受信号PCK的NMOS晶体管Tn2。反相器INV4可以由PMOS晶体管Tp3和NMOS晶体管Tn3构成。

反相器INV2可以由PMOS晶体管Tp4和NMOS晶体管Tn4构成。

反相器INV3可以由如下部分构成：在栅极接受信号PCK的PMOS晶体管Tp5a；在栅极接受信号NCK的NMOS晶体管Tn5a；以及串联连接在这些晶体管Tp5a、Tn5a之间的PMOS晶体管Tp5b和NMOS晶体管Tn5b。

在构成锁存的反相器INV2、INV3中，为了避免写入时的信号的冲突，构成为在开关SW1接通时，停止反相器INV3的输出。

-构成例2-

图16是表示锁存电路的具体例的另外的构成图的例子。在图16中，对与图14的不同点进行说明。

图16所示的锁存电路11构成为能够进行基于复位信号RESET(以下，表记为信号RESET)的复位。

具体来说，锁存电路11构成为通过双输入的NOR电路N1和反相器INV3来对信号DATA进行锁存。在NOR电路N1中，能够通过对信号RESET进行控制，来确定被锁存的逻辑值。

图17是图16的详细的电路图。在图17中，主要针对与图15的不同点进行说明。

锁存电路11取代图15所示的反相器INV2而具有NOR电路N1。NOR电路N1可以由如下部分构成：将信号RESET翻转的反相器INV5；在栅极接受开关SW1的输出的PMOS晶体管Tp4a以及NMOS晶体管Tn4a；和在栅极接受反相器INV5的输出的PMOS晶体管Tp4b以及NMOS晶体管Tn4b。

反相器INV5可以由PMOS晶体管Tp6和NMOS晶体管Tn6构成。

这样，通过构成能够复位的锁存电路11，能够确定被锁存的逻辑值，能够抑制贯通电流。

另外，本构成例的锁存电路11，在信号RESET为L电平的情况下，能够将信号OUT强制设定为L电平，但也可以为将信号OUT设定为H电平的构成。

-构成例3-

图18是表示锁存电路的具体例的另外的构成图的例。在图18中，对与图14的不同点进行说明。

图18所示的锁存电路11具有能够向反相器INV3输入信号DATA的开关SW2，成为能够实现向反相器INV2的信号DATA的翻转输入、以及向INV3的信号DATA的输入的互补输入型的构成。

图19是图18的详细的电路图。在图19中，主要针对与图17的不同点进行说明。另外，在图19中，在锁存电路11的内部，将信号MODE表记为信号CK、将信号DATA表记为信号IN。

反相器INV1由PMOS晶体管Tp1以及NMOS晶体管Tn1构成，接受作为信号DATA的信号IN，将信号IN翻转并输出信号NIN。

开关SW1可以由如下部分构成：在栅极接受信号IN的NMOS晶体管Tn7a；和在栅极接受信号CK的NMOS晶体管Tn7b。

开关SW2可以由如下部分构成：在栅极接受信号NIN的NMOS晶体管Tn8a；和在栅极接受信号CK的NMOS晶体管Tn8b。

反相器INV2可以由如下部分构成：在栅极接受信号NIN的PMOS晶体管Tp4a；在栅极接受信号CK的PMOS晶体管Tp4b；和在栅极连接开关SW1的PMOS晶体管Tp4以及NMOS晶体管Tn4。

反相器INV3可以由如下部分构成：在栅极接受信号IN的PMOS晶体管Tp5a；在栅极接受信号CK的PMOS晶体管Tp5b；和在栅极连接开关SW2的PMOS晶体管Tp5以及NMOS晶体管Tn5。

通过以上这样的互补输入型的锁存电路11，可以将被锁存的值确定为与信号DATA相应的逻辑值。由此，无论信号DATA为H电平还是L电平，锁存电路11的动作都等价，容易决定被锁存的值是H电平以及L电平的哪一方。此外，不需要信号RESET。另外，开关SW1、SW2的输入也可以分别相反。

-构成例4-

图20是表示锁存电路的具体例的另外的构成图的例子。在图20中，针对与图18的不同点进行说明。

图20所示的锁存电路11构成为在被锁存的值为中间电位的情况下，能够对该值进行校正。即，锁存电路11是在被锁存的值为中间电位的情况下能够将该值复位为信号DATA的值的自复位型的构成。

锁存电路11具有作为监视电路的误锁存探测电路D1。误锁存探测电路D1对由反相器INV2、INV3锁存的值进行监视，在被锁存的值为中间电位的情况下，无论信号MODE的值如何，都接通开关SW1、SW2。由此，在由反相器INV2、INV3构成的锁存中写入信号DATA的值。

图21是图20的详细的电路图。在图21中，主要针对与图19的不同点进行说明。

在图21中，误锁存探测电路D1由如下部分构成PMOS晶体管Tp9、Tp9a、Tp9b；NMOS晶体管Tn9、Tn9a、Tn9b；和反相器INV4。

PMOS晶体管Tp9以及NMOS晶体管Tn9构成反相器，接受信号MODE，进行翻转后输出。

PMOS晶体管Tp9a以及NMOS晶体管Tn9a的栅极与反相器INV2的输出以及开关SW2连接。

PMOS晶体管Tp9b以及NMOS晶体管Tn9b的栅极与反相器INV3的输出以及开关SW1连接。

反相器INV4可以由在栅极接受由PMOS晶体管Tp9以及NMOS晶体管Tn9构成的反相器的输出的PMOS晶体管Tp10以及NMOS晶体管Tn10构成。

通过如上这样的自复位型的锁存电路11，不需要信号RESET，即使被锁存的值为中间电位，也能够将该值校正为与信号DATA相应的值。另外，NMOS晶体管Tn9a、Tn9b的连接也可以分别相反。

<第3实施方式>

图22是表示第3实施方式所涉及的设备探测系统的构成图。在本实施方式中，主要针对与第2实施方式的不同点进行说明。

图22所示的LSI1具有驱动器电路28和2次ESD保护电路29。

驱动器电路28对来自副电路6的信号进行缓冲并输出到焊盘8a。2次ESD保护电路29设置在副电路6与驱动器电路28之间。

另外，在LSI1中，在从探测用焊盘2a经由副电路6到焊盘8a为止的输入输出距离较长的情况下，为了良好地保持从副电路6输出的信号的品质，优选驱动器电路28配置在比较接近焊盘8a的位置。此外，在输入输出距离较长的情况下，从ESD对策的观点出发优选设置2次ESD保护电路29。进而，也可以屏蔽副电路6与2次ESD保护电路29之间的布线。

以上，基于本实施方式，能够实现LSI1的低功耗化，并且能够良好地确保从副电路6输出到焊盘8a的信号的品质。

图23(A)、图23(B)是表示2次ESD保护电路的具体例的电路图。图23(A)所示的2次ESD保护电路29具有：一端与输入端子IN连接、另一端与输出端子OUT连接的电阻元件R；和连接在电阻元件R的另一端与接地之间的NMOS晶体管Tn。

输入端子IN与副电路6的输出连接，输出端子OUT与驱动器电路28连接。

此外，也可以如图23(B)那样构成2次ESD保护电路29。具体来说，也可以在电阻元件R的另一端与电源之间连接PMOS晶体管Tp。

此外，也可以如上述的各构成例那样构成本实施方式的副电路6、以及副电路6内的锁存电路11。

另外，在上述各实施方式中，LSI1也可以为例如SD卡和PCI-Express(商标)的电桥LSI。

此外，在上述各实施方式中，设备5也可以为SD卡以外。

工业实用性

本公开所涉及的半导体集成电路，虽然能够始终探测设备的连接的有无却能够实现低功耗化，因此尤其由于待机模式时的省电化，而在谋求等待时间的长期化的个人电脑或移动设备等的电子设备中有用。

符号说明

1LSI(半导体集成电路)

2第1焊盘

2a探测用焊盘

2b通信用焊盘

3第1IO单元

3a、7a高耐压设备

3b、7b低耐压设备

4主电路

5设备

6副电路

7第2IO单元

8第2焊盘

10设备探测系统

11锁存电路

12输出电路

13状态探测电路

14存储电路

15第1设定电路

16第2设定电路

17滤波器电路

19ESD保护电路

22电平移动电路

25上拉电路

26下拉电路

28驱动器电路

292次ESD保护电路

Claims (18)

1.一种半导体集成电路，其对设备的连接的有无进行探测，并能够与该设备进行数据通信，

所述半导体集成电路具备：

第1焊盘，其包含用于探测该半导体集成电路与所述设备的连接的有无的探测用焊盘、以及用于与所述设备进行数据通信的通信用焊盘；

多个第1IO单元，具有与所述探测用焊盘以及所述通信用焊盘分别连接并接受该焊盘的电压的高耐压设备、以及输出所述高耐压设备所接受的电压被降压后的电压的低耐压设备；

主电路，其与各所述第1IO单元的所述低耐压设备连接，基于从与所述探测用焊盘连接的所述IO单元输出的电压来探测所述设备的连接的有无，在该探测结果表示连接了所述设备的情况下，能够经由与所述通信用焊盘连接的所述第1IO单元与所述设备进行数据通信；和

副电路，其与连接于所述探测用焊盘的第1IO单元所包含的高耐压设备中的任一个连接，并基于所述探测用焊盘的电压来探测所述设备的连接的有无。

2.根据权利要求1所述的半导体集成电路，其特征在于，

所述多个第1IO单元中的至少1个具有对所述高耐压设备所接受的电压进行降压的电平移动电路。

3.根据权利要求1所述的半导体集成电路，其特征在于，

所述副电路具备：

锁存电路，其在所述主电路为电源接通状态的情况下，对所述探测用焊盘的电压进行锁存，另一方面，在为电源断开状态的情况下，对该锁存的值进行保持；

输出电路，其在所述主电路为所述电源断开状态的情况下，基于所述探测用焊盘的电压以及所述锁存电路所保持的值来判定所述设备的连接的有无，当该判定结果表示连接了所述设备时，使输出有效，另一方面，在所述主电路为所述电源接通状态的情况下，使该输出无效；和

状态探测电路，其接受表示所述主电路是所述电源接通状态还是所述电源断开状态的状态信号，并将该状态信号所示的值输出到所述锁存电路和所述输出电路。

4.根据权利要求3所述的半导体集成电路，其特征在于，

所述副电路具备对所述输出电路的输出进行存储的存储电路。

5.根据权利要求3或4所述的半导体集成电路，其特征在于，

所述副电路具备能够设定用于使所述输出电路的输出无效的值的第1设定电路，

所述输出电路构成为按照所述第1设定电路的设定值，使自身的输出无效。

6.根据权利要求5所述的半导体集成电路，其特征在于，

所述主电路具备第2设定电路，该第2设定电路在所述电源接通状态的情况下，在接受了应设定在所述第1设定电路的值时，将该值设定于自身，并且输出到所述第1设定电路。

7.根据权利要求3所述的半导体集成电路，其特征在于，

所述副电路具备对从所述探测用焊盘输入到所述锁存电路的电压进行滤波的滤波器电路。

8.根据权利要求3所述的半导体集成电路，其特征在于，

具备ESD保护电路，该ESD保护电路连接于从所述探测用焊盘到所述第1IO单元的所述高耐压设备的路径。

9.根据权利要求3所述的半导体集成电路，其特征在于，

所述副电路具备上拉电路，该上拉电路在该半导体集成电路未连接所述设备的情况下，对所述探测用焊盘的电压进行上拉，

在该半导体集成电路连接有所述设备的情况下，所述探测用焊盘的电压被下拉。

10.根据权利要求3所述的半导体集成电路，其特征在于，

所述锁存电路具备：

对所述探测用焊盘的电压进行锁存的第1以及第2反相器；

第1开关电路，其输出连接于所述第1反相器的输入侧，按照所述探测用焊盘的电压以及所述状态信号进行通断；和

第2开关电路，其输出连接于所述第2反相器的输入侧，按照所述探测用焊盘的电压以及所述状态信号进行通断。

11.根据权利要求10所述的半导体集成电路，其特征在于，

所述锁存电路具备监视电路，该监视电路对由所述第1以及第2反相器锁存的电位进行监视，在该监视结果为中间电位的情况下，接通所述第1以及第2开关电路。

12.根据权利要求1所述的半导体集成电路，其特征在于，

所述设备为SD卡即安全数字卡。

13.根据权利要求1所述的半导体集成电路，其特征在于，

该半导体集成电路是SD卡和PCI-Express的电桥LSI。

14.根据权利要求1所述的半导体集成电路，其特征在于，

在连接了所述设备的情况下，所述探测用焊盘被机械开关下拉。

15.一种设备探测系统，其具备权利要求1所述的半导体集成电路，

所述半导体集成电路具备：

第2IO单元，其具有接受表示所述主电路的探测结果的信号的低耐压设备、以及输出所述低耐压设备所接受的电压被升压后的电压的高耐压设备；和

第2焊盘，其能够将从所述第2IO单元的所述高耐压设备输出的电压输出到该半导体集成电路的外部，

作为所述副电路的探测结果的输出，与连接于所述第2焊盘的第2IO单元所包含的高耐压设备中的任一个连接，

该设备探测系统具备控制电路，该控制电路在来自所述第2焊盘的信号表示连接了所述设备的情况下，对供给至所述主电路的电源进行接通控制。

16.根据权利要求15所述的设备探测系统，其特征在于，

所述多个第2IO单元中的至少1个具有对所述低耐压设备所接受的电压进行升压的电平移动电路。

17.根据权利要求15所述的设备探测系统，其特征在于，

所述半导体集成电路具备：

驱动器电路，其对所述副电路的输出进行缓冲，并输出到所述第2焊盘；和

2次ESD保护电路，其连接在所述驱动器电路与所述副电路之间。

18.根据权利要求15所述的设备探测系统，其特征在于，

所述半导体集成电路具有所述主电路为电源接通状态的通常模式、和所述主电路为电源断开状态并且能够通过所述副电路进行所述设备的探测的待机模式，

在所述待机模式下，在作为所述副电路的探测结果的来自所述焊盘的信号表示连接了所述设备的情况下，所述控制电路将所述主电路控制为所述电源接通状态。