CN105514163B - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN105514163B CN105514163B CN201410505454.4A CN201410505454A CN105514163B CN 105514163 B CN105514163 B CN 105514163B CN 201410505454 A CN201410505454 A CN 201410505454A CN 105514163 B CN105514163 B CN 105514163B
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- substrate
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种鳍式场效应晶体管及其形成方法,所述鳍式场效应晶体管的形成方法包括:提供衬底,所述衬底表面具有鳍部;在所述衬底表面和鳍部的侧壁和顶部表面形成沟道层,所述沟道层的材料为拓扑绝缘材料;在所述沟道层表面形成栅介质层;在所述衬底上的栅介质层表面形成隔离层,所述隔离层覆盖部分位于鳍部侧壁表面的栅介质层,且所述隔离层的表面低于所述鳍部的顶部表面;在部分所述隔离层和栅介质层表面形成横跨所述鳍部的栅极层。所形成的鳍式场效应晶体管的性能改善。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件朝着更高的元件密度,以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用,因此随着半导体器件的元件密度和集成度的提高,平面晶体管的栅极尺寸也越来越短,传统的平面晶体管对沟道电流的控制能力变弱,产生短沟道效应,产生漏电流,最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应,抑制漏电流,现有技术提出了鳍式场效应晶体管(Fin FET)。鳍式场效应晶体管是一种常见的多栅器件。
如图1所示,是一种鳍式场效应晶体管的立体结构示意图,包括:半导体衬底100;位于半导体衬底100表面的鳍部101;位于半导体衬底100表面的介质层102,所述介质层102覆盖部分所述鳍部101的侧壁,且介质层102表面低于鳍部101顶部;位于介质层102表面、以及鳍部101的顶部和侧壁表面的栅极结构103;位于所述栅极结构103两侧的鳍部101内的源区104a和漏区104b。
然而,随着半导体器件尺寸的缩小,鳍式场效应晶体管的性能变差,需要寻求进一步提高鳍式场效应晶体管性能的方法。
发明内容
本发明解决的问题是,防止鳍式场效应晶体管产生短沟道效应、以及漏电流,提高鳍式场效应晶体管的性能。
为解决上述问题,本发明提供一种鳍式场效应晶体管的形成方法,包括:提供衬底,所述衬底表面具有鳍部;在所述衬底表面和鳍部的侧壁和顶部表面形成沟道层,所述沟道层的材料为拓扑绝缘材料;在所述沟道层表面形成栅介质层;在所述衬底上的栅介质层表面形成隔离层,所述隔离层覆盖部分位于鳍部侧壁表面的栅介质层,且所述隔离层的表面低于所述鳍部的顶部表面;在部分所述隔离层和栅介质层表面形成横跨所述鳍部的栅极层。
可选的,所述拓扑绝缘材料为Bi2Te3、Bi2Se3或Sb2Te3。
可选的,所述沟道层的形成工艺包括两次外延工艺。
可选的,所述两次外延沉积工艺均为分子束外延工艺。
可选的,所述两次外延工艺包括:第一次外延工艺,所述第一次外延工艺具有第一工艺温度;在所述第一次外延工艺之后,进行第二次外延工艺,所述第二次外延工艺具有第二工艺温度,且所述第二工艺温度高于所述第一工艺温度。
可选的,所述衬底和鳍部表面的材料为氧化铝、硅或氧化硅。
可选的,所述衬底和鳍部表面的材料为氧化铝,所述衬底表面和鳍部顶部表面的氧化铝具有(0001)晶面。
可选的,所述栅介质层的材料包括高K介质材料。
可选的,所述高K介质材料包括:氧化铝、氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铅钪钽、铌酸铅锌中的一种或多种组合。
可选的,所述栅介质层的材料还包括氧化硅、氮化硅、氮氧化硅中的一种或多种。
可选的,所述栅极层的材料为多晶硅。
可选的,还包括:在所述隔离层和栅介质层表面形成介质层,所述介质层的表面与所述栅极层的表面齐平;去除所述栅极层,在所述介质层内形成开口;在所述开口内形成栅极。
可选的,所述栅极的材料包括金属,所述金属为钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金中的一种或多种。
可选的,所述栅极的材料还包括金属化合物,所述金属化合物为氮化钛、氮化钽、硅化钨、氮化钨、氧化钌、硅化钴、硅化镍中的一种或多种。
可选的,所述栅极的材料为碳纳米管材料或导电碳材料。
可选的,所述栅极内具有掺杂离子。
可选的,所述鳍部的形成工艺包括:提供基底;在所述基底表面形成掩膜层,所述掩膜层覆盖需要形成鳍部的对应区域;以所述掩膜层为掩膜,刻蚀所述基底,在所述基底内形成沟槽,相邻沟槽之间的基底形成鳍部,位于所述鳍部底部的基底形成衬底;在刻蚀所述基底之后,去除所述掩膜层。
可选的,所述隔离层的形成工艺包括:在所述栅介质层表面形成隔离膜;平坦化所述隔离膜,直至暴露出鳍部顶部的栅介质层表面为止;在平坦化工艺之后,回刻蚀所述隔离膜,并暴露出部分鳍部侧壁表面的栅介质层,形成隔离层。
可选的,在形成所述栅极层之后,在所述栅极层两侧的鳍部表面形成源区和漏区。
相应的,本发明还提供一种采用上述任一项方法所形成的鳍式场效应晶体管,包括:衬底,所述衬底表面具有鳍部;位于所述衬底表面和鳍部的侧壁和顶部表面的沟道层,所述沟道层的材料为拓扑绝缘材料;位于所述沟道层表面的栅介质层;位于所述衬底上的栅介质层表面的隔离层,所述隔离层覆盖部分位于鳍部侧壁表面的栅介质层,且所述隔离层的表面低于所述鳍部的顶部表面;位于部分所述隔离层和栅介质层表面的栅极层,所述栅极层横跨所述鳍部。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的形成方法中,在衬底表面和鳍部的侧壁和顶部表面形成沟道层之后,再形成隔离层,在所述隔离层和栅介质层表面形成横跨所述鳍部的栅极层。所述沟道层用于形成鳍式场效应晶体管的沟道区,所述沟道层的材料为拓扑绝缘材料(TopologicalInsulator,简称TI),所述拓扑绝缘材料的表面是无能带间隙(band gap)的金属态,能够导电,而所述拓扑绝缘材料的内部是有能带间隙的绝缘体,因此,以所述拓扑绝缘材料形成沟道层时,能够以所述沟道层与栅介质层相接触的表面作为允许载流子迁移的晶体管沟道,而且,由于所述拓扑绝缘材料仅允许载流子在表面迁移,因此,所述晶体管沟道的厚度极薄,能够有效地抑制短沟道效应、防止漏电流的产生,保证了所形成的鳍式场效应晶体管的性能更为稳定。而且,所述拓扑绝缘材料表面的导电能力不受表面具体结构形貌的影响,也不受杂质影响,因此,所述沟道层的导电能力稳定,有利于使所形成的鳍式场效应晶体管的性能保持稳定。
进一步,所述沟道层的形成工艺包括两次外延工艺。在所述两次外延工艺中,第一次外延工艺具有第一工艺温度,所述第一工艺温度较低,能够形成阶梯覆盖能力较好的拓扑绝缘材料,使得所述沟道层均匀地覆盖于鳍部侧壁和顶部表面,并且能够紧密地与鳍部表面接触。在所述第一次外延工艺之后,进行第二次外延工艺,所述第二次外延工艺具有第二工艺温度,且所述第二工艺温度高于所述第一工艺温度,因此,所述第二次外延工艺能够形成质量较高的拓扑绝缘材料,所形成的拓扑绝缘材料致密均匀,具有良好的表面导电能力、以及内部绝缘能力,能够使所形成的沟道层性能更佳。
进一步,所述衬底和鳍部表面的材料为氧化铝,所述衬底表面和鳍部顶部表面的氧化铝具有(0001)晶面。在所述晶态的氧化铝材料表面形成的拓扑绝缘材料具有良好的阶梯覆盖能力,因此能够在鳍部的侧壁和顶部表面形成厚度均匀的沟道层,且所形成的沟道层与鳍部表面紧密接触,从而能够使所形成的鳍式场效应晶体管的性能稳定,有效地抑制漏电流的产生。
本发明的结构中,所述衬底表面和鳍部的侧壁和顶部表面具有沟道层,所述隔离层位于衬底上的沟道层表面,栅极层位于所述隔离层和栅介质层表面,且形成横跨所述鳍部的栅极层。所述沟道层用于形成鳍式场效应晶体管的沟道,所述沟道层的材料为拓扑绝缘材料,所述拓扑绝缘材料的表面是无能带间隙的金属态,能够导电,而所述拓扑绝缘材料的内部是有能带间隙的绝缘体,因此,能够以所述沟道层与栅介质层相接触的表面作为允许载流子迁移的晶体管沟道,而且,由于所述拓扑绝缘材料仅允许载流子在表面迁移,使所述晶体管沟道的厚度极薄,从而能够有效地抑制短沟道效应、防止漏电流的产生,保证了所形成的鳍式场效应晶体管的性能更为稳定。而且,所述拓扑绝缘材料表面的导电能力不受表面具体结构形貌的影响,也不受杂质影响,因此,所述沟道层的导电能力稳定,有利于使所形成的鳍式场效应晶体管的性能保持稳定。
附图说明
图1是一种鳍式场效应晶体管的立体结构示意图;
图2是图1沿AA’方向的剖面结构示意图;
图3至图9是本发明实施例的鳍式场效应晶体管的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述,随着半导体器件尺寸的缩小,鳍式场效应晶体管的性能变差。
经过研究发现,请参考图2,图2是图1沿AA’方向的剖面结构示意图,在所述鳍式场效应晶体管工作时,所述鳍部101与栅极结构103相接触的部分区域反型,形成沟道区105。随着半导体器件尺寸的缩小,导致所述鳍部101的宽度减小,在所述鳍部101内,载流子不仅在靠近鳍部101顶部的区域内积聚,还会在靠近鳍部101侧壁的区域内积聚,从而导致所产生的沟道区105底部到鳍部101顶部的距离过大,即所形成的沟道区105的厚度过厚,致使所形成的鳍式场效应晶体管容易产生短沟道效应,产生漏电流,所述鳍式场效应晶体管的性能变差。
为了解决上述问题,本发明提出一种鳍式场效应晶体管及其形成方法。在形成方法中,在衬底表面和鳍部的侧壁和顶部表面形成沟道层之后,再形成隔离层,在所述隔离层和栅介质层表面形成横跨所述鳍部的栅极层。所述沟道层用于作为鳍式场效应晶体管的沟道区,所述沟道层的材料为拓扑绝缘材料,所述拓扑绝缘材料的表面是无能带间隙的金属态,能够导电,而所述拓扑绝缘材料的内部是有能带间隙的绝缘体,因此,以所述拓扑绝缘材料形成沟道层时,能够以所述沟道层与栅介质层相接触的表面作为允许载流子迁移的晶体管沟道,而且,由于所述拓扑绝缘材料仅允许载流子在表面迁移,因此,所述晶体管沟道的厚度极薄,能够有效地抑制短沟道效应、防止漏电流的产生,保证了所形成的鳍式场效应晶体管的性能更为稳定。而且,所述拓扑绝缘材料表面的导电能力不受表面具体结构形貌的影响,也不受杂质影响,因此,所述沟道层的导电能力稳定,有利于使所形成的鳍式场效应晶体管的性能保持稳定。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图3至图9是本发明实施例的鳍式场效应晶体管的形成过程的剖面结构示意图。
请参考图3,提供衬底200,所述衬底200表面具有鳍部201。
由于后续需要在所述衬底200和鳍部201的表面形成拓扑绝缘材料作为沟道层,因此,所述衬底200和鳍部201表面的材料为氧化铝、硅或氧化硅,使得能够在所述衬底200和鳍部201的表面通过外延工艺形成沟道层。
本实施例中,所述鳍部201由所提供的基底刻蚀形成;所述鳍部201的形成工艺包括:提供基底;在所述基底表面形成掩膜层,所述掩膜层覆盖需要形成鳍部201的对应区域;以所述掩膜层为掩膜,刻蚀所述基底,在所述基底内形成沟槽,相邻沟槽之间的基底形成鳍部201,位于所述鳍部201底部的基底形成衬底200;在刻蚀所述基底之后,去除所述掩膜层。
所述基底包括半导体层、以及位于半导体层表面的氧化铝层,而所述掩膜层形成于所述氧化铝层表面,并通过刻蚀所述氧化铝层形成鳍部。所述半导体层为单晶硅层、单晶锗层、硅锗层、碳化硅层、绝缘体上硅层或绝缘体上锗层;所述半导体层用于形成后续所形成的鳍式场效应晶体管的底部栅极,所述底部栅极与后续形成于鳍部表面的栅极共同用于控制后续形成的沟道层开启或关闭。所述氧化铝层为晶态氧化铝,本实施例中为单晶态氧化铝、或蓝宝石(Sapphire)材料;所述氧化铝层通过外延工艺形成于所述半导体层表面,本实施例中的外延工艺为分子束外延(Molecular Beam Epitaxy,简称MBE)沉积工艺、脉冲激光工艺、或金属有机化学气相沉积(MOCVD),且所形成的氧化铝层表面的晶面指数为(0001),则后续形成于衬底200表面和鳍部201表面的沟道层质量良好;所述氧化铝层的厚度大于或等于所需形成的鳍部201的高度,使得所形成的鳍部201侧壁和顶部表面材料均为氧化铝。
所述掩膜层的材料为氧化硅、氮化硅、氮氧化硅、无定形碳中的一种或多种,所述掩膜层的形成工艺包括:在基底表面沉积掩膜材料膜,本实施例中,所述掩膜材料膜形成于氧化铝层表面;采用光刻工艺在所述掩膜材料膜表面形成图形化的光刻胶层,以所述图形化的光刻胶层为掩膜,刻蚀所述掩膜材料膜直至暴露出基底表面为止,形成掩膜层。在形成鳍部201之后,去除掩膜层的工艺为湿法刻蚀工艺或灰化工艺。
所述刻蚀基底的工艺为各向异性的干法刻蚀工艺,所形成的鳍部201侧壁能够垂直于衬底200表面、或者相对于衬底200表面倾斜;在本实施例中,所述鳍部201的侧壁相对于衬底200表面倾斜,所形成的鳍部201的顶部尺寸小于底部尺寸,所述鳍部201倾斜的侧壁有利于在后续形成栅极层时,对鳍部201侧壁表面的栅极层材料进行刻蚀,能够保证所形成的栅极层的形貌良好、尺寸精确,使所形成的鳍式场效应晶体管的性能稳定。
在本实施例中,在基底内刻蚀形成的沟槽位于氧化铝层内,且所述沟槽的底部是未被刻蚀的氧化铝层,使得所形成的衬底200表面材料为氧化铝。在另一实施例中,刻蚀所述氧化铝层,直至暴露出半导体层表面,则所形成的鳍部201的材料为氧化铝,而位于鳍部201底部的衬底200材料为半导体材料。
在另一实施例中,所述鳍部201的形成工艺包括:提供基底;在所述基底表面形成掩膜层,所述掩膜层覆盖需要形成鳍部201的对应区域;以所述掩膜层为掩膜,刻蚀所述基底,在所述基底内形成沟槽;在刻蚀所述基底之后,去除所述掩膜层;在去除所述掩膜层之后,在所述基底表面以及沟槽的侧壁和底部表面形成氧化铝层,相邻沟槽之间的基底和氧化铝层形成鳍部201,位于所述鳍部201底部的基底和氧化铝层形成衬底200。
所述基底为单晶硅衬底、单晶锗衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底或绝缘体上锗衬底。
在其它实施例中,所述基底的材料为晶态的氧化铝材料,例如蓝宝石材料,则刻蚀所述基底所形成的鳍部和衬底的材料均为蓝宝石材料。
请参考图4,在所述衬底200表面和鳍部201的侧壁和顶部表面形成沟道层202,所述沟道层202的材料为拓扑绝缘材料。
所述拓扑绝缘材料是一种内部绝缘、表面允许电荷移动的材料。具体来说,所述拓扑绝缘材料内部的电子态是具有能隙的绝缘体,而所述拓扑绝缘材料的表面是无能隙的金属态。而且,由于拓扑绝缘材料的表面态是由材料内部的电子态的拓扑结构决定,与拓扑绝缘材料表面的具体结构无关,因此,所述拓扑绝缘材料表面的金属态非常稳定,不受杂质或表面结构变化的影响。此外,在拓扑绝缘材料的表面,相向运动的电子分别以不同的路径运动、互补干扰,因此能够降低能耗。
在本实施例中,以所述拓扑绝缘材料形成所述沟道层202,后续形成的栅介质层和栅极层位于所述沟道层表面,使得位于鳍部201表面、且位于后续形成的栅极层底部的沟道层202能够成为鳍式场效应晶体管的沟道。由于所述沟道层202仅表面允许电荷移动,而所述沟道层202的内部绝缘,因此,由所述沟道层202形成的沟道中,载流子仅能够在沟道层202的表面移动,从而能够有效地抑制短沟道效应的产生,并且能够防止漏电流的产生,使所形成的鳍式场效应晶体管的性能提高。
所述拓扑绝缘材料包括Bi2Te3、Bi2Se3或Sb2Te3;在本实施例中,所述拓扑绝缘材料为Bi2Te3;所述拓扑绝缘材料以外延工艺形成,使得所形成的拓扑绝缘材料呈晶态,使得所形成的拓扑绝缘材料的表面金属态、以及内部绝缘态的状态良好。
在本实施例中,所述沟道层202的厚度为5纳米~50纳米;所述沟道层202的形成工艺包括两次外延工艺,且所述两次外延沉积工艺均为分子束外延工艺。所述两次外延工艺包括:第一次外延工艺,所述第一次外延工艺具有第一工艺温度;在所述第一次外延工艺之后,进行第二次外延工艺,所述第二次外延工艺具有第二工艺温度,且所述第二工艺温度高于所述第一工艺温度。
在所述两次外延工艺中,第一次外延工艺具有第一工艺温度,且所述第一工艺温度较低,所述第一次外延工艺能够在衬底200表面以及鳍部201的侧壁和顶部表面形成均匀分布的拓扑绝缘材料分子作为成核层,而且所述成核层具有良好的阶梯覆盖能力,因此,能够使所形成的成核层与衬底200表面、以及鳍部201的侧壁和顶部表面紧密接触,而且所形成的成核层表面平坦,有利于使后续所形成的沟道层202表面平坦、且与鳍部201表面结合紧密。
所述第二次外延工艺具有第二工艺温度,所述第二工艺温度高于第一工艺温度,因此所述第二次外延工艺的外延速率较快。在所述第二次外延工艺中,通过分子间的范德华(Van der waals)力使分子束所提供的分子与作为核心的分子发生键合,从而以构成所述成核层的分子为核心,外延生长形成沟道层202,所形成的沟道层202材料为拓扑绝缘材料,且所述拓扑绝缘材料为晶态材料。所述第二次外延工艺能够形成质量较高的拓扑绝缘材料,使得所形成的拓扑绝缘材料的晶格结构排列整齐,从而使所形成的沟道层202的表面能够呈良好的金属态,而内部呈良好的绝缘态,能够使所形成的沟道层202性能更佳。
在本实施例中,所述衬底200和鳍部201通过对晶态的氧化铝层刻蚀形成,且所述氧化铝层表面为(0001)晶面,因此所述衬底200表面、以及鳍部201顶部表面的氧化铝表面具有(0001)晶面。在所述晶态的氧化铝材料表面,通过分子束外延工艺形成拓扑绝缘材料,能够使所形成的拓扑绝缘材料具有良好的阶梯覆盖能力,而且有利于使所形成的拓扑绝缘材料内部晶格排列整齐,密度和厚度均匀,从而使所形成的沟道层202能够与鳍部201的侧壁和顶部表面紧密结合,而且所形成的沟道层202表面的金属态、以及内部的绝缘态稳定。以所形成的沟道层202形成沟道时,能够有效地抑制漏电流,防止短沟道效应的产生,提高所形成的鳍式场效应晶体管的性能。
在本实施例中,所述第一次外延工艺的工艺参数包括:温度为100摄氏度~150摄氏度,气压为1E-10毫巴;所述第二次外延工艺的工艺参数包括:温度为250摄氏度~400摄氏度,气压为1E-10毫巴。
请参考图5,在所述沟道层202表面形成栅介质层203。
所述栅介质层203用于作为所形成的鳍式场效应晶体管的栅介质。在本实施例中,所述栅介质层203的材料包括高K介质材料,所形成的晶体管栅极结构为高K金属栅(High-kMetal Gate,简称HKMG)结构,形成所述栅极结构的工艺为后栅(Gate Last)工艺。
所述高K介质材料包括:氧化铝、氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铅钪钽、铌酸铅锌中的一种或多种组合。
所述栅介质层203的材料为氧化铝,所述栅介质层203的厚度为5纳米~50纳米,栅介质层203的形成工艺为原子层沉积(Atom Layer Deposition,简称ALD),形成所述栅介质层203的工艺参数包括:温度为150摄氏度~250摄氏度,前驱体包括三甲基铝(TMA)、以及水(H2O)或臭氧(O3),所述三甲基铝的脉冲时间为0.5秒~1秒,水的脉冲时间为1秒~1.5秒,臭氧的脉冲时间为0.8秒~1.2秒;此外,工艺中还包括采用吹扫气体进行吹扫,在每一次通入前驱体之后,吹扫气体通入的时间为5至10秒。
在一实施例中,所述栅介质层203的厚度为10纳米,所述原子层沉积工艺包括:温度为200摄氏度,前驱体为三甲基铝(TMA)和水(H2O)、或三甲基铝和臭氧(O3);当前驱体为三甲基铝和水时,所述三甲基铝的脉冲时间为0.8秒,水的脉冲时间为1.2秒;当前驱体为三甲基铝和臭氧时,所述三甲基铝的脉冲时间为1秒,臭氧的脉冲时间为1秒;吹扫气体为氮气,在每一次通入前驱体之后,氮气的通入的时间为6秒。
采用原子层沉积工艺能够在拓扑绝缘材料表面形成密度和厚度均匀的氧化铝层,使所形成的栅介质层203的质量良好。而且,采用原子层沉积工艺在拓扑绝缘材料表面形成氧化铝层,能够使所形成的氧化铝层具有良好的阶梯覆盖能力,从而能够使所形成的栅介质层203与沟道层202的表面之间结合良好,能够有效地防止在栅介质层203和沟道层202之间因缺陷而产生漏电流,使所形成的鳍式场效应晶体管的性能稳定。
在一实施例中,所述栅介质层203的材料还包括氧化硅、氮化硅、氮氧化硅中的一种或多种。当所述氧化硅、氮化硅、氮氧化硅中的一种或多种形成于栅介质层203和沟道层202之间时,能够增强高K介质材料与沟道层203之间的结合能力。
在另一实施例中,所述栅介质203的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种,则后续形成的以多晶硅为材料的栅极层能够作为晶体管的栅极。
请参考图6,在所述衬底200上的栅介质层203表面形成隔离层204,所述隔离层204覆盖部分位于鳍部201侧壁表面的栅介质层203,且所述隔离层204的表面低于所述鳍部201的顶部表面。
所述隔离层204用于作为相邻鳍部之间的隔离结构,后续形成的栅极层位于所述隔离层204表面。
所述隔离层204的材料为氧化硅、氮氧化硅、低K介质材料、或超低K介质材料。所述隔离层204的形成工艺包括:在所述栅介质层203表面形成隔离膜;平坦化所述隔离膜,直至暴露出鳍部201顶部的栅介质层203表面为止;在平坦化工艺之后,回刻蚀所述隔离膜,并暴露出部分鳍部201侧壁表面的栅介质层203,形成隔离层204。
所述隔离膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺;所述平坦化隔离膜的工艺为化学机械抛光工艺;所述回刻蚀隔离膜的工艺为各向异性的干法刻蚀工艺。
请参考图7和图8,图8是图7沿BB’方向的剖面结构示意图,在部分所述隔离层204和栅介质层203表面形成横跨所述鳍部201的栅极层205。
在本实施例中,所述栅极层205的材料为多晶硅,所形成的栅极结构为高K金属栅结构,因此所述栅极层205为伪栅极层,为后续形成的栅极占据空间位置,后续通以金属材料的栅极替代所述栅极层205,以形成栅极结构。
在另一实施例中,所述栅介质层203的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种,所述栅极层205的材料为多晶硅,所述栅极层205即所需形成的鳍式场效应晶体管的栅极。
所述栅极层205的形成工艺包括:在隔离层204和栅介质层203表面形成栅极膜;在所述栅极膜表面形成掩膜层,所述掩膜层的图形贯穿所述鳍部201;以所述掩膜层为掩膜,刻蚀所述栅极膜,直至暴露出隔离层204表面和栅介质层203表面为止,形成栅极层205;在刻蚀所述栅极膜之后,去除所述掩膜层。
所述掩膜层的材料能够为光刻胶、氮化硅、氮氧化硅或无定形碳;刻蚀所述栅极膜的工艺为各向异性的干法刻蚀工艺;去除所述掩膜层的工艺为湿法刻蚀工艺或灰化工艺。
请参考图9,在形成所述栅极层205之后,在所述栅极层205两侧的鳍部201表面形成源区206a和漏区206b。
需要说明的是,所述图9的方向与图8所示的剖面方向一致。
本实施例中,在形成所述源区206a和漏区206b之前,还包括:在所述栅极层205两侧的栅介质层203表面和隔离层204表面形成侧墙207。所述侧墙207用于减小源区206a和漏区206b与栅极层205之间的重叠面积,以此减少寄生电容。
所述侧墙207的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合;所述侧墙207的形成工艺包括:在所述隔离层204、栅极层205和栅介质层203表面形成侧墙膜;对所述侧墙膜进行回刻蚀,直至暴露出隔离层204和栅介质层203表面。所述侧墙膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺;所述回刻蚀工艺为各向异性的干法刻蚀工艺。
所述源区206a和漏区206b的形成工艺包括:在形成所述侧墙207之后,在所述栅极层205和侧墙207两侧的栅介质层203和沟道层202内形成凹槽,所述凹槽暴露出部分鳍部201的顶部和侧壁表面,而且所述凹槽延伸至所述隔离层204表面;在所述凹槽内形成源漏层,所述源漏层的材料为半导体材料。
所述凹槽的形成工艺包括:在隔离层204和栅介质层203表面形成掩膜层,所述掩膜层暴露出所述栅极层205、侧墙207、以及栅极层205和侧墙207两侧的部分栅介质层203表面,所述暴露出的栅介质层203位于高于隔离层204的鳍部201侧壁和顶部表面;以所述掩膜层为掩膜,采用各向同性的刻蚀工艺刻蚀所述栅介质层203和沟道层202,直至暴露出鳍部201的侧壁和顶部表面为止,形成凹槽。
所述源漏层的材料为半导体材料,形成工艺为选择性外延沉积工艺。在本实施例中,所述源漏层的材料为硅,由于所述鳍部201的材料为晶态的氧化铝材料,所述鳍部201的侧壁和底部表面具有晶向,因此,能够在所述凹槽底部暴露出的鳍部201表面,以选择性外延沉积工艺形成硅材料;而且,由于所述凹槽周围的栅介质层203表面由掩膜层覆盖,因此,所述选择性外延沉积工艺不会在所述掩膜层表面形成源漏层,从而能够仅在所述凹槽内形成所述源漏层。
在形成所述源漏层之后,以离子注入工艺在所述源漏层内掺杂N型离子或P型离子,从而形成源区206a和漏区206b;在形成所述源区206a和漏区206b之后,去除所述掩膜层。在本实施例中,源区206a和漏区206b内掺杂N型离子,则所形成的鳍式场效应晶体管的载流子为电子,能够提高所形成的晶体管的工作效率。
在另一实施例中,还能够在形成源漏层的选择性外延沉积工艺中,采用原位掺杂工艺掺杂N型离子或P型离子,以形成源区206a和漏区206b。
在本实施例中,在形成所述源区206a和漏区206b之后,还包括:在所述隔离层204和栅介质层203表面形成介质层,所述介质层的表面与所述栅极层205的表面齐平;去除所述栅极层205,在所述介质层内形成开口;在所述开口内形成栅极。
所述栅极的材料包括金属,所述金属为钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金中的一种或多种;在所述栅极的金属材料内,还能够具有其它金属的掺杂离子,用于调节阈值电压。而且,所述栅极的材料还包括金属化合物,所述金属化合物为氮化钛、氮化钽、硅化钨、氮化钨、氧化钌、硅化钴、硅化镍中的一种或多种,用于调节所形成的晶体管的阈值电压。此外,所述栅极的材料为碳纳米管材料或导电碳材料。
在本实施例所形成的鳍式场效应晶体管工作时,使氧化铝底部的半导体层接地,作为晶体管的底部栅极;在所述源区206a施加源极偏压VS;在所述漏区206b施加漏极偏压VD;在所述栅极施加栅极偏压VG,作为晶体管的顶部栅极。通过控制所述栅极偏压VG,能够控制电子从栅极底部的、与栅介质层203相接触的沟道层202表面通过,从而使位于所述栅极底部的、与栅介质层203相接触的沟道层202表面成为晶体管的沟道;而通过控制所述源极偏压VS和漏极偏压VD之间的差值,能够控制电子在沟道层202表面的流动,从而驱动晶体管工作。由于所述沟道层202仅表面呈金属态,而内部呈绝缘态,使得电子尽在沟道层202的表面移动,从而有效地抑制了短沟道效应、以及漏电流的产生,提高了晶体管的性能。
本实施例中,在衬底表面和鳍部的侧壁和顶部表面形成沟道层之后,再形成隔离层,在所述隔离层和栅介质层表面形成横跨所述鳍部的栅极层。所述沟道层用于形成鳍式场效应晶体管的沟道区,所述沟道层的材料为拓扑绝缘材料,所述拓扑绝缘材料的表面是无能带间隙的金属态,能够导电,而所述拓扑绝缘材料的内部是有能带间隙的绝缘体,因此,以所述拓扑绝缘材料形成沟道层时,能够以所述沟道层与栅介质层相接触的表面作为允许载流子迁移的晶体管沟道,而且,由于所述拓扑绝缘材料仅允许载流子在表面迁移,因此,所述晶体管沟道的厚度极薄,能够有效地抑制短沟道效应、防止漏电流的产生,保证了所形成的鳍式场效应晶体管的性能更为稳定。而且,所述拓扑绝缘材料表面的导电能力不受表面具体结构形貌的影响,也不受杂质影响,因此,所述沟道层的导电能力稳定,有利于使所形成的鳍式场效应晶体管的性能保持稳定。
相应的,本发明实施例还提供一种采用上述方法形成的鳍式场效应晶体管,请继续参考图7和图9,包括:衬底200,所述衬底200表面具有鳍部201;位于所述衬底200表面和鳍部201的侧壁和顶部表面的沟道层202,所述沟道层202的材料为拓扑绝缘材料;位于所述沟道层202表面的栅介质层203;位于所述衬底200上的栅介质层203表面的隔离层204,所述隔离层204覆盖部分位于鳍部201侧壁表面的栅介质层203,且所述隔离层204的表面低于所述鳍部201的顶部表面;位于部分所述隔离层204和栅介质层203表面的栅极层205,所述栅极层205横跨所述鳍部201。
所述拓扑绝缘材料为Bi2Te3、Bi2Se3或Sb2Te3,所述沟道层202的厚度为5纳米~50纳米。
所述衬底200和鳍部201表面的材料为氧化铝、硅或氧化硅。在本实施例中,所述衬底200和鳍部201表面的材料为氧化铝,且所述衬底200表面和鳍部201顶部表面的氧化铝具有(0001)晶面。
所述栅介质层203的材料包括高K介质材料;所述高K介质材料包括:氧化铝、氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铅钪钽、铌酸铅锌中的一种或多种组合。在一实施例中,所述栅介质层203的材料还包括氧化硅、氮化硅、氮氧化硅中的一种或多种。在另一实施例中,所述栅介质层203的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种。
所述栅极层205为所述晶体管的栅极。在本实施例中,所述栅极层205的材料为金属。在另一实施例中,所述栅极层205的材料为多晶硅。此外,所述栅极层205的材料还能够为碳纳米管材料或导电碳材料。
在本实施例中,所述鳍式场效应晶体管还包括:位于所述隔离层204和栅介质层203表面的介质层(未图示),所述介质层的表面与所述栅极层205的表面齐平。
在本实施例中,所述栅极层205的材料包括金属,所述金属为钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金中的一种或多种;所述金属内还能够具有其它金属的掺杂离子;而且,当所述栅极层205的材料包括金属时,所述栅极层205的材料还能够包括金属化合物,所述金属化合物为氮化钛、氮化钽、硅化钨、氮化钨、氧化钌、硅化钴、硅化镍中的一种或多种。
本实施例中,所述鳍式场效应晶体管还包括位于所述栅极层205两侧的栅介质层203表面和隔离层204表面的侧墙207;所述侧墙207的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。
本实施例中,所述鳍式场效应晶体管还包括位于所述栅极层和侧墙207两侧的鳍部201表面的源区206a和漏区206b。
本实施例中,所述衬底表面和鳍部的侧壁和顶部表面具有沟道层,所述隔离层位于衬底上的沟道层表面,栅极层位于所述隔离层和栅介质层表面,且形成横跨所述鳍部的栅极层。所述沟道层用于形成鳍式场效应晶体管的沟道,所述沟道层的材料为拓扑绝缘材料,所述拓扑绝缘材料的表面是无能带间隙的金属态,能够导电,而所述拓扑绝缘材料的内部是有能带间隙的绝缘体,因此,能够以所述沟道层与栅介质层相接触的表面作为允许载流子迁移的晶体管沟道,而且,由于所述拓扑绝缘材料仅允许载流子在表面迁移,使所述晶体管沟道的厚度极薄,从而能够有效地抑制短沟道效应、防止漏电流的产生,保证了所形成的鳍式场效应晶体管的性能更为稳定。而且,所述拓扑绝缘材料表面的导电能力不受表面具体结构形貌的影响,也不受杂质影响,因此,所述沟道层的导电能力稳定,有利于使所形成的鳍式场效应晶体管的性能保持稳定。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供衬底,所述衬底表面具有鳍部;
在所述衬底表面和鳍部的侧壁和顶部表面形成沟道层,所述沟道层的材料为拓扑绝缘材料;
在所述沟道层表面形成栅介质层;
在所述衬底上的栅介质层表面形成隔离层,所述隔离层覆盖部分位于鳍部侧壁表面的栅介质层,且所述隔离层的表面低于所述鳍部的顶部表面;
在部分所述隔离层和栅介质层表面形成横跨所述鳍部的栅极层。
2.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述拓扑绝缘材料为Bi2Te3、Bi2Se3或Sb2Te3。
3.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述沟道层的形成工艺包括两次外延工艺。
4.如权利要求3所述的鳍式场效应晶体管的形成方法,其特征在于,所述两次外延工艺均为分子束外延工艺。
5.如权利要求3所述的鳍式场效应晶体管的形成方法,其特征在于,所述两次外延工艺包括:第一次外延工艺,所述第一次外延工艺具有第一工艺温度;在所述第一次外延工艺之后,进行第二次外延工艺,所述第二次外延工艺具有第二工艺温度,且所述第二工艺温度高于所述第一工艺温度。
6.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述衬底和鳍部表面的材料为氧化铝、硅或氧化硅。
7.如权利要求6所述的鳍式场效应晶体管的形成方法,其特征在于,所述衬底和鳍部表面的材料为氧化铝,所述衬底表面和鳍部顶部表面的氧化铝具有(0001)晶面。
8.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述栅介质层的材料包括高K介质材料。
9.如权利要求8所述的鳍式场效应晶体管的形成方法,其特征在于,所述高K介质材料包括:氧化铝、氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铅钪钽、铌酸铅锌中的一种或多种组合。
10.如权利要求8所述的鳍式场效应晶体管的形成方法,其特征在于,所述栅介质层的材料还包括氧化硅、氮化硅、氮氧化硅中的一种或多种。
11.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述栅极层的材料为多晶硅。
12.如权利要求11所述的鳍式场效应晶体管的形成方法,其特征在于,还包括:在所述隔离层和栅介质层表面形成介质层,所述介质层的表面与所述栅极层的表面齐平;去除所述栅极层,在所述介质层内形成开口;在所述开口内形成栅极。
13.如权利要求12所述的鳍式场效应晶体管的形成方法,其特征在于,所述栅极的材料包括金属,所述金属为钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金中的一种或多种。
14.如权利要求13所述的鳍式场效应晶体管的形成方法,其特征在于,所述栅极的材料还包括金属化合物,所述金属化合物为氮化钛、氮化钽、硅化钨、氮化钨、氧化钌、硅化钴、硅化镍中的一种或多种。
15.如权利要求12所述的鳍式场效应晶体管的形成方法,其特征在于,所述栅极的材料为导电碳材料,所述导电碳材料包括碳纳米管材料。
16.如权利要求12所述的鳍式场效应晶体管的形成方法,其特征在于,所述栅极内具有掺杂离子。
17.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述鳍部的形成工艺包括:提供基底;在所述基底表面形成掩膜层,所述掩膜层覆盖需要形成鳍部的对应区域;以所述掩膜层为掩膜,刻蚀所述基底,在所述基底内形成沟槽,相邻沟槽之间的基底形成鳍部,位于所述鳍部底部的基底形成衬底;在刻蚀所述基底之后,去除所述掩膜层。
18.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述隔离层的形成工艺包括:在所述栅介质层表面形成隔离膜;平坦化所述隔离膜,直至暴露出鳍部顶部的栅介质层表面为止;在平坦化工艺之后,回刻蚀所述隔离膜,并暴露出部分鳍部侧壁表面的栅介质层,形成隔离层。
19.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,还包括:在形成所述栅极层之后,在所述栅极层两侧的鳍部表面形成源区和漏区。
20.一种采用如权利要求1至19任一项方法所形成的鳍式场效应晶体管,其特征在于,包括:
衬底,所述衬底表面具有鳍部;
位于所述衬底表面和鳍部的侧壁和顶部表面的沟道层,所述沟道层的材料为拓扑绝缘材料;
位于所述沟道层表面的栅介质层;
位于所述衬底上的栅介质层表面的隔离层,所述隔离层覆盖部分位于鳍部侧壁表面的栅介质层,且所述隔离层的表面低于所述鳍部的顶部表面;
位于部分所述隔离层和栅介质层表面的栅极层,所述栅极层横跨所述鳍部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410505454.4A CN105514163B (zh) | 2014-09-26 | 2014-09-26 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410505454.4A CN105514163B (zh) | 2014-09-26 | 2014-09-26 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105514163A CN105514163A (zh) | 2016-04-20 |
CN105514163B true CN105514163B (zh) | 2018-09-07 |
Family
ID=55721999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410505454.4A Active CN105514163B (zh) | 2014-09-26 | 2014-09-26 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105514163B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200707738A (en) * | 2005-06-21 | 2007-02-16 | Ibm | Substrate backgate for trigate FET |
EP1844498A2 (en) * | 2005-01-28 | 2007-10-17 | Nxp B.V. | Method of fabricating a fet |
CN103632966A (zh) * | 2012-08-21 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
CN103715198A (zh) * | 2012-10-04 | 2014-04-09 | 闪矽公司 | 三维单浮栅非易失性存储器装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9059001B2 (en) * | 2011-12-16 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with biased feature |
-
2014
- 2014-09-26 CN CN201410505454.4A patent/CN105514163B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1844498A2 (en) * | 2005-01-28 | 2007-10-17 | Nxp B.V. | Method of fabricating a fet |
TW200707738A (en) * | 2005-06-21 | 2007-02-16 | Ibm | Substrate backgate for trigate FET |
CN103632966A (zh) * | 2012-08-21 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
CN103715198A (zh) * | 2012-10-04 | 2014-04-09 | 闪矽公司 | 三维单浮栅非易失性存储器装置 |
Non-Patent Citations (1)
Title |
---|
Han Liu.Atomic-Layer-Deposited Al2O3 on Bi2Te3 for Topological Insulator Field-Effect Transistors.《Applied Physics Letters》.2011, * |
Also Published As
Publication number | Publication date |
---|---|
CN105514163A (zh) | 2016-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106684144B (zh) | 半导体结构的制造方法 | |
CN104733312B (zh) | 鳍式场效应晶体管的形成方法 | |
CN103295904B (zh) | 具有LDD延伸的FinFET设计 | |
CN104916541B (zh) | 形成半导体器件和FinFET器件的方法及FinFET器件 | |
CN104658897B (zh) | 半导体器件的形成方法 | |
JP2013058740A (ja) | 代用ソース/ドレインフィンfet加工 | |
CN103915345A (zh) | 半导体器件及其制造方法 | |
KR20140049075A (ko) | 트랜지스터 게이트용 캡핑 유전체 구조 | |
CN107180784B (zh) | 半导体结构及其形成方法 | |
CN107958873A (zh) | 鳍式场效应管及其形成方法 | |
US9843007B2 (en) | Field effect transistor structure with gate structure having a wall and floor portions | |
CN104051526B (zh) | 紧邻半导体鳍的沟渠及其形成方法 | |
US8614133B2 (en) | Structure and method to enabling a borderless contact to source regions and drain regions of a complementary metal oxide semiconductor (CMOS) transistor | |
CN106558614A (zh) | 半导体结构及其形成方法 | |
TWI632615B (zh) | 鰭型電晶體之源汲區中的共形緩衝層 | |
JP2014042008A (ja) | 電界効果半導体デバイスを製造する方法 | |
CN108565287B (zh) | 一种半导体结构及其制造方法 | |
CN104425275B (zh) | 半导体结构的形成方法 | |
CN106486362A (zh) | 测试结构及其形成方法、测试方法 | |
CN104425269B (zh) | 鳍式场效应晶体管及其形成方法 | |
CN104347508B (zh) | 半导体结构及其形成方法 | |
CN105514163B (zh) | 鳍式场效应晶体管及其形成方法 | |
CN106558493A (zh) | 鳍式场效应管的形成方法 | |
US20220293760A1 (en) | Epitaxial structure for source/drain contact | |
CN105514162B (zh) | 鳍式场效应晶体管及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |