CN105470128A - 沟槽型功率器件中沟槽底部的厚氧化层的制备方法 - Google Patents
沟槽型功率器件中沟槽底部的厚氧化层的制备方法 Download PDFInfo
- Publication number
- CN105470128A CN105470128A CN201410465844.3A CN201410465844A CN105470128A CN 105470128 A CN105470128 A CN 105470128A CN 201410465844 A CN201410465844 A CN 201410465844A CN 105470128 A CN105470128 A CN 105470128A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- groove
- power device
- trench
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种沟槽型功率器件中沟槽底部的厚氧化层的制备方法,包括以下步骤,提供具有外延生长层的衬底结构;在所述外延生长层上形成沟槽;沿所述沟槽的上边沿表面、侧壁、底部沉积等离子加强的四乙基硅酸脂,以形成第一层氧化层;沿所述第一层氧化层沉积掺硼和磷的二氧化硅,以形成第二层氧化层;回流所述第二氧化层;去除所述沟槽的上边沿的第二氧化层和第一氧化层;去除所述沟槽的侧壁内的一部分第一氧化层和第二氧化层,保留沟槽的底部及底部向上的侧壁内的一部分第一氧化层和第二氧化层,以在所述沟槽的底部形成厚氧化层。本发明能够快速制备绝缘性能更好的厚氧化层。
Description
技术领域
本发明涉及一种沟槽型功率器件,特别涉及一种沟槽型功率器件中沟槽底部的厚氧化层的制备方法。
背景技术
半导体功率器件已经被广泛应用于汽车电子、开关电源以及工业控制器件等领域。特别是沟槽型功率器件,在制作沟槽型功率器件是,在沟槽底部需制作厚氧化层,目的是用来减小栅极底部的寄生电容,降低栅极漏极电荷(Qgd),以提高开关特性和电学性能。现有技术中通常采用高密度等离子体化学气相淀积(HDPCVD)法制备沟槽底部厚氧化层,其步骤如下:形成沟槽,在沟槽底部沉积一定厚度的厚氧化层,把硅表面的厚氧化层磨掉,去掉沟槽侧壁的氧化层,留下底部氧化层,形成厚氧化层。上述制备方法主要是用于对深宽比较大的沟槽的填孔,边沉积边蚀刻,用HDPCVD制程的速度比较慢。
发明内容
本发明所要解决的技术问题是,为了克服上述缺陷,提供一种沟槽型功率器件中沟槽底部的厚氧化层的制备方法,以快速制备绝缘性能更好的厚氧化层。
为了解决上述技术问题,本发明的技术方案是:一种沟槽型功率器件中沟槽底部的厚氧化层的制备方法,包括以下步骤,步骤S0,提供具有外延生长层的衬底结构;步骤S1,在所述外延生长层上形成沟槽;步骤S2,采用低气压化学气相沉积法沿所述沟槽的上边沿表面、侧壁、底部沉积四乙基硅酸脂,以形成生长二氧化硅膜的第一层氧化层;步骤S3,采用常压化学气相沉积法沿所述第一层氧化层沉积掺硼和磷的二氧化硅,以在所述第一氧化层的上面形成第二层氧化层,所述第二氧化层的厚度大于所述第一氧化层的厚度;步骤S4,回流所述第二氧化层,使所述沟槽底部的第二氧化层的厚度大于所述沟槽的上边沿表面及侧壁的第二氧化层的厚度;步骤S5,采用化学机械研磨工艺去除所述沟槽的上边沿的第二氧化层和第一氧化层;步骤S6,采用蚀刻工艺沿所述沟槽侧壁从上到下去除所述沟槽的侧壁内的一部分第一氧化层和第二氧化层,保留沟槽的底部的第一氧化层和一部分第二氧化层,以在所述沟槽的底部形成厚氧化层。
进一步的,所述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,在所述步骤S1之后,还包括对所述沟槽的拐角进行圆滑处理的步骤,以形成具有倒角形状的沟槽。
进一步的,所述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,在所述步骤S1之后,还包括对所述沟槽进行清洗的步骤。
进一步的,所述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,在所述步骤S4中,回流所述第二氧化层时,使用氮气,回流温度为900摄氏度,回流次数为二次,每次回流时间为30分钟。
进一步的,所述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,其特征在于,在所述步骤S5中,所述蚀刻工艺为各向同性的蚀刻工艺。
与现有技术相比,本发明的有益效果是:首先,本发明在沟槽底部制备的厚氧化层为两层,包括第一氧化层和第二氧化层,而现有技术的厚氧化层只有一层,因此,本发明制备的厚氧化层具有更好的绝缘性能。其次,本发明采用低气压化学气相沉积法沿所述沟槽的上边沿表面、侧壁、底部沉积等离子加强的四乙基硅酸脂,以形成生长二氧化硅膜的第一层氧化层,对栅极氧化层的影响较小,避免了采用HDPCVD法制备厚氧化层,影响到器件栅极的漏电和击穿电压的现象发生,因此,本发明制备的厚氧化层,具有良好的开关特性和电学性能。再次,由于本发明采用低气压沉积第一氧化层,采用常压沉积第二氧化层,第一氧化层和第二氧化层,以形成厚氧化层,因此可以快速获得厚氧化层。
附图说明
图1是本发明一实施例的流程示意图;
图2是本发明一实施例的功率器件的外延生长层的结构示意图;
图3是本发明一实施例在外延生长层形成沟槽的结构示意图;
图4是本发明一实施例具有圆滑处理的沟槽的结构示意图;
图5是本发明一实施例中形成第一氧化层的结构示意图;
图6是本发明一实施例中形成第二氧化层的结构示意图;
图7是本发明一实施例中回流第二氧化层的结构示意图;
图8是本发明一实施例中去除沟槽上边沿的第一氧化层和第二氧化层的结构示意图;
图9是本发明一实施例中在沟槽底部形成厚氧化层的结构示意图。
图中所示:10、外延生长层,20、沟槽,30、第一氧化层,40、第二氧化层,50、厚氧化层。
具体实施方式
下面结合附图对本发明作详细描述:
请参考图1至9,本发明提供一种沟槽型功率器件中沟槽底部的厚氧化层的制备方法,包括以下步骤,
步骤S0,请参考图2,提供具有外延生长层10的衬底结构;
步骤S1,请参考图3,在所述外延生长层10上形成沟槽20;
步骤S2,请参考图5,采用低气压化学气相沉积法沿所述沟槽20的上边沿表面、侧壁、底部沉积四乙基硅酸脂(LPTEOS),以形成生长二氧化硅膜的第一层氧化层30;
步骤S3,请参考图6,采用常压化学气相沉积法沿所述第一层氧化层30沉积掺硼和磷的二氧化硅(Boro-Bhospho-Silicate-Glass,BPSG),以在所述第一氧化层30的上面形成第二层氧化层40,所述第二氧化层40的厚度大于所述第一氧化层的厚度30;
步骤S4,请参考图7,回流所述第二氧化层40,使所述沟槽20底部的第二氧化层40的厚度大于所述沟槽20的上边沿表面及侧壁的第二氧化层40的厚度;
步骤S5,采用化学机械研磨工艺去除所述沟槽20的上边沿的第二氧化层40和第一氧化层30;
步骤S6,请参考图8和图9,采用各向同性蚀刻工艺沿所述沟槽20侧壁从上到下去除所述沟槽20的侧壁内的第一氧化层30和第二氧化层40,保留沟槽20的底部的第一氧化层30和一部分第二氧化层40,以在所述沟槽20的底部形成厚氧化层50。
本发明采用上述沟槽型功率器件中沟槽底部的厚氧化层的制备方法,制备的沟槽20底部的厚氧化层为二层结构,即包括第一氧化层和第二氧化层。从而达到了较好的绝缘效果。厚氧化层实际为绝缘层。第一氧化层采用低气压化学沉积法,是因为采用该方法制备的厚氧化层具有较好的质量,对栅极氧化层的影响较小。采用常压沉积第二氧化层,因此具有工艺简单、制作方便、快速制备的优点。
作为较佳的实施方式,请参考图4,上述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,在所述步骤S1之后,还包括对所述沟槽20的拐角进行圆滑处理的步骤,以形成具有倒角形状的沟槽20。对沟槽20的底部的拐角进行圆滑处理后,以便于第一氧化层30的沉积,以使沟槽20底部的拐角处容易的沉积掺硼和磷的二氧化硅,不留死角,从而避免沟槽底部的第一氧化层30瑕疵沉积。
作为较佳的实施方式,上述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,在所述步骤S1之后,还包括对所述沟槽20进行清洗的步骤。其作用是去除光刻和刻蚀工艺过程中在沟槽20中产生的杂质。
作为较佳的实施方式,上述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,在所述步骤S4中,回流所述第二氧化层时,使用氮气,回流温度为900摄氏度,回流次数为二次,每次回流时间为30分钟。通过二次的回流,使第二氧化层的达到更佳的回流质量。
作为较佳的实施方式,上述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,在所述步骤5中,所述蚀刻工艺为湿法蚀刻工艺或干法蚀刻工艺。其中,蚀刻工艺为各向同性的蚀刻工艺,是指步骤5中的蚀刻工艺与步骤2中形成沟槽的蚀刻工艺相同。即可以采用湿法蚀刻,也可以采用干法蚀刻,本发明优选采用湿法蚀刻工艺,以避免干法蚀刻工艺中容易产生等离子体(Plasma)损伤的问题,以提高蚀刻质量;在功率器件的制作过程中,蚀刻工作优选的采用同一种工艺,以避免不同的工艺造成的误差,从而达到更佳的蚀刻质量要求。
Claims (5)
1.一种沟槽型功率器件中沟槽底部的厚氧化层的制备方法,包括以下步骤,
步骤(S0),提供具有外延生长层的衬底结构;
步骤(S1),在所述外延生长层上形成沟槽;
步骤(S2),采用低气压化学气相沉积法沿所述沟槽的上边沿表面、侧壁、底部沉积四乙基硅酸脂,以形成生长二氧化硅膜的第一层氧化层;
步骤(S3),采用常压化学气相沉积法沿所述第一层氧化层沉积掺硼和磷的二氧化硅,以在所述第一氧化层的上面形成第二层氧化层,所述第二氧化层的厚度大于所述第一氧化层的厚度;
步骤(S4),回流所述第二氧化层,使所述沟槽底部的第二氧化层的厚度大于所述沟槽的上边沿表面及侧壁的第二氧化层的厚度;
步骤(S5),采用化学机械研磨工艺去除所述沟槽的上边沿的第二氧化层和第一氧化层;
步骤(S6),采用蚀刻工艺沿所述沟槽侧壁从上到下去除所述沟槽的侧壁内的一部分第一氧化层和第二氧化层,保留沟槽的底部的第一氧化层和一部分第二氧化层,以在所述沟槽的底部形成厚氧化层。
2.如权利要求1所述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,其特征在于,在所述步骤(S1)之后,还包括对所述沟槽的拐角进行圆滑处理的步骤,以形成具有倒角形状的沟槽。
3.如权利要求1或2所述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,其特征在于,在所述步骤(S1)之后,还包括对所述沟槽进行清洗的步骤。
4.如权利要求1所述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,其特征在于,在所述步骤(S4)中,回流所述第二氧化层时,使用氮气,回流温度为900摄氏度,回流次数为二次,每次回流时间为30分钟。
5.如权利要求1所述的沟槽型功率器件中沟槽底部的厚氧化层的制备方法,其特征在于,在所述步骤(S5)中,所述蚀刻工艺为各向同性的蚀刻工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410465844.3A CN105470128B (zh) | 2014-09-12 | 2014-09-12 | 沟槽型功率器件中沟槽底部的厚氧化层的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410465844.3A CN105470128B (zh) | 2014-09-12 | 2014-09-12 | 沟槽型功率器件中沟槽底部的厚氧化层的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105470128A true CN105470128A (zh) | 2016-04-06 |
CN105470128B CN105470128B (zh) | 2018-07-20 |
Family
ID=55607707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410465844.3A Active CN105470128B (zh) | 2014-09-12 | 2014-09-12 | 沟槽型功率器件中沟槽底部的厚氧化层的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105470128B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1926669A (zh) * | 2004-03-16 | 2007-03-07 | 石川岛播磨重工业株式会社 | 半导体装置的制造方法 |
CN101567320A (zh) * | 2009-06-04 | 2009-10-28 | 上海宏力半导体制造有限公司 | 功率mos晶体管的制造方法 |
US20090315083A1 (en) * | 2008-06-20 | 2009-12-24 | James Pan | Structure and Method for Forming a Thick Bottom Dielectric (TBD) for Trench-Gate Devices |
CN101872739A (zh) * | 2009-04-23 | 2010-10-27 | 上海华虹Nec电子有限公司 | 沟槽的填充方法 |
-
2014
- 2014-09-12 CN CN201410465844.3A patent/CN105470128B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1926669A (zh) * | 2004-03-16 | 2007-03-07 | 石川岛播磨重工业株式会社 | 半导体装置的制造方法 |
US20090315083A1 (en) * | 2008-06-20 | 2009-12-24 | James Pan | Structure and Method for Forming a Thick Bottom Dielectric (TBD) for Trench-Gate Devices |
CN101872739A (zh) * | 2009-04-23 | 2010-10-27 | 上海华虹Nec电子有限公司 | 沟槽的填充方法 |
CN101567320A (zh) * | 2009-06-04 | 2009-10-28 | 上海宏力半导体制造有限公司 | 功率mos晶体管的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105470128B (zh) | 2018-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102263133B (zh) | 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法 | |
US10361268B2 (en) | Internal spacers for nanowire semiconductor devices | |
CN102420252B (zh) | 超高元胞密度深沟槽功率mos器件及其制造方法 | |
US9219114B2 (en) | Partial FIN on oxide for improved electrical isolation of raised active regions | |
CN103545216B (zh) | 沟槽式栅极金氧半场效晶体管的制造方法 | |
CN104779293A (zh) | 沟槽型超级结器件的制造方法 | |
CN108257869A (zh) | 屏蔽栅沟槽mosfet的制备方法 | |
CN101834142A (zh) | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 | |
CN104282543A (zh) | 应用于沟槽型mos器件的沟槽栅及其制备方法 | |
CN102184868B (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
CN103094087B (zh) | 刻蚀沟槽多晶硅栅的方法 | |
CN101847655B (zh) | 一种可提高沟槽栅mos器件性能的沟槽栅及其制造方法 | |
CN103681315A (zh) | 埋层的形成方法 | |
CN106920752A (zh) | 低压超结mosfet栅源氧化层结构及制造方法 | |
CN102214572B (zh) | 在制造平面双极型晶体管中的间隔物形成 | |
CN102412186A (zh) | 一种大尺寸通孔的制作方法 | |
CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
CN101877314A (zh) | 在沟槽底部制作厚氧化层的方法 | |
CN102005373A (zh) | 栅极及功率场效应管的制造方法 | |
CN103367150A (zh) | 双层多晶栅沟槽型mos晶体管的制备方法 | |
CN105470128A (zh) | 沟槽型功率器件中沟槽底部的厚氧化层的制备方法 | |
CN202205757U (zh) | 低栅极电荷低导通电阻深沟槽功率mosfet器件 | |
CN102867749B (zh) | Mos晶体管的形成方法 | |
CN104282550A (zh) | 肖特基二极管的制造方法 | |
CN212587514U (zh) | 一种Trench MOS功率器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |