CN105448873A - 一种集成优化的芯片结构 - Google Patents

一种集成优化的芯片结构 Download PDF

Info

Publication number
CN105448873A
CN105448873A CN201410438989.4A CN201410438989A CN105448873A CN 105448873 A CN105448873 A CN 105448873A CN 201410438989 A CN201410438989 A CN 201410438989A CN 105448873 A CN105448873 A CN 105448873A
Authority
CN
China
Prior art keywords
chip
soldered ball
resistance
chip structure
solder balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410438989.4A
Other languages
English (en)
Inventor
樊茂
朱小荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN201410438989.4A priority Critical patent/CN105448873A/zh
Publication of CN105448873A publication Critical patent/CN105448873A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明涉及电子技术领域，具体涉及一种芯片结构。一种集成优化的芯片结构，包括，芯片，芯片上分布多个焊盘，至少一个设定位置的焊盘上设置第一类焊球，其余位置的焊盘上设置第二类焊球，第一类焊球的阻值高于第二类焊球的阻值。本发明在芯片上设定位置处设置具有设定阻值大小的焊球，使得设定位置处的焊球的阻值高于其余位置的焊球的阻值，将芯片外围电路的电阻整合到芯片的连接结构中，不仅使得芯片外围电路更为简单，同时不增加芯片的负担，有利于系统结构的集成优化。进一步地，还可以降低被抄袭的风险，有利于保护智力成果。

Description

一种集成优化的芯片结构
技术领域
本发明涉及电子技术领域，具体涉及一种芯片结构。
背景技术
现有技术的一种芯片结构如图1所示，芯片(1)通过焊球(2)与外部印制电路板连接，芯片(1)的应用电路中，电阻是芯片(1)外围电路中最常见的元器件，外围电路中的多个电阻常常会占用过多的印制电路板的面积，而且增加了芯片(1)的应用成本。同时，将电阻设置于芯片的外围电路中，常常为抄袭者提供便利，抄袭者通过反向工程获取芯片的结构后，易于将获取的芯片及外围电路信息等智力成果盗取他用；而将外围电阻集成于芯片上，势必增加芯片的负担，对芯片的制造工艺提出更高的要求。
发明内容
本发明的目的在于，提供一种集成优化的芯片结构，解决以上技术问题。
本发明所解决的技术问题可以采用以下技术方案来实现：
一种集成优化的芯片结构，其中，包括，
芯片，所述芯片上分布多个焊盘，至少一个设定位置的所述焊盘上设置第一类焊球，其余位置的所述焊盘上设置第二类焊球，所述第一类焊球的阻值高于所述第二类焊球的阻值。
本发明的集成优化的芯片结构，不同设定位置上的所述第一类焊球的阻值不同。
本发明的集成优化的芯片结构，所述第一类焊球采用的焊料球中掺有用以调节电阻率的杂质。
本发明的集成优化的芯片结构，所述第一类焊球采用的焊料球中掺杂钨。
本发明的集成优化的芯片结构，所述第一类焊球与所述第二类焊球的尺寸相同。
有益效果：由于采用以上技术方案，本发明在芯片上设定位置处设置具有设定阻值大小的焊球，使得设定位置处的焊球的阻值高于其余位置的焊球的阻值，将芯片外围电路的电阻整合到芯片的连接结构中，不仅使得芯片外围电路更为简单，同时不增加芯片的负担，有利于系统结构的集成优化。进一步地，还可以降低被抄袭的风险，有利于保护智力成果。
附图说明
图1为现有技术的芯片结构示意图；
图2为本发明的芯片结构示意图；
图3为图2的剖视图；
图4为本发明的工艺实现流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
参照图2、图3，一种集成优化的芯片结构，其中，包括，
芯片3，芯片3上分布多个焊盘，至少一个设定位置的焊盘上设置第一类焊球4，其余位置的焊盘上设置第二类焊球，第一类焊球4的阻值高于第二类焊球的阻值。
本发明在芯片上设定位置处设置具有设定阻值大小的焊球，使得设定位置处的焊球的阻值高于其余位置的焊球的阻值，将芯片外围电路的电阻整合到芯片的连接结构中，不仅使得芯片外围电路更为简单，同时不增加芯片的负担，有利于系统结构的集成优化。进一步地，还可以降低被抄袭的风险，有利于保护智力成果。
本发明的集成优化的芯片结构，不同设定位置上的第一类焊球的阻值可以不同。以满足不同焊盘需要连接不同电阻值的需要。
本发明的集成优化的芯片结构，第一类焊球采用的焊料球中掺有用以调节电阻率的杂质。本发明的集成优化的芯片结构，第一类焊球4采用的焊料球中可以掺杂钨。也可以采用掺杂其他介质，以实现掺杂浓度不同获得不同阻值大小的焊料球。
本发明的集成优化的芯片结构，第一类焊球与第二类焊球尺寸相同。保证芯片与外部印制电路板连接的可靠，降低焊接过程中产生虚焊等缺陷的可能性，同时方便植球工艺。
本发明可以通过以下工艺方案实现，参照图4所示:
步骤S1：在芯片的焊盘面上丝网印制焊膏，植球机可以采用真空抽吸原理的植球机，将芯片装在定位夹具上，芯片的焊盘面朝上，对准植球机的植球单元，植球单元的吸嘴吸取待放置的焊球，使得设定位置的吸嘴吸取的焊球为第一类焊球；其他位置的焊球为第二类焊球；
步骤S2：放置所有焊球至芯片的对应焊盘上；
步骤S3：回流焊将焊盘上的焊球熔化，使其固定在焊盘上；
步骤S4：通过定位装置将芯片的焊球面正对印制电路板的相应连接位置上；
步骤S5：通过对芯片和印制电路板同时加热，实现芯片和印制电路板互连。
本发明的步骤S1中，也可以配合工装夹具分两次分别植入第一类焊球和第二类焊球；对第一类焊球与第二类焊球可以采用易于实施的措施加以区分。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (5)

1.一种集成优化的芯片结构，其特征在于，包括，
芯片，所述芯片上分布多个焊盘，至少一个设定位置的所述焊盘上设置第一类焊球，其余位置的所述焊盘上设置第二类焊球，所述第一类焊球的阻值高于所述第二类焊球的阻值。
2.根据权利要求1所述的一种集成优化的芯片结构，其特征在于，不同设定位置上的所述第一类焊球的阻值不同。
3.根据权利要求1所述的一种集成优化的芯片结构，其特征在于，所述第一类焊球采用的焊料球中掺有用以调节电阻率的杂质。
4.根据权利要求1所述的一种集成优化的芯片结构，其特征在于，所述第一类焊球采用的焊料球中掺杂钨。
5.根据权利要求1所述的一种集成优化的芯片结构，其特征在于，所述第一类焊球与所述第二类焊球的尺寸相同。
CN201410438989.4A 2014-08-29 2014-08-29 一种集成优化的芯片结构 Pending CN105448873A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410438989.4A CN105448873A (zh) 2014-08-29 2014-08-29 一种集成优化的芯片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410438989.4A CN105448873A (zh) 2014-08-29 2014-08-29 一种集成优化的芯片结构

Publications (1)

Publication Number Publication Date
CN105448873A true CN105448873A (zh) 2016-03-30

Family

ID=55558904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410438989.4A Pending CN105448873A (zh) 2014-08-29 2014-08-29 一种集成优化的芯片结构

Country Status (1)

Country Link
CN (1) CN105448873A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188292A (ja) * 2001-12-14 2003-07-04 Nec Saitama Ltd 半導体装置
CN101123246A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 芯片互连结构及系统
CN101783342A (zh) * 2009-01-21 2010-07-21 华为技术有限公司 Bga集成电阻器及其制造方法和设备
CN103325703A (zh) * 2012-03-23 2013-09-25 台湾积体电路制造股份有限公司 在封装件形成期间探测芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188292A (ja) * 2001-12-14 2003-07-04 Nec Saitama Ltd 半導体装置
CN101123246A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 芯片互连结构及系统
CN101783342A (zh) * 2009-01-21 2010-07-21 华为技术有限公司 Bga集成电阻器及其制造方法和设备
CN103325703A (zh) * 2012-03-23 2013-09-25 台湾积体电路制造股份有限公司 在封装件形成期间探测芯片

Similar Documents

Publication Publication Date Title
CN103796446B (zh) 大规模阵列式光电收发传感器的制作方法
CN204498475U (zh) 一种pcb万用载具
CN105448873A (zh) 一种集成优化的芯片结构
CN103002668B (zh) 一种基于电路板的端子贴装方法
CN203882998U (zh) 减小芯片外电感占用空间的电路结构
CN205622982U (zh) 一种封装图案及印刷电路板
CN203883170U (zh) 用于bga封装的增加散热面积的连接结构
CN105448872A (zh) 一种改进的芯片连接结构及其制作工艺
CN204964822U (zh) 一种防短路的bosa封装结构
CN206024251U (zh) 一种用于摄像头模组的片式元器件的焊盘
CN206422985U (zh) 一种pcb和fpc的快速对位机构
CN202014438U (zh) 一种smt印刷模板结构
CN109195353A (zh) 印制电路板、电子设备及其生产工艺
CN107591383A (zh) Bga器件的可拆卸曲面封装结构
CN205283961U (zh) 一种利用小型数控平台的bga焊接装置
CN103974531B (zh) 一种印刷电路板的制作方法、印刷电路板及电子器件
CN206674324U (zh) 一种用于pcb板的模板
CN105990296A (zh) 一种芯片连接结构及其制作工艺
CN110958786A (zh) 一种片上贴片的pcba侧面上锡焊接的方法
CN208738287U (zh) 一种新型的led数码管数码屏生产固定装置
CN102291944B (zh) Smt组贴电子元器件的方法
CN204069519U (zh) 一种贴片机校正机构
CN203632978U (zh) 一种二极管/电阻器搪锡工装
CN105744763B (zh) 一种基于smt贴片机的bga植球装置
CN203164579U (zh) 多功能投影仪

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330