CN105448699A - 用于形成sram鳍部的掩膜版组件以及鳍部的制作方法 - Google Patents

Abstract

本申请公开了一种用于形成SRAM鳍部的掩膜版组件以及鳍部的制作方法。该掩膜版组件包括第一掩膜版和第二掩膜版，其中第一掩膜版包括至少两组第一图形单元，每组第一图形单元包括第一光阻挡区和第一光透过区；第二掩膜版包括与每组第一图形单元的位置对应设置的第二图形单元，每组第二图形单元包括第三光透过区和第三光阻挡区，其中，第一掩膜版还包括：第二光阻挡区，设置于相邻第一图形单元之间；第二光透过区，设置于相邻第一图形单元之间；第二掩膜版还包括：第四光透过区，与第二光阻挡区的位置对应设置；第四光阻挡区，设置于相邻第二图形单元之间，且位于第四光透过区的两侧。该掩膜版组件中图形的均匀性得以提高。

Description

用于形成SRAM鳍部的掩膜版组件以及鳍部的制作方法

技术领域

本申请涉及半导体集成电路的技术领域，具体而言，涉及一种用于形成SRAM鳍部的掩膜版组件以及鳍部的制作方法。

背景技术

SRAM(静态随机存储器)是一种具有静止存取功能的内存，不需要刷新电路既能保存它内部存储的数据。随着半导体工艺技术的不断发展，SRAM的集成度不断提高，SRAM中晶体管的尺寸也不断缩小，使得晶体管容易产生短沟道效应，最终影响SRAM的性能。为了克服上述问题，现有技术提出了鳍式场效应管(FinFET)。该鳍式场效应管包括凸出于衬底表面设置的鳍部，以及设置于该鳍部的上表面和侧壁上的栅极结构。在该鳍式场效应管中，鳍部的顶部以及两侧的侧壁与栅极结构相接触的部分形成沟道区，从而有利于增大驱动电流，并改善SRAM的性能。

现有SRAM中的鳍部的制作方法通常包括以下步骤：首先，在衬底上依次形成第一掩膜层和第二掩膜层；然后，采用第一掩膜版刻蚀第二掩膜层，并在剩余第二掩膜层的两侧侧壁上形成介质层；接下来，去除第二掩膜层，并采用第二掩膜版刻蚀介质层；最后沿剩余介质层中图形刻蚀第一掩膜层和衬底，以在衬底中形成鳍部。图1a和图1b分别示意出了上述制作方法所采用第一掩膜版和第二掩膜版的结构示意图。如图1a所示，第一掩膜版包括至少两组第一图形单元，每组第一图形单元包括多个平行设置的第一光阻挡区和相应地设置于相邻第一光阻挡区之间的第一光透过区，同时第一掩膜版还包括设置在相邻第一图形单元之间的第二光透过区。如图1b所示，第二掩膜版包括与每组第一图形单元的位置对应设置的第二图形单元，每组第二图形单元包括多组第二图形子单元，每组第二图形子单元包括沿第一光透过区的延伸方向交替设置在与第一光透过区相对应的位置上的第三光透过区和第三光阻挡区，且每组第二图形子单元的两端分别延伸至与第一光透过区相邻的第一光阻挡区上，同时第二掩膜版好包括设置在相邻第二图形单元之间的第四光阻挡区。

上述第一掩膜版中第二光透过区的宽度通常明显大于第一光透过区的宽度，以在采用上述第一掩膜版和第二掩膜版形成鳍部之后，在衬底中对应于第二光透过区的位置上形成其他的结构。因此，在采用第一掩膜版进行光刻的过程中通过第二光透过区和第一光透过区的光强有所不同，从而使得在将第一掩膜版中图形转移到掩膜层的过程中由于光的衍射造成的图形失真程度存在较大差异，且该图形失真程度的差异很难进行补偿校正。同时在采用上述第二掩膜版进行光刻的过程中，上述第二掩膜版中第三光透过区的密度(即第三光透过区的面积与所述第二掩膜版的面积之比)较小，使得光刻过程中曝光的光强过低，从而降低了采用第二掩膜版进行图形转移的准确性，并最终影响所形成SRAM的性能。针对上述问题，目前还没有有效的解决方法。

发明内容

本申请旨在提供一种用于形成SRAM鳍部的掩膜版组件以及鳍部的制作方法，以提高掩膜版组件中图形的均匀性。

为了实现上述目的，本申请提供了一种用于形成鳍部的掩膜版组件，包括第一掩膜版和第二掩膜版，其中：第一掩膜版包括至少两组第一图形单元，每组第一图形单元包括多个平行设置的第一光阻挡区和相应地设置于相邻第一光阻挡区之间的多个第一光透过区；第二掩膜版包括与每组第一图形单元的位置对应设置的第二图形单元，每组第二图形单元包括多组第二图形子单元，每组第二图形子单元包括沿第一光透过区的延伸方向交替设置在与第一光透过区相对应的位置上的第三光透过区和第三光阻挡区，且每组第二图形子单元的两端分别延伸至与第一光透过区相邻的第一光阻挡区上，其中，第一掩膜版还包括：第二光阻挡区，与第一光阻挡区平行地设置于相邻第一图形单元之间；第二光透过区，设置于相邻第一图形单元之间，且位于第二光阻挡区的两侧；第二掩膜版还包括：第四光透过区，与第二光阻挡区的位置对应设置，且第四光透过区的宽度大于第二光阻挡区的宽度；第四光阻挡区，设置于相邻第二图形单元之间，且位于第四光透过区的两侧。

进一步地，上述掩膜版组件中，第一掩膜版中第二光阻挡区设置于相邻第一图形单元之间的正中心位置。

进一步地，上述掩膜版组件中，每组第一图形单元包括三个第一光阻挡区和两个第一光透过区。

进一步地，上述掩膜版组件中，相邻第二图形子单元中位于不同第二图形子单元中由第三光透过区和第三光阻挡区组成的组沿第一光透过区的延伸方向交错设置。

本申请还提供了一种鳍部的制作方法，该制作方法包括：在衬底上依次形成第一掩膜层和第二掩膜层；采用本申请提供的掩膜版组件中第一掩膜版刻蚀去除第二掩膜层中对应于第一掩膜版中第一光透过区和第二光透过区的部分；在剩余第二掩膜层的两侧侧壁上形成介质层；去除第二掩膜层；采用掩膜版组件中第二掩膜版刻蚀去除介质层中对应于第二掩膜版中第三光透过区和第四光透过区的部分；沿剩余介质层中图形刻蚀第一掩膜层和衬底，以在衬底中形成鳍部。

进一步地，采用第一掩膜版刻蚀第二掩膜层的步骤包括：在第二掩膜层上形成第一光刻胶预备层；采用第一掩膜版光刻第一光刻胶预备层，以形成图形化的第一光刻胶层；沿第一光刻胶层中图形刻蚀第二掩膜层。

进一步地，采用第二掩膜版刻蚀介质层的步骤包括：形成覆盖介质层和第一掩膜层的第二光刻胶预备层；采用第二掩膜版光刻第二光刻胶预备层，以形成图形化的第二光刻胶层；沿第二光刻胶层中图形刻蚀介质层。

进一步地，第一掩膜层由远离衬底的方向上依次设置的SiO₂层、SiN层和SiO₂层组成；第二掩膜层为无定型碳层；介质层为氮化硅层或二氧化硅层。

本申请还提供了一种SRAM，包括设置于衬底上的鳍部，以及与鳍部连接设置的晶体管，其特征在于，鳍部由本申请上述的制作方法制作而成。

进一步地，衬底包括多个存储单元区，鳍部和晶体管设置于各存储单元区中，每个存储单元区上设置有两个上拉晶体管、两个下拉晶体管和两个存取晶体管。

应用本申请的技术方案，通过在第一掩膜版中相邻第一图形单元之间设置与第一光阻挡区平行的第二光阻挡区，并在相邻第一图形单元之间、第二光阻挡区的两侧设置第二光透过区，减小了第一光透过区的宽度和第二光透过区的宽度之间的差值，从而提高了第一掩膜版中图形的均匀性，同时通过在第二掩膜版中对应于第二光阻挡区的位置上设置第四光透过区，并在第四光透过区的两侧设置第四光阻挡区，使得第二掩膜版中光透过区的密度得以增加，从而增加了采用第二掩膜版进行光刻时的光强，提高了采用第二掩膜版进行图形转移的准确性，进而提高所形成器件的性能。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1a示出了现有掩膜版组件中第一掩膜版的结构示意图；

图1b示出了现有掩膜版组件中第二掩膜版的结构示意图；

图2a示出了本申请实施方式所提供的用于形成鳍部的掩膜版组件中第一掩膜版的结构示意图；

图2b示出了本申请实施方式所提供的用于形成鳍部的掩膜版组件中第一掩膜版的结构示意图；

图3示出了本申请实施方式所提供的鳍部的制作方法的流程示意图；

图4示出了本申请实施方式所提供的鳍部的制作方法中，在衬底上依次形成第一掩膜层和第二掩膜层；

图5示出了采用本申请提供的掩膜版组件中第一掩膜版刻蚀去除图4所示的第二掩膜层中对应于第一掩膜版中第一光透过区和第二光透过区的部分；

图6示出了在图5所示第二掩膜层的两侧侧壁上形成介质层；

图7示出了去除图6所示的第二掩膜层；

图8示出了采用掩膜版组件中第二掩膜版刻蚀去除图7所示的介质层中对应于第二掩膜版中第三光透过区和第四光透过区的部分；以及

图9示出了沿图8所示的介质层中图形刻蚀第一掩膜层和衬底，以在衬底中形成鳍部。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位旋转90度或处于其他方位，并且对这里所使用的空间相对描述作出相应解释。

正如背景技术中所介绍的，用于形成SRAM鳍部的掩膜版组件中的第一掩膜版中第二光透过区的宽度通常明显大于第一光透过区的宽度，使得第一掩膜版中图形的均匀性较差。本申请的申请人针对上述问题进行研究，提出了一种用于形成SRAM鳍部的掩膜版组件。该掩膜版组件包括第一掩膜版和第二掩膜版。如图1a所示，第一掩膜版10包括第一图形单元11，设置于第一图形单元11中的第一光阻挡区111和第一光透过区113，以及设置于相邻第一图形单元11之间的第二光阻挡区121第二光透过区123。其中，第一掩膜版10包括至少两组第一图形单元11，每组第一图形单元11包括多个平行设置的第一光阻挡区111和相应地设置于相邻第一光阻挡区111之间的多个第一光透过区113；第二光阻挡区121与第一光阻挡区111平行设置，第二光透过区123设置于第二光阻挡区121的两侧。如图1b所示，第二掩膜版20包括由第二图形子单元210组成的第二图形单元21，设置于第二图形单元21中的第三光透过区211和第三光阻挡区213，以及设置于相邻第二图形单元21之间的第四光透过区221和第四光阻挡区223。其中，第二图形单元21与每组第一图形单元11的位置对应设置，每组第二图形单元21包括多组的第二图形子单元210，每组第二图形子单元210包括沿第一光透过区113的延伸方向交替设置在与第一光透过区113相对应的位置上的第三光透过区211和第三光阻挡区213，且每组第二图形子单元210的两端分别延伸至与第一光透过区113相邻的第一光阻挡区111上，第四光透过区221与第二光阻挡区121的位置对应设置，第四光阻挡区223设置于第四光透过区221的两侧，且第四光透过区221的宽度大于第二光阻挡区121的宽度。

上述掩膜版组件中，通过在第一掩膜版10中相邻第一图形单元11之间设置与第一光阻挡区111平行的第二光阻挡区121，并在相邻第一图形单元11之间、第二光阻挡区121的两侧设置第二光透过区123，减小了第一光透过区113的宽度和第二光透过区123的宽度之间的差值，从而提高了第一掩膜版10中图形的均匀性，同时通过在第二掩膜版20中对应于第二光阻挡区121的位置上设置第四光透过区221，并在第四光透过区221的两侧设置第四光阻挡区223，使得第二掩膜版20中光透过区的密度得以增加，从而增加了采用第二掩膜版20进行光刻时的光强，提高了采用第二掩膜版20进行图形转移的准确性，进而提高所形成器件的性能。

本领域的技术人员可以根据本申请的教导设置上述第一掩膜版10中第二光阻挡区121和第二光透过区123的位置关系。在一种优选的实施方式中，第二光阻挡区121设置于相邻第一图形单元11之间的正中心位置。此时，第二光透过区123分别与第二光阻挡区121和第一图形单元11连接设置。按照上述位置关系形成的第一掩膜版10中图形更加均匀，更有利于提高采用第一掩膜版10进行图形转移的准确性。需要注意的是，本申请提供的第一掩膜版10中第二光阻挡区121和第二光透过区123的位置关系并不仅限于上述优选实施方式，只要满足第二光阻挡区121和第二光透过区123设置于相邻第一图形单元11之间，均可实现本申请的上述效果。

上述第一掩膜版10中每组第一图形单元11所包括的第一光阻挡区111和第一光透过区113的数目可以根据所形成器件的设计要求进行设定。举例而言，当采用上述掩膜版组件制作每个存储单元形成有六个晶体管(6T)的静态随机存储器时，上述第一图形单元11包括三个第一光阻挡区111和两个第一光透过区113。

上述第二掩膜版20中第三光透过区211和第三光阻挡区213的位置关系可以根据所形成器件的结构进行设定。在一种优选的实施方式中，相邻第二图形子单元210中位于不同第二图形子单元210中由第三光透过区211和第三光阻挡区213组成的组沿第一光透过区113的延伸方向交错设置。需要注意的是，上述第二掩膜版20中第四光阻挡区223分别与第四光透过区221和第二图形单元21连接设置。

本领域的技术人员有能力采用本申请提供的上述掩膜版组件制作鳍部。优选地，本申请提供了一种鳍部的制作方法，如图3所示，该制作方法包括：在衬底上依次形成第一掩膜层和第二掩膜层；采用本申请提供的掩膜版组件中第一掩膜版刻蚀去除第二掩膜层中对应于第一掩膜版中第一光透过区和第二光透过区的部分；在剩余第二掩膜层的两侧侧壁上形成介质层；去除第二掩膜层；采用掩膜版组件中第二掩膜版刻蚀去除介质层中对应于第二掩膜版中第三光透过区和第四光透过区的部分；沿剩余介质层中图形刻蚀第一掩膜层和衬底，以在衬底中形成鳍部。该制作方法采用本申请提供的上述掩膜版组件进行图形转移，从而使得图形转移的准确性得以提高，进而提高了所形成器件的性能。

下面将更详细地描述根据本申请的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。

图4至图9示出了本申请提供的鳍部的制作方法中，经过各个步骤后得到的基体的剖面结构示意图。下面将结合图4至图9，进一步说明本申请所提供的鳍部的制作方法。

首先，在衬底30上依次形成第一掩膜层41和第二掩膜层43，进而形成如图4所示的基体结构。上述掩膜预备层40′的材料可以根据实际工艺需求进行设定，在一种优选的实施方式中，第一掩膜层由远离衬底的方向上依次设置的SiO₂层、SiN层和SiO₂层组成；第二掩膜层为无定型碳层。形成上第一掩膜层41和第二掩膜层43的工艺可以为化学气相沉积或溅射等，上述工艺为本领域现有技术，在此不再赘述。

完成在衬底30上依次形成第一掩膜层41和第二掩膜层43的步骤之后，采用本申请提供的掩膜版组件中第一掩膜版10刻蚀去除第二掩膜层43中对应于第一掩膜版10中第一光透过区113和第二光透过区123的部分，进而形成如图5所示的基体结构。在一种优选的实施方式中，采用第一掩膜版10刻蚀第二掩膜层43的步骤包括：在第二掩膜层43上形成第一光刻胶预备层；采用第一掩膜版10光刻第一光刻胶预备层，以形成图形化的第一光刻胶层；沿第一光刻胶层中图形刻蚀第二掩膜层43。

上述第一光刻胶预备层可以为本领域中常见的光刻胶材料，形成上述第一光刻胶预备层的工艺可以为旋涂或沉积等。光刻第一光刻胶预备层的过程包括前烘、曝光和显影等，其具体工艺参数可以根据现有技术进行设定。刻蚀第二掩膜层43的工艺可以为干法刻蚀，更优选为等离子体刻蚀。上述工艺为本领域现有技术，在此不再赘述。

完成采用本申请提供的掩膜版组件中第一掩膜版10刻蚀去除第二掩膜层43中对应于第一掩膜版10中第一光透过区113和第二光透过区123的部分的步骤之后，在剩余第二掩膜层43的两侧侧壁上形成介质层50，进而形成如图6所示的基体结构。形成上述介质层50的方法有很多，在一种可选的实施方式中，形成介质层50的步骤包括：首先，在剩余第二掩膜层43的两侧侧壁和上表面上以及第二掩膜层43之间沉积介质材料；然后，去除剩余第二掩膜层43的上表面上以及第二掩膜层43之间的介质材料以形成介质层50。

上述介质层50可以为本领域中常见的介质材料，在一种优选的实施方式中，介质层50的材料选自氮化硅或二氧化硅。沉积上述介质材料的工艺可以为化学气相沉积或溅射等，去除掩膜层40的上表面上的介质材料的工艺可以为化学机械抛光等。上述工艺为本领域现有技术，在此不再赘述。

完成在掩膜层40的两侧侧壁上形成介质层50的步骤之后，去除第二掩膜层43进而形成如图7所示的基体结构。去除第二掩膜层43的工艺可以为灰化工艺或湿法刻蚀。例如，当第二掩膜层43为无定型碳时，可以采用灰化工艺去除第二掩膜层43。

完成去除第二掩膜层43的步骤之后，采用掩膜版组件中第二掩膜版20刻蚀去除介质层50中对应于第二掩膜版20中第三光透过区211和第四光透过区221的部分，进而形成如图8所示的基体结构。在该刻蚀步骤中，介质层50作为硬掩膜层使用，用于避免非刻蚀区受到损伤。上述刻蚀可以的工艺为干法刻蚀，优选为等离子体刻蚀。干法刻蚀的工艺参数可以根据现有技术进行设定。

在一种优选实施方式中，上述步骤包括：形成覆盖介质层50和第一掩膜层41的第二光刻胶预备层；采用第二掩膜版20光刻第二光刻胶预备层，以形成图形化的第二光刻胶层；沿第二光刻胶层中图形刻蚀介质层50。

上述第二光刻胶预备层可以为本领域中常见的光刻胶材料，形成上述第二光刻胶预备层的工艺可以为旋涂或沉积等。光刻第二光刻胶预备层的过程包括前烘、曝光和显影等，其具体工艺参数可以根据现有技术进行设定。刻蚀介质层50的工艺可以为干法刻蚀，更优选为等离子体刻蚀。上述工艺为本领域现有技术，在此不再赘述。

完成采用掩膜版组件中第二掩膜版20刻蚀去除介质层50中对应于第二掩膜版20中第三光透过区211和第四光透过区221的部分的步骤之后，沿剩余介质层50中图形刻蚀第一掩膜层41和衬底30，以在衬底中形成鳍部60，进而形成如图9所示的基体结构。刻蚀刻蚀第一掩膜层41和衬底30的工艺可以为干法刻蚀，更优选为等离子体刻蚀。上述工艺为本领域现有技术，在此不再赘述。需要注意的是，在完成该步骤之后，还包括去除剩余第一掩膜层41的步骤。

本申请还提供了一种SRAM，包括设置于衬底上的鳍部，以及与鳍部连接设置的晶体管，其中鳍部由本申请提供的鳍部的制作方法制作而成。该静态随机存储器中鳍部是通过将本申请提供的上述掩膜版组件中图形转移到衬底上而制成，从而使得图形转移的准确性得以提高，进而提高了所形成静态随机存储器的性能。

上述SRAM中，可以将衬底划分为多个存储单元区，并在各存储单元区中设置鳍部和晶体管。在每个存储单元区中晶体管的个数可以根据现有技术进行设定，在一种优选的实施方式中，每个存储单元区上设置有两个上拉晶体管、两个下拉晶体管和两个存取晶体管。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

(1)通过在第一掩膜版中相邻第一图形单元之间设置与第一光阻挡区平行的第二光阻挡区，并在相邻第一图形单元之间、第二光阻挡区的两侧设置第二光透过区，减小了第一光透过区的宽度和第二光透过区的宽度之间的差值，从而提高了第一掩膜版中图形的均匀性。

(2)同时通过在第二掩膜版中对应于第二光阻挡区的位置上设置第四光透过区，并在第四光透过区的两侧设置第四光阻挡区，使得第二掩膜版中光透过区的密度得以增加，从而增加了采用第二掩膜版进行光刻时的光强，提高了采用第二掩膜版进行图形转移的准确性，进而提高所形成器件的性能。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种用于形成SRAM鳍部的掩膜版组件，包括第一掩膜版和第二掩膜版，其中：

所述第一掩膜版包括至少两组第一图形单元，每组所述第一图形单元包括多个平行设置的第一光阻挡区和相应地设置于相邻所述第一光阻挡区之间的多个第一光透过区；

所述第二掩膜版包括与每组所述第一图形单元的位置对应设置的第二图形单元，每组所述第二图形单元包括多组第二图形子单元，每组所述第二图形子单元包括沿所述第一光透过区的延伸方向交替设置在与所述第一光透过区相对应的位置上的第三光透过区和第三光阻挡区，且每组所述第二图形子单元的两端分别延伸至与所述第一光透过区相邻的第一光阻挡区上，

其特征在于，

所述第一掩膜版还包括：

第二光阻挡区，与所述第一光阻挡区平行地设置于相邻所述第一图形单元之间；

第二光透过区，设置于相邻所述第一图形单元之间，且位于所述第二光阻挡区的两侧；

所述第二掩膜版还包括：

第四光透过区，与所述第二光阻挡区的位置对应设置，且所述第四光透过区的宽度大于所述第二光阻挡区的宽度；

第四光阻挡区，设置于相邻所述第二图形单元之间，且位于所述第四光透过区的两侧。

2.根据权利要求1所述的掩膜版组件，其特征在于，所述第一掩膜版中所述第二光阻挡区设置于相邻所述第一图形单元之间的正中心位置。

3.根据权利要求1或2所述的掩膜版组件，其特征在于，每组所述第一图形单元包括三个所述第一光阻挡区和两个所述第一光透过区。

4.根据权利要求3所述的掩膜版组件，其特征在于，相邻所述第二图形子单元中位于不同所述第二图形子单元中由所述第三光透过区和第三光阻挡区组成的组沿所述第一光透过区的延伸方向交错设置。

5.一种鳍部的制作方法，其特征在于，所述制作方法包括：

在衬底上依次形成第一掩膜层和第二掩膜层；

采用权利要求1至5中任一项所述的掩膜版组件中第一掩膜版刻蚀去除所述第二掩膜层中对应于所述第一掩膜版中第一光透过区和第二光透过区的部分；

在剩余所述第二掩膜层的两侧侧壁上形成介质层；

去除所述第二掩膜层；

采用所述掩膜版组件中第二掩膜版刻蚀去除所述介质层中对应于所述第二掩膜版中第三光透过区和第四光透过区的部分；

沿剩余所述介质层中图形刻蚀所述第一掩膜层和所述衬底，以在所述衬底中形成鳍部。

6.根据权利要求5所述的制作方法，其特征在于，采用所述第一掩膜版刻蚀所述第二掩膜层的步骤包括：

在所述第二掩膜层上形成第一光刻胶预备层；

采用所述第一掩膜版光刻所述第一光刻胶预备层，以形成图形化的第一光刻胶层；

沿所述第一光刻胶层中图形刻蚀所述第二掩膜层。

7.根据权利要求5所述的制作方法，其特征在于，采用所述第二掩膜版刻蚀所述介质层的步骤包括：

形成覆盖所述介质层和所述第一掩膜层的第二光刻胶预备层；

采用所述第二掩膜版光刻所述第二光刻胶预备层，以形成图形化的第二光刻胶层；

沿所述第二光刻胶层中图形刻蚀所述介质层。

8.根据权利要求5至7中任一项所述的制作方法，其特征在于，所述第一掩膜层由远离所述衬底的方向上依次设置的SiO₂层、SiN层和SiO₂层组成；所述第二掩膜层为无定型碳层；所述介质层为氮化硅层或二氧化硅层。

9.一种SRAM，包括设置于衬底上的鳍部，以及与所述鳍部连接设置的晶体管，其特征在于，所述鳍部由权利要求5至8中任一项所述的制作方法制作而成。

10.根据权利要求9所述的SRAM，其特征在于，所述衬底包括多个存储单元区，所述鳍部和晶体管设置于各所述存储单元区中，每个所述存储单元区上设置有两个上拉晶体管、两个下拉晶体管和两个存取晶体管。