CN103515323B - 一种nand器件的制造方法 - Google Patents
一种nand器件的制造方法 Download PDFInfo
- Publication number
- CN103515323B CN103515323B CN201210211647.XA CN201210211647A CN103515323B CN 103515323 B CN103515323 B CN 103515323B CN 201210211647 A CN201210211647 A CN 201210211647A CN 103515323 B CN103515323 B CN 103515323B
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- oxide
- metal mask
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Abstract
本发明涉及一种NAND器件的制造方法。所述方法包括：提供半导体衬底，并在所述衬底上方沉积低K材料或者超低K材料；在低K材料或者超低K材料上方由下往上依次形成第一氧化物层、第一金属掩膜层、第二氧化物掩膜层、第二金属掩膜层和第一图案化掩膜材料层；蚀刻第一图案化掩膜材料层，以形成间隔图案；在所述间隔图案和所述第二金属掩膜层上方沉积第二图案化掩膜材料层；蚀刻第二图案化掩膜材料层，以在所述间隔图案的侧壁形成间隔壁；蚀刻去除所述间隔图案；图案化所述第二金属掩膜层；蚀刻去除所述间隔壁，同时图案化所述第二氧化物掩膜层；图案化所述第一金属掩膜层，同时去除所述图案化了的所述第二金属掩膜层。本发明所述方法更加容易控制。
Description
技术领域
本发明涉及半导体制造领域，具体地，本发明涉及一种NAND器件的制造方法。
背景技术
对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经进行尝试沟通过改变有源区的平面布置或改变单元布局来减小单元面积。
NAND闪存是一种比硬盘驱动器更好的存储方案，由于NAND闪存以页为单位读写数据，所以适合于存储连续的数据，如图片、音频或其他文件数据；同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到广泛的应用。目前，为了提高NAND闪存的容量，需要在制备过程中提高NAND闪存的集成密度。
在制备NAND闪存过程中，间隔物图案化技术（Spacerpatterningtechnology，SPT）以及自对准双图案技术（selfaligneddoublepatterning，SaDPT）均可以用来制备纳米尺度的晶体管，采用所述方法处理半导体的晶片时通常使用公知的图案化和蚀刻工艺在晶片中形成半导体器件的特征，在这些光刻工艺中，光刻胶材料沉积在晶片上，然后暴露于经过中间掩膜过滤的光线，通过中间掩膜后，该光线接触该光刻胶材料的表面，该光线改变该光刻胶材料的化学成分从而显影机可以去除该光刻胶材料的一部分，得到所需要的图案，如图1a-1e所示，目前采用自对准双图案法制造半导体器件的过程为：
在半导体衬底上101形成氧化物掩膜层102、金属掩膜层103以及图案化掩膜层104，最后在所述的图案化掩膜层上方沉积第二氧化物掩膜层105，形成掩膜层叠，如图1a所示，所述第二氧化物掩膜层105的形成方法可以选用原子层沉积法（ALD），对所述的掩膜层叠进行间隔蚀刻，蚀刻至所述的金属掩膜层103并露出所述的金属掩膜层103，同时蚀刻去除所述的图案化掩膜层104，得到如图1b所示图案，蚀刻所述金属掩膜层103，同时所述的氧化物掩膜层102被部分蚀刻，得到如图1c所示图形，然后蚀刻去除的剩余的所述第二氧化层105，然后根据半导体器件的制备执行下一步程序，在得到如图1c所示图案后可以有多种操作，例如在所述的金属掩膜层和氧化物掩膜层上沉积多晶硅层，在所述多晶硅层上沉积另一图案，然后蚀刻等。在上述半导体器件的制备过程中，蚀刻去除剩余的所述第二氧化层105的步骤中，由于所述的第二氧化层105和所述氧化物掩膜层102之间具有较低的选择率，蚀刻剩余的所述第二氧化层105的同时不可避免的也会蚀刻所述氧化物掩膜层102，对所述氧化物掩膜层102造成损坏，使半导体器件的精确度以及性能降低，同时半导体器件的成品率下降，由于该过程要严格控制，使加工效率降低，因此，在制备过程中当所述的金属掩膜层103被打开后，去除其上方的第二氧化物掩膜层的时候使其下方的氧化物掩膜层102不被蚀刻，不受到损坏成为解决所述问题的关键。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术在图案转移后不容易的去除所述图案化掩膜层，容易损坏位于下方的氧化物层的问题，本发明提供了NAND器件的制造方法，所述方法包括以下步骤：
提供半导体衬底，并在所述衬底上方沉积低K材料或者超低K材料；
在所述低K材料或者超低K材料上方由下往上依次形成第一氧化物层、第一金属掩膜层、第二氧化物掩膜层、第二金属掩膜层和第一图案化掩膜材料层；
蚀刻所述第一图案化掩膜材料层，以形成间隔图案；
在所述间隔图案和所述第二金属掩膜层上方沉积第二图案化掩膜材料层；
蚀刻所述第二图案化掩膜材料层，以在所述间隔图案的侧壁形成间隔壁；
蚀刻去除所述间隔图案；
以所述间隔壁为掩膜，图案化所述第二金属掩膜层；
蚀刻去除所述间隔壁，同时图案化所述第二氧化物掩膜层；
以所述图案化了所述第二氧化物掩膜层为掩膜，图案化所述第一金属掩膜层，同时去除所述图案化了的所述第二金属掩膜层。
作为优选，所述第一氧化物掩膜层为不含氮氧化物。
作为优选，所述第一氧化物掩膜层为氧化硅层。
作为优选，所述第二氧化物掩膜层为氧化硅层。
作为优选，所述第一图案化掩膜材料为光刻胶或多晶硅。
作为优选，所述第二图案化掩膜材料层为氧化物层或氮化物层。
作为优选，所述第一金属掩膜层为TiN层、BN层或Cu3N层。
作为优选，所述第二金属掩膜层为TiN层、BN层或Cu3N层。
作为优选，所述第一金属掩膜层与所述第二金属掩膜层的材料不同。
作为优选，采用原子层沉积方法在所述间隔图案和所述第二金属掩膜层上方沉积所述第二图案化掩膜材料层。
在本发明中通过设置两层金属掩膜层和两层氧化物掩膜层解决现有技术在图案转移后不容易的去除所述图案化掩膜材料层，容易损坏位于下方的氧化物层的问题，其中，在本发明中所述第二金属掩膜层和第二氧化物掩膜层均为牺牲层，而第一金属掩膜层为蚀刻阻挡层，为第一氧化物掩膜层的保护层，当第二金属掩膜层图案化被打开后，在去除所述第二图案化掩膜层时同时会将第二氧化物掩膜层蚀刻掉，但是由于第一层金属掩膜层的设置，并不会对位于第一层金属掩膜层下方的第一氧化物掩膜层造成损坏，因此，很容易的将图案化掩膜层去掉，在该过程中被损坏的为牺牲层，并没有对目标层造成损害，去除第二图案化掩膜后，再图案化所述第一金属掩膜层，去除第二金属掩膜层和第二氧化物掩膜层即可。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-e为现有技术中制造NAND闪存的方法；
图2为本发明基于自对准双图案方法的工艺流程图；
图3a-f本发明基于自对准双图案制造NAND闪存的方法。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
本发明提供一种NAND闪存制作方法。图2为根据本发明一个实施方式来制作NAND闪存的工艺流程图，图3a-f为根据本发明一个实施方式来制作NAND闪存工艺过程中各步骤所获得的器件的剖视图。
首先，制备掩膜叠层，如图3a所示，在半导体的衬底上方形成低K材料或者超低K材料201，在所述低K材料或者超低K材料201上方形成第一氧化物掩膜层202，在所述第一氧化物掩膜层202上方形成第一金属掩膜层203，在所述第一金属掩膜层203上方形成第二氧化物掩膜层204，在所述第二氧化物掩膜层204上方形成第二金属掩膜层205，在所述第二金属掩膜层205上方形成第一图案化掩膜材料层206，得到掩膜叠层。
下面将结合图2和图3a-3j对本发明的制作方法进行详细描述。如图2和3a所示，执行步骤201在半导体的衬底上形成低K材料或者超低K材料201，具体地，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。此外，半导体衬底100上可以形成有其它器件，例如PMOS和NMOS晶体管。在半导体衬底100中可以形成有隔离结构，所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构。所述衬底为低K材料或者超低K材料，本领域技术人员可以根据该教导进行选择，并不局限于某一种材料。
执行步骤202，在所述低k材料或超低k材料层上方形成第一氧化物掩膜层202。
具体地，在本发明中所述第一氧化物掩膜层202为不含氮的氧化物掩膜层，作为优选，所述不含氮的氧化物掩膜层202为氧化硅，但是不仅仅局限于氧化硅，该氧化物掩膜层也可以为ZnO、CdO、TiO2、Al2O3、SnO、Cu2O、NiO、CoO、FeO和Cr2O3中的一种。
执行步骤203，在所述的第一氧化物掩膜层202上方形成第一金属掩膜层203。
具体地，所述第一金属掩膜层203为硬掩膜，该第一金属掩膜层203与氧化和氮化物之间具有较高蚀刻选择率，蚀刻时该第一金属掩膜层203作为位于下方的第一氧化物掩膜层204的蚀刻阻挡层，对在该层以及下面的各掩膜层起到保护作用。本领域技术人员可以根据该最低要求对金属层进行选择，并不局限于某一种材料，作为优选，在本发明中该金属层可以为TiN、BN或Cu3N，选用上述三种材料时，其效果更好，对位于其上、下的氧化物掩膜层的选择率更高，蚀刻时图案的精确度更高，而且制备得到的半导体器件的集成密度大，存储容量更大；作为进一步优选，所述第一金属掩膜层203为TiN层。
执行步骤204，在所述第一金属掩膜层203上方形成第二氧化物掩膜层204，可以和第一氧化物掩膜层202一样，优选为氧化硅，也可以为ZnO、CdO、TiO2、Al2O3、SnO、Cu2O、NiO、CoO、FeO或Cr2O3等，所述第二氧化物掩膜层204在本发明中和所述的第一氧化物掩膜层202是不一样的，所述第二氧化物掩膜层204是需要保护不被损害的，而第二氧化物掩膜层204在本发明中作为牺牲层，因此，第二氧化物掩膜层204也可以和第一氧化物掩膜层202不一样，其选择范围更加广泛，该第二氧化物掩膜层204中可以含有氮元素。
执行步骤205在所述第二氧化物掩膜层204上方形成第二金属掩膜层205。
具体地，所述第二金属掩膜层205与氧化物和氮化物之间具有较高蚀刻选择率，本领域技术人员可以根据需要进行选择，并不局限于某一种材料，所述第二金属掩膜层205可以和第一金属掩膜层203一样，优选TiN、BN或Cu3N等，但是该第二金属掩膜层205同样作为牺牲层，其选择范围也更广。
执行步骤206，在所述第二金属掩膜层205上方形成第一图案化掩膜材料层206，蚀刻所述第一图案化掩膜材料层，以形成间隔图案；
具体地，在第二金属掩膜层205上方沉积第一图案化掩膜材料层206，然后对所述的掩膜层进行间隔蚀刻，得到间隔图案，在本发明的一具体实施方式中可以选用光刻胶（PR）作为掩膜层，然后在所述光刻胶掩膜层上间隔的涂覆抗蚀剂，进行蚀刻，得到如图3a所述的图案，在本发明中所述的第一图案化掩膜材料层206并不仅仅局限于光刻胶，能够实现所述目的的材料均在本发明保护范围内，本领域技术人员可以根据需要进行选择。
执行步骤207，在所述间隔图案和所述第二金属掩膜层205上方沉积第二图案化掩膜材料层207，
具体地，在间隔图案和所述第二金属掩膜层205上沉积第二图案化掩膜材料层207，以覆盖所述第一图案化掩膜材料层206，所述第二图案化掩膜材料层207可以为氧化物或者氮化物，优选为氧化物，所述第二图案化掩膜材料层207的沉积方法可以选用现有技术中常用的沉积方法，例如可以是通过化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的。本发明中优选原子层沉积（ALD）法。
执行步骤208，蚀刻所述第二图案化掩膜材料层，以在所述间隔图案的侧壁形成间隔壁；
具体地，蚀刻所述第二图案化掩膜材料层207，去除位于第二金属掩膜层205上和位于间隔图案上的第二图案化掩膜层，在所述第一图案化掩膜材料层的侧壁形成间隔壁，所述蚀刻方法可以选用本领域常用蚀刻方法，在此不再赘述。
执行步骤209，蚀刻去除所述间隔图案；
具体地，蚀刻去除所述间隔图案，露出所述的第二金属掩膜层，得到如图3b所述图案。
执行步骤210，以所述间隔壁为掩膜，图案化所述第二金属掩膜层205；
具体地，以所述间隔壁为掩膜，图案化所述第二金属掩膜层205，将图案转移到所述第二金属掩膜层205上，为了更好的打开所述的第二金属掩膜层205，可以控制蚀刻条件进行过蚀刻，所以位于下方第二氧化物掩膜层204部分被蚀刻，该步骤中选用对第二金属掩膜层204和第二氧化物掩膜层204选择率较高的蚀刻方法，如图3c所示。
执行步骤211，蚀刻去除所述间隔壁，同时图案化所述第二氧化物掩膜层204；
具体地，由于所述间隔壁（剩余的第二图案化掩膜层207）和第二氧化物掩膜层204之间具有较低的蚀刻选择率，因此，在蚀刻去除所述间隔壁的同时不可避免的蚀刻去除第二氧化物掩膜层204，将图案转移至该第二氧化物掩膜层204，位于第二氧化物掩膜层204下方的第一金属掩膜层203作为蚀刻阻挡层并没有被蚀刻，如图3d所示。
执行步骤212，以所述图案化了所述第二氧化物掩膜层204为掩膜，图案化所述第一金属掩膜层203，同时去除所述图案化了的所述第二金属掩膜层；
具体地，以所述图案化了所述第二氧化物掩膜层204为掩膜，图案化所述第一金属掩膜层203，将图案转移到所述第一金属掩膜层203，该过程中同时会蚀刻去除剩余第二氧化掩膜层和第二金属掩膜层，如图3e所示，所述蚀刻均可以选用本领域常用方法。在该步骤中，为了更好的图案化所述第一金属掩膜层203，在蚀刻过程中可以控制蚀刻条件形成过蚀刻，其中位于其下方的第一氧化物掩膜层202可以部分被蚀刻，得到和打开第二金属掩膜层时类似的图案。
制备得到如图3e所述图案后可以根据需要进行其它操作，例如，沉积另外一掩膜层208和另一图案掩膜层209，其中所述另外一掩膜层208可以为多晶硅层，所述另一图案掩膜层209可以为光刻胶层，进行后端制程，但不仅仅局限于该操作，所述操作仅仅是示例性的。
在本发明中通过设置两层金属掩膜层和两层氧化物掩膜层解决现有技术在图案转移后不容易的去除所述图案化掩膜层，容易损坏位于下方的氧化物层的问题，其中，第二金属掩膜层和第二氧化物掩膜层均为牺牲层，而第一金属掩膜层为蚀刻阻挡层，为第一氧化物掩膜层的保护层，当第二金属掩膜层图案化被打开后，在去除所述第二图案化掩膜层时同时会将第二氧化物掩膜层蚀刻掉，但是由于第一层金属掩膜层的设置，并不会对位于第一层金属掩膜层下方的第一氧化物掩膜层造成损坏，因此，很容易的将图案化掩膜层去掉，在该过程中被损坏的为牺牲层，并没有对目标层造成损害，去除第二图案化掩膜后，再图案化所述第一金属掩膜层，去除第二金属掩膜层和第二氧化物掩膜层即可。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种NAND器件的制造方法，所述方法包括：
提供半导体衬底，并在所述衬底上方沉积低K材料或者超低K材料；
在所述低K材料或者超低K材料上方由下往上依次形成第一氧化物掩膜层、第一金属掩膜层、第二氧化物掩膜层、第二金属掩膜层和第一图案化掩膜材料层；
蚀刻所述第一图案化掩膜材料层，以形成间隔图案；
在所述间隔图案和所述第二金属掩膜层上方沉积第二图案化掩膜材料层；
蚀刻所述第二图案化掩膜材料层，以在所述间隔图案的侧壁形成间隔壁；
蚀刻去除所述间隔图案；
以所述间隔壁为掩膜，图案化所述第二金属掩膜层；
蚀刻去除所述间隔壁，同时图案化所述第二氧化物掩膜层，在该步骤中所述第一金属掩膜层为蚀刻阻挡层，为所述第一氧化物掩膜层的保护层；
以所述图案化了所述第二氧化物掩膜层为掩膜，图案化所述第一金属掩膜层，同时去除所述图案化了的所述第二金属掩膜层。
2.根据权利要求1所述的NAND器件的制造方法，其特征在于，所述第一氧化物掩膜层为不含氮氧化物。
3.根据权利要求1所述的NAND器件的制造方法，其特征在于，所述第一氧化物掩膜层为氧化硅层。
4.根据权利要求1所述的NAND器件的制造方法，其特征在于，所述第二氧化物掩膜层为氧化硅层。
5.根据权利要求1所述的NAND器件的制造方法，其特征在于，所述第一图案化掩膜材料为光刻胶或多晶硅。
6.根据权利要求1所述的NAND器件的制造方法，其特征在于，所述第二图案化掩膜材料层为氧化物层或氮化物层。
7.根据权利要求1所述的NAND器件的制造方法，其特征在于，所述第一金属掩膜层为TiN层或Cu3N层。
8.根据权利要求1所述的NAND器件的制造方法，其特征在于，所述第二金属掩膜层为TiN层或Cu3N层。
9.根据权利要求1所述的NAND器件的制造方法，其特征在于，所述第一金属掩膜层与所述第二金属掩膜层的材料不同。
10.根据权利要求1所述的NAND器件的制造方法，其特征在于，采用原子层沉积方法在所述间隔图案和所述第二金属掩膜层上方沉积所述第二图案化掩膜材料层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210211647.XA CN103515323B (zh) | 2012-06-25 | 2012-06-25 | 一种nand器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210211647.XA CN103515323B (zh) | 2012-06-25 | 2012-06-25 | 一种nand器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103515323A CN103515323A (zh) | 2014-01-15 |
| CN103515323B true CN103515323B (zh) | 2016-01-13 |
Family
ID=49897814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210211647.XA Active CN103515323B (zh) | 2012-06-25 | 2012-06-25 | 一种nand器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103515323B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104528634B (zh) * | 2014-12-16 | 2017-01-18 | 南京工业大学 | 一种纳米结构的侧壁成形制造方法 |
| US9852900B2 (en) * | 2016-04-07 | 2017-12-26 | Globalfoundries Inc. | Oxidizing filler material lines to increase width of hard mask lines |
| CN109844905B (zh) * | 2016-10-20 | 2023-01-13 | 东京毅力科创株式会社 | 减小通孔至栅格图案化中的套准误差的方法 |
| CN110676157A (zh) * | 2019-09-18 | 2020-01-10 | 天津大学 | 利用氧化物和TiN实现自对准四重图形技术工艺设计的优化 |
| CN113327850A (zh) * | 2020-02-28 | 2021-08-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101044596A (zh) * | 2004-09-02 | 2007-09-26 | 微米技术有限公司 | 使用间距倍增的集成电路制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070069914A (ko) * | 2005-12-28 | 2007-07-03 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| US7998874B2 (en) * | 2006-03-06 | 2011-08-16 | Samsung Electronics Co., Ltd. | Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same |
| JP2009049338A (ja) * | 2007-08-23 | 2009-03-05 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2012
- 2012-06-25 CN CN201210211647.XA patent/CN103515323B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101044596A (zh) * | 2004-09-02 | 2007-09-26 | 微米技术有限公司 | 使用间距倍增的集成电路制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103515323A (zh) | 2014-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103426809B (zh) | 一种基于自对准双图案的半导体制造方法 | |
| JP4659527B2 (ja) | 半導体装置の製造方法 | |
| US8754530B2 (en) | Self-aligned borderless contacts for high density electronic and memory device integration | |
| CN103515323B (zh) | 一种nand器件的制造方法 | |
| CN104011835A (zh) | 栅极对准接触部及其制造方法 | |
| JPH07161851A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| US20090104786A1 (en) | Method of fabricating semiconductor device | |
| US8921233B2 (en) | Microelectronic fabrication methods using composite layers for double patterning | |
| CN102208330B (zh) | 形成精细图案的方法 | |
| CN101315515A (zh) | 利用具有插入区域的间隔物掩模的频率三倍化 | |
| US8426314B2 (en) | Method for forming semiconductor device | |
| US8524604B2 (en) | Method for forming fine pattern of semiconductor device | |
| KR20120047600A (ko) | 미세 패턴 형성 방법 및 반도체 소자의 제조 방법 | |
| CN103208459B (zh) | 反及闸型快闪存储装置的制造方法 | |
| US7391073B2 (en) | Non-volatile memory structure and method of fabricating non-volatile memory | |
| CN101339361A (zh) | 利用间隔物掩模的频率加倍 | |
| US10170488B1 (en) | Non-volatile memory of semiconductor device and method for manufacturing the same | |
| US20040042296A1 (en) | Nonvolatile semiconductor memory cell and associated semiconductor circuit configuration and method for the fabrication of the circuit configuration | |
| CN111863826B (zh) | 图形化掩膜的制作方法及三维nand存储器的制作方法 | |
| CN105097681A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106505042A (zh) | 半导体器件的制备方法 | |
| CN112670287A (zh) | 存储器结构及其形成方法 | |
| US20090047765A1 (en) | Method of manufacturing non-volatile memory | |
| US8236649B2 (en) | Semiconductor memory device with spacer shape floating gate and manufacturing method of the semiconductor memory device | |
| CN108346699B (zh) | 一种半导体器件及制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |