CN105405844A - 一种用于esd保护的自偏置堆栈式scr器件 - Google Patents

一种用于esd保护的自偏置堆栈式scr器件 Download PDF

Info

Publication number
CN105405844A
CN105405844A CN201510974226.6A CN201510974226A CN105405844A CN 105405844 A CN105405844 A CN 105405844A CN 201510974226 A CN201510974226 A CN 201510974226A CN 105405844 A CN105405844 A CN 105405844A
Authority
CN
China
Prior art keywords
conduction type
heavily doped
doped region
scr
scr device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510974226.6A
Other languages
English (en)
Other versions
CN105405844B (zh
Inventor
刘继芝
田瑞
刘志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201510974226.6A priority Critical patent/CN105405844B/zh
Publication of CN105405844A publication Critical patent/CN105405844A/zh
Application granted granted Critical
Publication of CN105405844B publication Critical patent/CN105405844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于电子技术领域，具体涉及静电释放(ESD)保护电路的设计，具体为一种用于ESD保护的自偏置堆栈式SCR器件。该自偏置堆栈式SCR器件由n个SCR器件串联而成，包括1个主器件和n-1个后级堆栈器件，所述后级堆栈器件为双触发SCR器件、n阱触发SCR器件或衬底触发SCR器件，所述主器件阳极作为自偏置堆栈式SCR器件阳极，主器件阴极连接后级堆栈器件阳极，其他后级堆栈器件依次串联。本发明提供自偏置堆栈式SCR器件维持电压随着堆栈器件的数目的增加而增加，且触发电压保持为主SCR器件的触发电压；另外，本发明无需外加任何偏置电路，能够自偏置，提升堆栈式SCR器件性能的同时大大简化器件结构，有效提高集成电路性价比。

Description

一种用于ESD保护的自偏置堆栈式SCR器件
技术领域
本发明属于电子技术领域，具体涉及静电释放(ESD：Electro-Staticdischarge)保护电路的设计，尤指一种横向半导体控制整流器(SemiconductorControlRectifier简称SCR)。
背景技术
静电放电(ESD)是有限的电荷在两个不同电势的物体之间转移的事件，在人们日常生活中，ESD现象随处可见。对于集成电路来说，从生产到运输，系统集成以及用户使用，所有过程都有可能在集成电路的引脚上产生静电放电现象；ESD所产生的瞬间高压静电脉冲通过芯片管脚流经芯片内部，从而导致芯片内部线路损伤而无法正常工作；而有些芯片所受到的ESD损伤是潜伏的，通常无法在测试阶段发现，它带来的后果是最终产品交付到终端用户手中时，产品的使用寿命将会大大减少。在过去三十年的研究中发现，70％的芯片失效是由ESD事件引起的，因此，ESD保护器件的设计及应用极其重要。
要实现一个特定半导体工艺上的ESD保护器件的设计和优化，首先要确定该工艺的ESD设计窗口，ESD设计窗口就是ESD器件的安全工作区域。ESD设计窗口由两个边界确定，第一个是左边界，即芯片I/O口或电源管脚的工作电压VDD，保护器件的箝位电压要高于工作电压以避免闩锁效应的发生；第二个是右边界，即芯片内部核心电路能正常承受而不损坏的最大电压，保护器件要在该边界电压值之前触发，一般来讲这个边界电压值是栅氧化层的击穿电压BVox。
如图1所示为一个典型SCR器件的ESD设计窗口，其中，Vt1和It1是SCR器件的触发电压和触发电流，Vh和Ih是SCR器件的维持电压和维持电流，Vt2和It2是SCR器件的二次击穿电压和二次击穿电流。从图1可以看出，SCR器件的触发电压、维持电压和二次击穿电压一定要在该ESD设计窗口的范围之内，即大于电源电压VDD且小于栅氧化层的击穿电压BVox。
基于SCR的ESD保护结构具有极高的效率并可以提供很高的ESD保护水平已成为ESD保护方案中的重要选择，但其触发电压高及维持电压低已成为制约其发展应用的重要方面。
如图2所示为典型SCR器件结构及其等效电路图。从图中可以看到，该SCR器件是由一个寄生的pnp晶体管和一个寄生的npn晶体管构成；其中，p型重掺杂区122、n型阱区120、p型阱区130和p型重掺杂区132构成一个pnp晶体管，n型重掺杂区131、p型阱区130、n型阱区120和n型重掺杂区121形成一个npn晶体管，R_nw为n型阱区120电阻，R_pw为p型阱区130电阻。当ESD事件来临时，寄生npn管的集电结反偏；当该反偏电压大于该pn结的雪崩击穿电压，该pn结产生大量的电子空穴对，电子电流流过n型阱区120在R_nw上产生压降，使p型重掺杂区122和n型阱区120形成的pn结正偏，即寄生pnp管的发射结正偏；随着pnp管开启，pnp管的集电极电流流过p型阱区130电阻R_pw，使n型重掺杂区131和p型阱区130形成的pn结正偏，即npn管中的发射结正偏，使npn管开启；之后，pnp管的集电极电流为npn管提供基极电流，且npn管的集电极电流为pnp管提供基极电流，在寄生pnp管与npn管之间产生正反馈机制，SCR导通。
当SCR器件的触发电压太高，高于保护电路的栅击穿或结击穿电压时，SCR就起不到电压箝位的作用，使内部电路损坏。SCR器件由于内部的工作机理，其维持电压一般在2V左右，当SCR器件用于保护电源电压大于2V的集成电路时，由于维持电压过低，容易发生闩锁效应，导致整个集成电路失效，这种现象在高压集成电路中尤为严重；因此，降低SCR器件的触发电压同时提高SCR维持电压是SCR器件作为ESD保护器件的重要发展方向。
为了提高SCR器件的维持电压，目前常用的方法是将多个SCR器件进行串联，即堆栈型的SCR器件结构，结构如图3所示，图中的SCR结构是由n个SCR串联而成，即由器件100、器件200、器件300……器件n00构成。其中，器件100是一个基本的SCR器件，其结构包含P型硅衬底110；所述衬底110上形成阱区，所述阱区包括一个n型阱区120和一个p型阱区130，所述阱区120邻接所述阱区130；所述n型阱区120内设有n型重掺杂区121和p型掺杂区122，且所述n型重掺杂区121和p型掺杂区122与阳极相连；所述p型阱区130内设有n型重掺杂区131和p型重掺杂区132，且所述n型重掺杂区131和p型重掺杂区132与阴极相连；器件200是一个基本的SCR器件，其结构包含P型硅衬底110；所述衬底110上形成阱区，所述阱区包括一个n型阱区140和一个p型的阱区150，所述阱区140邻接所述阱区150；所述n型阱区140内设有n型重掺杂区141和p型掺杂区142，且所述n型重掺杂区141和p型掺杂区142与阳极相连；所述p型阱区150内设有n型重掺杂区151和p型重掺杂区152，且n型重掺杂区151和p型重掺杂区152与阴极相连；器件200的阳极与器件100阴极相连；后续器件依次串联，该堆栈器件的等效电路图如图3中所示。
对上述SCR器件堆栈结构进行模拟，其结果如图4所示，从结果中可以看出，该器件的维持电压随着SCR器件的数目的增加而增加，且该结构的维持电压Vh’与单个SCR器件的维持电压Vh的关系为：Vh’＝n×Vh，即该结构的维持电压也是成倍增加；但其触发电压也随堆栈器件数n增大，单个SCR触发是通过两个阱之间的雪崩击穿引发的，当采用堆栈结构时就需要所有的SCR器件的阱发生雪崩击穿才能引发所有SCR器件触发进入低阻状态。然而高的触发电压对于ESD保护器件来讲是必须要避免的。
而针对上述堆栈结构触发电压大的问题，也有相关改进报道，如申请号为201410449412.3的中国专利中公开的ESD保护电路，为了降低该电路的触发电压，采用外接电阻形成的偏置电路对SCR器件提供触发电流，该结构虽然能够降低堆栈式SCR器件结构触发电压，但其添加电阻偏置电路必然会增加器件结构复杂度，且占用一定的芯片面积，势必会使集成电路的性价比降低。
因此，本发明提供了一种自偏置堆栈式SCR器件结构。
发明内容
本发明的目的在于针对背景技术中的缺陷提供一种用于ESD保护的自偏置堆栈式SCR器件，能够通过堆栈SCR器件数目的变化实现器件高维持电压，同时触发电压不变；另外，本发明堆栈式SCR器件不需要外加任何偏置电路为器件提供偏置电流。
为实现上述目的，本发明采用的技术方案为：
一种用于ESD保护的自偏置堆栈式SCR器件，由n个SCR器件串联而成，包括1个主器件和n-1个后级堆栈器件，其特征在于，所述后级堆栈器件结构包括第一种导电类型硅衬底110，硅衬底上形成相邻接的第二种导电类型阱区140和第一种导电类型阱区150，所述第二种导电类型阱区内设有第二种导电类型重掺杂区141、第一种导电类型重掺杂区142和第二种导电类型重掺杂区143，所述第一种导电类型阱区150内设有第一种导电类型重掺杂区153、第二种导电类型重掺杂区151和第一种导电类型重掺杂区152；所述第二种导电类型重掺杂区141、第一种导电类型重掺杂区142和第一种导电类型重掺杂区153与阳极相连，所述第二种导电类型重掺杂区143、第二种导电类型重掺杂区151和第一种导电类型重掺杂区152与阴极相连；所述主器件阳极作为自偏置堆栈式SCR器件阳极，主器件阴极连接后级堆栈器件阳极，其他后级堆栈器件依次串联。
一种用于ESD保护的自偏置堆栈式SCR器件，由n个SCR器件串联而成，包括1个主器件和n-1个后级堆栈器件，其特征在于，所述后级堆栈器件结构包括第一种导电类型硅衬底110，硅衬底上形成相邻接的第二种导电类型阱区140和第一种导电类型阱区150，所述第二种导电类型阱区140内设有第二种导电类型重掺杂区141、第一种导电类型重掺杂区142和第二种导电类型重掺杂区143，所述第一种导电类型阱区150内设有第二种导电类型重掺杂区151和第一种导电类型重掺杂区152；所述第二种导电类型重掺杂区141和第一种导电类型重掺杂区142与阳极相连，所述第二种导电类型重掺杂区143、第二种导电类型重掺杂区151和第一种导电类型重掺杂区152与阴极相连；所述主器件阳极作为自偏置堆栈式SCR器件阳极，主器件阴极连接后级堆栈器件阳极，其他后级堆栈器件依次串联。
一种用于ESD保护的自偏置堆栈式SCR器件，由n个SCR器件串联而成，包括1个主器件和n-1个后级堆栈器件，其特征在于，所述后级堆栈器件结构包括第一种导电类型硅衬底110，硅衬底上形成相邻接的第二种导电类型阱区140和第一种导电类型阱区150，所述第二种导电类型阱区内设有第二种导电类型重掺杂区141和第一种导电类型重掺杂区142，所述第一种导电类型阱区内设有第一种导电类型重掺杂区153、第二种导电类型重掺杂区151和第一种导电类型重掺杂区152；所述第二种导电类型重掺杂区141、第一种导电类型重掺杂区142和第一种导电类型重掺杂区153与阳极相连，所述第二种导电类型重掺杂区151和第一种导电类型重掺杂区152与阴极相连；所述主器件阳极作为自偏置堆栈式SCR器件阳极，主器件阴极连接后级堆栈器件阳极，其他后级堆栈器件依次串联。
本发明提供用于ESD保护的自偏置堆栈式SCR器件，该堆栈式SCR器件维持电压随着堆栈SCR器件的数目的增加而增加，且触发电压保持为主SCR器件的触发电压；本发明根据主SCR器件和堆栈SCR器件结构特性进行堆栈式SCR器件结构设计，实现上述目的的同时无需外加任何偏置电路，能够自偏置，提升堆栈式SCR器件性能的同时大大简化器件结构，提高集成电路性价比；并且，本发明提供自偏置堆栈式SCR器件能够通过堆栈SCR器件数量便捷调节堆栈式SCR器件维持电压、通过调整主器件触发电压便捷调节堆栈式SCR器件触发电压。
附图说明
图1为ESD设计窗口。
图2为基本SCR器件结构及等效电路示意图。
图3为传统堆栈式SCR器件结构及等效电路示意图。
图4为传统堆栈式SCR器件模拟结果图。
图5为实施例1中采用双触发SCR的自偏置堆栈式SCR器件结构及等效电路示意图，其中，(a)为结构示意图、(b)为等效电路图。
图6为实施例1中采用双触发SCR的自偏置堆栈式SCR器件模拟结果图。
图7为实施例2中采用n阱触发SCR的自偏置堆栈式SCR器件结构及等效电路图，其中，(a)为结构示意图、(b)为等效电路图。
图8为实施例3中采用衬底触发SCR的自偏置堆栈式SCR器件结构及等效电路图，其中，(a)为结构示意图、(b)为等效电路图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
实施例1
本实施例提供一种采用双触发SCR的自偏置堆栈式SCR器件，该器件结构如图5(a)所示，由n个SCR串联而成，包括主器件101、堆栈器件201、堆栈器件301……堆栈器件n01；其中，主器件101是一个基本的SCR器件，其结构包括P型硅衬底110，所述衬底110上形成阱区，所述阱区包括一个n型阱区120和一个p型的阱区130，所述阱区120邻接所述阱区130；所述n型阱区120内设有n型的重掺杂区121和p型的掺杂区122，n型的重掺杂区121和p型的掺杂区122与阳极相连；所述p型阱区130内设有n型的重掺杂区131和p型的重掺杂区132，n型的重掺杂区131和p型的重掺杂区132与阴极相连；
堆栈器件201是一个双触发SCR器件，其结构包括P型硅衬底110，所述衬底110上形成阱区，所述阱区包括一个n型阱区140和一个p型的阱区150，所述阱区140邻接所述阱区150；所述n型阱区140内设有n型的重掺杂区141、p型的掺杂区142和n型的重掺杂区143；所述p型阱区150内设有p型的重掺杂区153、n型的重掺杂区151和p型的重掺杂区152；所述n型的重掺杂区141、p型的掺杂区142和p型的重掺杂区153与阳极相连，所述n型的重掺杂区143、n型的重掺杂区151和p型的重掺杂区152与阴极相连；后级堆栈器件均采用堆栈器件201相同结构的双触发SCR器件；
n个SCR依次串联构成本实施例自偏置堆栈式SCR器件，主器件101的阳极作为自偏置堆栈式SCR器件阳极、阴极连接堆栈器件201阳极，堆栈器件201阴极连接堆栈器件301阳极，依次串联直至堆栈器件n01阴极作为自偏置堆栈式SCR器件阴极。
上述自偏置堆栈式SCR器件等效电路图如图5(b)中所示，当主器件上的电压大于主器件的触发电压，主器件有电流导通；该导通的电流流入堆栈的SCR器件内触发后级的SCR器件导通；根据双触发SCR器件的工作原理，当流过两个阱电阻的电压大于0.7V后，SCR导通，因此堆栈SCR器件的触发电压非常小，0.7V左右，因此，本发明SCR器件的触发电压Vt1’主要有主SCR的触发电压Vt1决定，其表达式为：
Vt1’＝Vt1+n×0.7≈Vt1
而触发电压则由主SCR器件的维持电压和所有的后级堆栈的SCR器件的维持电压来共同决定，根据总的导通的SCR器件的数目变化，其构成的堆栈结构的维持电压随着SCR器件的数目的增加而增加，且该结构的总的维持电压Vh’与堆栈的SCR器件的维持电压Vh的关系为：
Vh’＝Vh1+Vh2+Vh2+……+Vhn
如图6所示为本实施自偏置堆栈式SCR器件模拟结果，结果表明，该器件的维持电压随着SCR器件的数目的增加而增加，而触发电压维持为主SCR器件的触发电压，并不会随堆栈SCR器件的数目增加而增加。
基于上述特征，本发明可以通过不同的主SCR器件结构来调整整个SCR器件的触发电压，例如，采用MLSCR、LVTSCR、DTSCR等等。
实施例2
本实施例提供一种采用n阱触发SCR的自偏置堆栈式SCR器件，该器件结构如图7(a)所示，由n个SCR串联而成，包括主器件102、堆栈器件202、堆栈器件302……堆栈器件n02；其中，主器件102是与实施例1中相同结构的基本的SCR器件；
堆栈器件202是一个n阱触发SCR器件，包括P型硅衬底110；所述衬底110上形成阱区，所述阱区包括一个n型阱区140和一个p型的阱区150，所述阱区140邻接所述阱区150；所述n型阱区140内设有n型的重掺杂区141、p型的掺杂区142和n型的重掺杂区143；所述p型阱区150内设有n型的重掺杂区151和p型的重掺杂区152；所述n型的重掺杂区141、p型的掺杂区142与阳极相连，所述n型的重掺杂区143、n型的重掺杂区151和p型的重掺杂区152与阴极相连，后级堆栈器件均采用堆栈器件202相同结构的n阱触发SCR器件；
n个SCR依次串联构成本实施例自偏置堆栈式SCR器件，主器件102的阳极作为自偏置堆栈式SCR器件阳极、阴极连接堆栈器件202阳极，堆栈器件202阴极连接堆栈器件302阳极，依次串联直至堆栈器件n02阴极作为自偏置堆栈式SCR器件阴极,该自偏置堆栈式SCR器件等效电路图如图7(b)中所示，其工作原理与实施例1相同。
实施例3
本实施例提供一种采用衬底触发SCR的自偏置堆栈式SCR器件，该器件结构如图8(a)所示，由n个SCR串联而成，包括主器件103、堆栈器件203、堆栈器件303……堆栈器件n03；其中，主器件103是与实施例1中相同结构的基本的SCR器件；
堆栈器件203是一个衬底触发SCR器件，包括P型硅衬底110；所述衬底110上形成阱区，所述阱区包括一个n型阱区140和一个p型的阱区150，所述阱区140邻接所述阱区150；所述n型阱区140内设有n型的重掺杂区141、p型的掺杂区142；所述p型阱区150内设有p型的重掺杂区153、n型的重掺杂区151和p型的重掺杂区152；所述n型的重掺杂区141、p型的掺杂区142和p型的重掺杂区153与阳极相连，所述n型的重掺杂区151和p型的重掺杂区152与阴极相连，后级堆栈器件均采用堆栈器件203相同结构的衬底触发SCR器件；
n个SCR依次串联构成本实施例自偏置堆栈式SCR器件，主器件103的阳极作为自偏置堆栈式SCR器件阳极、阴极连接堆栈器件203阳极，堆栈器件203阴极连接堆栈器件303阳极，依次连接直至堆栈器件n03阴极作为自偏置堆栈式SCR器件阴极。上述自偏置堆栈式SCR器件等效电路图如图8(b)中所示，其工作原理与实施例1相同。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims (3)

1.一种用于ESD保护的自偏置堆栈式SCR器件，由n个SCR器件串联而成，包括1个主器件和n-1个后级堆栈器件，其特征在于，所述后级堆栈器件结构包括第一种导电类型硅衬底，硅衬底上形成相邻接的第二种导电类型阱区和第一种导电类型阱区，所述第二种导电类型阱区内设有第二种导电类型重掺杂区A、第一种导电类型重掺杂区A和第二种导电类型重掺杂区B，所述第一种导电类型阱区内设有第一种导电类型重掺杂区B、第二种导电类型重掺杂区C和第一种导电类型重掺杂区C；所述第二种导电类型重掺杂区A、第一种导电类型重掺杂区A和第一种导电类型重掺杂区B与阳极相连，所述第二种导电类型重掺杂区B、第二种导电类型重掺杂区C和第一种导电类型重掺杂区C与阴极相连；所述主器件阳极作为自偏置堆栈式SCR器件阳极，主器件阴极连接后级堆栈器件阳极，其他后级堆栈器件依次串联。
2.一种用于ESD保护的自偏置堆栈式SCR器件，由n个SCR器件串联而成，包括1个主器件和n-1个后级堆栈器件，其特征在于，所述后级堆栈器件结构包括第一种导电类型硅衬底，硅衬底上形成相邻接的第二种导电类型阱区和第一种导电类型阱区，所述第二种导电类型阱区内设有第二种导电类型重掺杂区A、第一种导电类型重掺杂区A和第二种导电类型重掺杂区B，所述第一种导电类型阱区内设有第二种导电类型重掺杂区C和第一种导电类型重掺杂区B；所述第二种导电类型重掺杂区A和第一种导电类型重掺杂区A与阳极相连，所述第二种导电类型重掺杂区B、第二种导电类型重掺杂区C和第一种导电类型重掺杂区B与阴极相连；所述主器件阳极作为自偏置堆栈式SCR器件阳极，主器件阴极连接后级堆栈器件阳极，其他后级堆栈器件依次串联。
3.一种用于ESD保护的自偏置堆栈式SCR器件，由n个SCR器件串联而成，包括1个主器件和n-1个后级堆栈器件，其特征在于，所述后级堆栈器件结构包括第一种导电类型硅衬底，硅衬底上形成相邻接的第二种导电类型阱区和第一种导电类型阱区，所述第二种导电类型阱区内设有第二种导电类型重掺杂区A和第一种导电类型重掺杂区A，所述第一种导电类型阱区内设有第一种导电类型重掺杂区B、第二种导电类型重掺杂区B和第一种导电类型重掺杂区C；所述第二种导电类型重掺杂区A、第一种导电类型重掺杂区A和第一种导电类型重掺杂区B与阳极相连，所述第二种导电类型重掺杂区B和第一种导电类型重掺杂区C与阴极相连；所述主器件阳极作为自偏置堆栈式SCR器件阳极，主器件阴极连接后级堆栈器件阳极，其他后级堆栈器件依次串联。
CN201510974226.6A 2015-12-23 2015-12-23 一种用于esd保护的自偏置堆栈式scr器件 Active CN105405844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510974226.6A CN105405844B (zh) 2015-12-23 2015-12-23 一种用于esd保护的自偏置堆栈式scr器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510974226.6A CN105405844B (zh) 2015-12-23 2015-12-23 一种用于esd保护的自偏置堆栈式scr器件

Publications (2)

Publication Number Publication Date
CN105405844A true CN105405844A (zh) 2016-03-16
CN105405844B CN105405844B (zh) 2018-12-18

Family

ID=55471237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510974226.6A Active CN105405844B (zh) 2015-12-23 2015-12-23 一种用于esd保护的自偏置堆栈式scr器件

Country Status (1)

Country Link
CN (1) CN105405844B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069675B2 (en) * 2018-05-17 2021-07-20 Jiangnan University ESD protection device with bidirectional diode string-triggering SCR structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404159A (zh) * 2001-08-30 2003-03-19 联华电子股份有限公司 具有基体触发效应的硅控整流器
US20050151160A1 (en) * 2004-01-13 2005-07-14 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
US20070007545A1 (en) * 2005-07-07 2007-01-11 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US20070018193A1 (en) * 2005-07-21 2007-01-25 Industrial Technology Research Institute Initial-on SCR device for on-chip ESD protection
CN104241276A (zh) * 2014-09-04 2014-12-24 电子科技大学 一种堆叠stscr-ldmos的高压esd保护电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404159A (zh) * 2001-08-30 2003-03-19 联华电子股份有限公司 具有基体触发效应的硅控整流器
US20050151160A1 (en) * 2004-01-13 2005-07-14 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
US20070007545A1 (en) * 2005-07-07 2007-01-11 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
US20070018193A1 (en) * 2005-07-21 2007-01-25 Industrial Technology Research Institute Initial-on SCR device for on-chip ESD protection
CN104241276A (zh) * 2014-09-04 2014-12-24 电子科技大学 一种堆叠stscr-ldmos的高压esd保护电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069675B2 (en) * 2018-05-17 2021-07-20 Jiangnan University ESD protection device with bidirectional diode string-triggering SCR structure

Also Published As

Publication number Publication date
CN105405844B (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
CN108807372B (zh) 一种低压触发高维持电压可控硅整流器静电释放器件
CN106206569B (zh) 一种基于埋层触发的低触发电压双向scr器件
CN107017248A (zh) 一种基于浮空阱触发的低触发电压scr结构
CN108461491B (zh) 一种高维持电压的低触发双向可控硅静电防护器件
CN110323207B (zh) 一种用于低压防护的scr器件
CN110335866B (zh) 一种基于纳米级集成电路工艺的双向低触发esd保护器件
CN102569360A (zh) 一种基于二极管辅助触发的双向可控硅器件
CN102263102A (zh) 一种用于静电防护的反向二极管触发可控硅
CN102263104A (zh) Mos结构的esd保护器件
CN106920792A (zh) 静电防护电路及其二极管触发保持可控硅整流器
CN103165600A (zh) 一种esd保护电路
CN104269401A (zh) 一种基于scr结构的新型esd保护器件
CN102544068B (zh) 一种基于pnp型三极管辅助触发的双向可控硅器件
CN102693980B (zh) 一种低触发电压的可控硅静电放电保护结构
CN104241276B (zh) 一种堆叠stscr‑ldmos的高压esd保护电路
US20230207556A1 (en) Electrostatic protection device including scr and manufacturing method thereof
CN105405844B (zh) 一种用于esd保护的自偏置堆栈式scr器件
CN105374817A (zh) 一种基于锗硅异质结工艺的scr器件
CN102244076B (zh) 一种用于射频集成电路的静电放电防护器件
CN109638013A (zh) 一种触发电压连续可调的scr esd放电结构及其触发实现方法
CN112420691B (zh) 一种嵌入scr结构的分布式esd器件
CN107579065A (zh) 一种高维持电压可控硅静电防护器件
CN102544066B (zh) 一种基于npn型三极管辅助触发的双向可控硅器件
CN103972233B (zh) 一种具有抗闩锁能力的可关断scr器件
CN102544067B (zh) 一种基于nmos管辅助触发的双向可控硅器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant