CN105405770A - 一种超小尺寸的绑定焊盘的制作方法 - Google Patents

一种超小尺寸的绑定焊盘的制作方法 Download PDF

Info

Publication number
CN105405770A
CN105405770A CN201510925059.6A CN201510925059A CN105405770A CN 105405770 A CN105405770 A CN 105405770A CN 201510925059 A CN201510925059 A CN 201510925059A CN 105405770 A CN105405770 A CN 105405770A
Authority
CN
China
Prior art keywords
binding pad
super
copper
manufacture method
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510925059.6A
Other languages
English (en)
Inventor
韩启龙
张领
刘克敢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Suntak Multilayer PCB Co Ltd
Original Assignee
Shenzhen Suntak Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Suntak Multilayer PCB Co Ltd filed Critical Shenzhen Suntak Multilayer PCB Co Ltd
Priority to CN201510925059.6A priority Critical patent/CN105405770A/zh
Publication of CN105405770A publication Critical patent/CN105405770A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明涉及电路板生产技术领域，具体为一种超小尺寸的绑定焊盘的制作方法。本发明通过在制作过程中严格控制多层板表层铜的厚度，可降低蚀刻难度，并且对绑定PAD作适当的补偿，可更好的控制蚀刻精度，进一步降低了制作超小尺寸和公差的绑定PAD的难度。另外，本发明通过控制外层蚀刻的蚀刻参数，再配合铜厚及补偿的控制，可显著降低超小尺寸和公差的绑定PAD的制作难度，公差可控制在±0.6mil，报废率可以低至4.8％。通过本发明方法制作超小尺寸和公差的绑定PAD，不仅报废率低，且效率高，降低了生产成本。

Description

一种超小尺寸的绑定焊盘的制作方法
技术领域
本发明涉及电路板生产技术领域，尤其涉及一种超小尺寸的绑定焊盘的制作方法。
背景技术
集成电路(integratedcircuit)是一种微型电子器件或部件。采用一定的工艺把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连在一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。集成电路又可分为封装集成电路和绑定集成电路，绑定集成电路是通过绑定机器把一根根银线从未封装好的IC晶片的金手指上绑到PCB板的金手指上，由此生产出绑定PCBA。绑定集成电路使用的PCB需在其上制作绑定焊盘(绑定PAD)。对于在PCB上制作超小尺寸的绑定PAD，现有技术已经可以制作宽度和间距均大于4mil的绑定PAD，但宽度和间距均小于4mil的绑定PAD，如宽度和间距均为3mil且公差为±0.6mil的绑定PAD，由于补偿不足，线路蚀刻难度大，报废率极高，现有技术难以制作该种超小尺寸和公差的绑定PAD。
发明内容
本发明针对现有方法制作宽度和间距均小于4mil的绑定PAD会因补偿不足，导致线路蚀刻难度大，报废率极高的问题，提供一种可显著降低报废率的制作宽度和间距均小于4mil的绑定PAD的方法。
为实现上述目的，本发明采用以下技术方案。
一种超小尺寸的绑定焊盘的制作方法，包括以下步骤：
S1多层板：根据现有技术通过半固化片将内层芯板与外层铜箔压合为一体，并根据设计资料钻孔，形成多层板。
优选的，所述外层铜箔的厚度为1/3OZ。(1/3OZ＝12μm)
S2沉铜和全板电镀：先将多层板上的外层铜箔的铜厚减薄至8-10μm；然后对多层板进行沉铜和全板电镀处理，并控制多层板的表层镀铜的厚度为5-8μm。
优选的，先将外层铜箔的铜厚减薄至9μm(1/4OZ)。
S3图形转移：接着通过正片工艺将菲林上的外层线路图形转移到多层板的表层上，所述外层线路图形包括绑定PAD图形。
优选的，绑定PAD图形的宽度预大0.009mm，相邻两个绑定PAD图形的间距≥0.066mm。
S4图形电镀：在多层板上电镀铜，控制外层线路图形处的表层铜的厚度为25-32μm；然后在多层板上电镀锡。
S5外层线路：对多层板依次进行褪膜、蚀刻和褪锡处理，由外层线路图形形成外层线路，由所述的绑定PAD图形形成绑定PAD。
优选的，上述制备的绑定PAD的宽度为0.075mm，相邻两个绑定PAD的最小间距为0.075mm，公差为±0.015mm(±0.6mil)。
在上述的蚀刻处理中，蚀刻参数优选如下：蚀刻速度为1-10m/min，控制点为9.2m/min；氨水蚀刻液的比重为1.17-1.20，控制点为1.19；pH值为8.1-8.8，控制点为8.6。更优选的，蚀刻处理的蚀刻温度为48-52℃，控制点为50℃；氨水蚀刻液中Cu2+的浓度为125-155g/L，控制点为140g/L；氨水蚀刻液中Cl-的浓度为160-180g/L，控制点为170g/L。
与现有技术相比，本发明的有益效果是：本发明通过在制作过程中严格控制多层板表层铜的厚度，可降低蚀刻难度，并且对绑定PAD作适当的补偿，可更好的控制蚀刻精度，进一步降低了制作超小尺寸和公差的绑定PAD的难度。另外，本发明通过控制外层蚀刻的蚀刻参数，再配合铜厚及补偿的控制，可显著降低超小尺寸和公差的绑定PAD的制作难度，公差可控制在±0.6mil，报废率可以低至4.8％。通过本发明方法制作超小尺寸和公差的绑定PAD，不仅报废率低，且效率高，降低了生产成本。
具体实施方式
为了更充分的理解本发明的技术内容，下面结合具体实施例对本发明的技术方案作进一步介绍和说明。
实施例1
本实施例提供一种PCB的制作方法，尤其是PCB上超小尺寸和公差的绑定PAD的制作方法。本实施例的PCB上的绑定PAD的规格要求是：宽度为3mil(0.075mm)，相邻两个绑定PAD的最小间距为3mil(0.075mm)，公差±0.6mil(±0.015mm)。
具体的制作步骤如下：
(1)内层线路
根据现有技术，通过负片工艺将菲林上的内层线路图形转移到内层芯板上，经蚀刻及褪膜处理后，在内层芯板上形成内层线路。备用。
(2)多层板
根据现有技术通过半固化片将内层芯板与外层铜箔(厚度为1/3OZ)压合为一体，并根据设计资料钻孔，形成多层板。
(3)沉铜和全板电镀
先将多层板上的外层铜箔的铜厚减薄至1/4OZ，然后对多层板进行沉铜和全板电镀处理，并控制多层板的表层镀铜的厚度为5-8μm。
(4)图形转移
接着通过正片工艺将菲林上的外层线路图形转移到多层板的表层上。菲林上的外层线路图形包括绑定PAD图形，并且绑定PAD图形的宽度预大0.009mm，宽度为0.084mm，保证相邻两个绑定PAD图形的最小间距为0.066mm。
(5)图形电镀
在多层板上电镀铜，控制外层线路图形处的表层铜的厚度为25-32μm，即所形成的线路的铜厚为25-32μm。然后在多层板上电镀锡。
(6)外层线路
对多层板依次进行褪膜、蚀刻和褪锡处理。其中，蚀刻处理的参数如下：蚀刻速度为1-10m/min(控制点为9.2m/min)；氨水蚀刻液的比重为1.17-1.20(控制点为1.19)；pH值为8.1-8.8(控制点为8.6)；蚀刻温度为48-52℃(控制点为50℃)；氨水蚀刻液中Cu2+的浓度为125-155g/L(控制点为140g/L)；氨水蚀刻液中Cl-的浓度为160-180g/L(控制点为170g/L)。
经过褪膜、蚀刻和褪锡处理后，在多层板上，由外层线路图形形成外层线路，由所述的绑定PAD图形形成绑定PAD。
经检测，绑定PAD符合规格要求，绑定PAD的宽度为0.075mm，相邻两个绑定PAD的最小间距为0.075mm，公差为±0.015mm(±0.6mil)。
(7)后工序
根据现有技术依次制作阻焊层、表面处理、锣外形、电测试和终检，制得具有绑定PAD的PCB成品。
按实施例1的方法生产1000块PCB，并检查PCB上绑定PAD是否符合规格要求。经检测，采用实施例1的方法制作上述规格要求的绑定PAD的报废率仅是4.8％。
实施例2
本实施例提供一种PCB的制作方法，尤其是PCB上超小尺寸和公差的绑定PAD的制作方法。本实施例的PCB上的绑定PAD的规格要求与实施例1的相同。
具体的制作步骤与实施例1的基本一致，不同之处是如下：
1、进行沉铜处理之前不做减铜处理，即步骤(3)沉铜和全板电镀是：对多层板进行沉铜和全板电镀处理，并控制多层板的表层镀铜的厚度为6-10μm。
2、进行图形电镀后，外层线路图形处的表层铜的厚度不同，即步骤(5)图形电镀是：在多层板上电镀铜，控制外层线路图形处的表层铜的厚度为33-40μm，即所形成的线路的铜厚为33-40μm；然后在多层板上电镀锡。
其它步骤及参数与实施例1的完全一致，按实施例2的方法生产1000块PCB，并检查PCB上绑定PAD是否符合规格要求。经检测，采用实施例2的方法制作上述规格要求的绑定PAD的报废率是85.2％。
实施例3
本实施例提供一种PCB的制作方法，尤其是PCB上超小尺寸和公差的绑定PAD的制作方法。本实施例的PCB上的绑定PAD的规格要求与实施例1的相同。
具体的制作步骤与实施例1的基本一致，不同之处是绑定PAD的补偿方法不同，即步骤(4)图形转移是：接着通过正片工艺将菲林上的外层线路图形转移到多层板的表层上。菲林上的外层线路图形包括绑定PAD图形，绑定PAD图形的宽度为0.075mm，保证相邻两个绑定PAD图形的最小间距为0.075mm。
其它步骤及参数与实施例1的完全一致，按实施例3的方法生产1000块PCB，并检查PCB上绑定PAD是否符合规格要求。经检测，采用实施例3的方法制作上述规格要求的绑定PAD的报废率是100％。
实施例4
本实施例提供一种PCB的制作方法，尤其是PCB上超小尺寸和公差的绑定PAD的制作方法。本实施例的PCB上的绑定PAD的规格要求与实施例1的相同。
具体的制作步骤与实施例1的基本一致，不同之处是蚀刻处理中的蚀刻参数不同，即步骤(6)外层线路是：对多层板依次进行褪膜、蚀刻和褪锡处理。其中，蚀刻处理的参数如下：蚀刻速度为1-10m/min(控制点为8.5m/min)；氨水蚀刻液的比重为1.17-1.20(控制点为1.18)；pH值为8.1-8.8(控制点为8.4)；蚀刻温度为48-52℃(控制点为51℃)；氨水蚀刻液中Cu2+的浓度为125-155g/L(控制点为135g/L)；氨水蚀刻液中Cl-的浓度为160-180g/L(控制点为165g/L)。
其它步骤及参数与实施例1的完全一致，按实施例4的方法生产1000块PCB，并检查PCB上绑定PAD是否符合规格要求。经检测，采用实施例4的方法制作上述规格要求的绑定PAD的报废率是100％。
以上所述仅以实施例来进一步说明本发明的技术内容，以便于读者更容易理解，但不代表本发明的实施方式仅限于此，任何依本发明所做的技术延伸或再创造，均受本发明的保护。

Claims (8)

1.一种超小尺寸的绑定焊盘的制作方法，其特征在于，包括以下步骤：
S1多层板：根据现有技术通过半固化片将内层芯板与外层铜箔压合为一体，并根据设计资料钻孔，形成多层板；
S2沉铜和全板电镀：先将多层板上的外层铜箔的铜厚减薄至8-10μm；然后对多层板进行沉铜和全板电镀处理，并控制多层板的表层镀铜的厚度为5-8μm；
S3图形转移：接着通过正片工艺将菲林上的外层线路图形转移到多层板的表层上，所述外层线路图形包括绑定PAD图形；
S4图形电镀：在多层板上电镀铜，控制外层线路图形处的表层铜的厚度为25-32μm；然后在多层板上电镀锡；
S5外层线路：对多层板依次进行褪膜、蚀刻和褪锡处理，由外层线路图形形成外层线路，由所述的绑定PAD图形形成绑定PAD。
2.根据权利要求1所述一种超小尺寸的绑定焊盘的制作方法，其特征在于，步骤S1中，所述外层铜箔的厚度为1/3OZ。
3.根据权利要求1所述一种超小尺寸的绑定焊盘的制作方法，其特征在于，步骤S3中，所述绑定PAD图形的宽度预大0.009mm，相邻两个绑定PAD图形的间距≥0.066mm。
4.根据权利要求3所述一种超小尺寸的绑定焊盘的制作方法，其特征在于，步骤S5中，所述绑定PAD的宽度为0.075mm，相邻两个绑定PAD的最小间距为0.075mm，公差为±0.015mm。
5.根据权利要求1所述一种超小尺寸的绑定焊盘的制作方法，其特征在于，步骤S5中，所述蚀刻处理中，蚀刻速度为1-10m/min，控制点为9.2m/min；氨水蚀刻液的比重为1.17-1.20，控制点为1.19；pH值为8.1-8.8，控制点为8.6。
6.根据权利要求5所述一种超小尺寸的绑定焊盘的制作方法，其特征在于，步骤S5中，所述蚀刻处理的蚀刻温度为48-52℃，控制点为50℃。
7.根据权利要求6所述一种超小尺寸的绑定焊盘的制作方法，其特征在于，步骤S5中，所述氨水蚀刻液中Cu2+的浓度为125-155g/L，控制点为140g/L。
8.根据权利要求7所述一种超小尺寸的绑定焊盘的制作方法，其特征在于，步骤S5中，所述氨水蚀刻液中Cl-的浓度为160-180g/L，控制点为170g/L。
CN201510925059.6A 2015-12-14 2015-12-14 一种超小尺寸的绑定焊盘的制作方法 Pending CN105405770A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510925059.6A CN105405770A (zh) 2015-12-14 2015-12-14 一种超小尺寸的绑定焊盘的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510925059.6A CN105405770A (zh) 2015-12-14 2015-12-14 一种超小尺寸的绑定焊盘的制作方法

Publications (1)

Publication Number Publication Date
CN105405770A true CN105405770A (zh) 2016-03-16

Family

ID=55471177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510925059.6A Pending CN105405770A (zh) 2015-12-14 2015-12-14 一种超小尺寸的绑定焊盘的制作方法

Country Status (1)

Country Link
CN (1) CN105405770A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108055782A (zh) * 2017-10-26 2018-05-18 广德宝达精密电路有限公司 77GHz毫米波雷达天线锐利度及线路加工精度处理方式
CN112486892A (zh) * 2020-12-15 2021-03-12 泰和电路科技（惠州）有限公司 邦定ic管控计算器的计算方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237873A (zh) * 1998-04-01 1999-12-08 三井金属鉱业株式会社 在印刷线路板的制造中制备通孔的方法
CN102711385A (zh) * 2012-06-26 2012-10-03 北京凯迪思电路板有限公司 一种加成法制作线路板的方法
CN103179795A (zh) * 2013-04-23 2013-06-26 无锡江南计算技术研究所 一种局部镀金印制板外层图形制作方法
CN103338595A (zh) * 2013-07-09 2013-10-02 皆利士多层线路版(中山)有限公司 厚铜阶梯线路板及其制备方法
CN103987202A (zh) * 2014-05-20 2014-08-13 深圳市景旺电子股份有限公司 一种用于控制局部铜厚的pcb板制作方法及pcb板
CN104363704A (zh) * 2014-10-30 2015-02-18 江门崇达电路技术有限公司 一种厚孔铜pcb的制作方法
CN104411105A (zh) * 2014-11-21 2015-03-11 深圳崇达多层线路板有限公司 一种改善线路板线路蚀刻过度的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237873A (zh) * 1998-04-01 1999-12-08 三井金属鉱业株式会社 在印刷线路板的制造中制备通孔的方法
CN102711385A (zh) * 2012-06-26 2012-10-03 北京凯迪思电路板有限公司 一种加成法制作线路板的方法
CN103179795A (zh) * 2013-04-23 2013-06-26 无锡江南计算技术研究所 一种局部镀金印制板外层图形制作方法
CN103338595A (zh) * 2013-07-09 2013-10-02 皆利士多层线路版(中山)有限公司 厚铜阶梯线路板及其制备方法
CN103987202A (zh) * 2014-05-20 2014-08-13 深圳市景旺电子股份有限公司 一种用于控制局部铜厚的pcb板制作方法及pcb板
CN104363704A (zh) * 2014-10-30 2015-02-18 江门崇达电路技术有限公司 一种厚孔铜pcb的制作方法
CN104411105A (zh) * 2014-11-21 2015-03-11 深圳崇达多层线路板有限公司 一种改善线路板线路蚀刻过度的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108055782A (zh) * 2017-10-26 2018-05-18 广德宝达精密电路有限公司 77GHz毫米波雷达天线锐利度及线路加工精度处理方式
CN112486892A (zh) * 2020-12-15 2021-03-12 泰和电路科技（惠州）有限公司 邦定ic管控计算器的计算方法

Similar Documents

Publication Publication Date Title
CN105517374A (zh) 一种薄芯板hdi板的制作方法
CN103687344B (zh) 电路板制作方法
CN102186316B (zh) 任意层印制电路板制作方法
CN104206034B (zh) 布线基板
CN105764273B (zh) 一种嵌入散热块的pcb的制作方法
US20120160550A1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
US8284561B2 (en) Embedded component package structure
CN103843471A (zh) 多层布线基板及其制造方法
CN103717013B (zh) 一种印制电路板的制造方法
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
US9655236B2 (en) Method to make a multilayer circuit board with intermetallic compound and related circuit boards
CN105792527B (zh) 一种凹蚀印制电路板的制作方法
CN110602900A (zh) 一种多层多阶hdi板制作方法及装置
KR100797682B1 (ko) 인쇄회로기판의 제조방법
US20150351228A1 (en) Package board and method for manufacturing the same
CN104703385A (zh) 印刷电路板和印刷电路板的制造方法
CN105405770A (zh) 一种超小尺寸的绑定焊盘的制作方法
CN104768331A (zh) 一种pcb中线路开路的修补方法
CN104183567B (zh) 薄型封装基板及其制作工艺
WO2018219220A1 (zh) 一种半埋入线路基板结构及其制造方法
JP2004031731A (ja) 積層樹脂配線基板及びその製造方法
CN105430909B (zh) 一种线圈板的制作方法
CN104284530B (zh) 无芯板工艺制作印制电路板的方法
CN105228346B (zh) 台阶槽电路板的加工方法和台阶槽电路板
WO2014118916A1 (ja) 部品内蔵基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160316

RJ01 Rejection of invention patent application after publication