CN105389283A - 一种基于CoreConnect总线的电子盘控制器电路及控制方法 - Google Patents

Abstract

本发明涉及一种基于CoreConnect总线的电子盘控制器电路及控制方法，控制器由设备端DCR接口、本地端DCR接口、PLB总线接口、设备端映射寄存器、本地端寄存器、DPRAM控制模块、PIO模块、UDMA模块及CRC16模块组成。本发明所述控制器结构简单，具有效率高、移植性强等特点，可做为大数据存储接口直接集成在CoreConnect架构的ASIC或FPGA设计中，缩短产品研制周期。

Description

一种基于CoreConnect总线的电子盘控制器电路及控制方法

技术领域

本发明属于计算机硬件技术领域，涉及一种基于CoreConnect的IDE控制器电路。

背景技术

CoreConnect是IBM推出的总线结构，是目前最常用的嵌入式总线之一，尤其在高性能SoC设计中广泛使用。CoreConnect包括了处理器高速总线(PLB)、片上外围总线(OPB)和寄存器控制总线(DCR)。IDE集成设备电路，又叫做IDE总线，它的本意是指把“硬盘控制器”与“盘体”集成在一起的硬盘驱动器。IDE接口技术从诞生至今就一直在不断发展，性能也不断的提高，其拥有的价格低廉、兼容性强的特点，是目前使用最广泛的数据存储总线。近些年，随着多媒体应用的不断，大容量存储接口也成为嵌入式应用中不可缺少的部分。对于需要具备大容量存储的嵌入式设计，采用可复用的电子盘控制器IP不仅可使芯片具有大容量数据存储功能，还可加速设计的实现。本发明接口参照相关标准设计，同时设计了多个寄存器用于时序配置，具有可移植性强，时序灵活可配、操作简单等特点，可直接用于CoreConnect架构的ASIC或FPGA设计。

发明内容

为了实现可复用的电子盘控制器，本发明提供了一种基于CoreConnect总线的电子盘控制器电路及制器方法，集成了标准的PLB接口和DCR接口，电路设计简单、移植性强，且灵活可配，支持多种操作模式，可用于具有CoreConnect架构的ASIC或FPGA设计，实现对外部大容量电子盘的数据读写。

本发明的技术解决方案：

一种基于CoreConnect的电子盘控制器电路：包括设备端DCR接口、本地端DCR接口、PLB总线接口、设备端映射寄存器、本地端寄存器、DPRAM控制模块、PIO模块、UDMA模块及CRC16模块，设备端映射寄存器功能定义和地址偏移与控制的电子盘内部寄存器一致，

设备端DCR接口模块：接收来自DCR总线的读写请求和配置数据，根据读写请求和配置数据生成寄存器读写操作发送给设备端映射寄存器，从设备端映射寄存器读取数据，向DCR总线发送读写响应和数据；

设备端映射寄存器：接收来自设备端DCR接口模块的寄存器读写操作，接收来自PIO模块的数据和电子盘状态信息，向设备端DCR接口模块提供读取数据，根据配置数据向PIO模块发起PIO数据读写操作请求和配置请求；

PIO模块：接收来自设备端映射寄存器的PIO读写操作请求，接收来自电子盘的数据和电子盘状态信息后并转发给设备端映射寄存器，接收来自本地端寄存器的模式配置参数，向电子盘发起PIO读写操作和配置操作，向本地端寄存器发送PIO模块状态信息；所述配置操作包括PIO读写模式配置和UDMA模式配置；

本地端寄存器：接收来自PIO模块的PIO模块状态信息、来自UDMA模块的状态信息以及来自DPRAM控制模块的存储状态信息，接收本地端DCR接口发起的寄存器读写操作，向PIO模块和UDMA模块发送模式配置参数，向DPRAM控制模块发送存储配置信息，向本地端DCR接口发送控制器状态信息和当前模式配置参数；

本地端DCR接口：接收来自本地端寄存器的控制器状态信息和当前模式配置参数后转发至DCR总线，接收来自DCR总线的读写请求，向本地端寄存器发起的寄存器读写操作；

DPRAM：接收DPRAM控制模块写入数据，向DPRAM控制模块返回缓存数据；写入数据包括电子盘数据和经过PLB总线接口写入的外部数据；

DPRAM控制模块：接收来自本地寄存器的存储配置信息、接收来自UDMA模块的电子盘数据并写入DPRAM缓存，接收来自PLB总线接口转发的外部数据并写入DPRAM缓存，接收来自DPRAM的缓存数据，向本地寄存器的发送存储状态信息，向UDMA模块发送来自DPRAM的缓存数据，向PLB总线接口发送DPRAM中缓存的电子盘数据；

UDMA模块：接收来自电子盘的电子盘数据、接收来自DPRAM控制模块的外部数据，接收来自本地寄存器的模式配置参数，接收CRC16模块发送的CRC校验数据，向电子盘发送外部数据，向本地寄存器发送状态信息，向DPRAM控制模块返回电子盘数据，向CRC16模块发送正在发送或接收的数据，供CRC16模块进行CRC校验数据的计算；

PLB总线：接收接收来自PLB总线的数据读写请求并转发至DPRAM控制模块，通过DPRAM控制模块将DPRAM中缓存的电子盘数据读出。

一种基于CoreConnect的电子盘控制器方法，包括以下步骤：

包括PIO操作和UDMA操作两种：

一、PIO操作

1)参数配置；

1.1)电子盘模式参数配置：

设备端DCR接口模块接收来自DCR总线的读写请求和配置数据，根据读写请求和配置数据生成寄存器读写操作发送给设备端映射寄存器；

PIO模块根据寄存器读写操作向电子盘发起PIO读写模式配置；

1.2)本地端寄存器的PIO模式参数配置：

1.2.1)选择公式进行PIO模式参数计算：

当ATA协议要求的最大时间时，使用公式(1)

P_max＝t_max/T–1(3)

当ATA协议要求的最小时间时：使用公式(2)

P_min＝t_min/T+1(2)

式中：

P_maxP_min——配置参数，整数；

t_max——ATA协议要求的最大时间，ns；

t_min——ATA协议要求的最小时间，ns；

T——控制器时钟周期，ns；

1.2.2)将步骤1.2.1)计算的参数通过本地端DCR接口写入本地端寄存器；

2)对电子盘进行数据读写操作：

设备端DCR接口模块接收来自DCR总线的读写请求，发送到设备端映射寄存器的数据端口后经过PIO模块发起PIO数据读写，对电子盘数据进行读写；

二、UDMA操作：

1)参数配置；

1.1)电子盘模式参数配置：

设备端DCR接口模块接收来自DCR总线的读写请求和配置数据，根据读写请求和配置数据生成寄存器读写操作发送给设备端映射寄存器；

PIO模块根据寄存器读写操作向电子盘发起UDMA读写模式配置；

1.2)本地端寄存器的UDMA模式参数配置：

1.2.1)选择公式进行UDMA模式参数计算：

当ATA协议要求的最大时间时，使用公式(1)

P_max＝t_max/T–1(4)

当ATA协议要求的最小时间时：使用公式(2)

P_min＝t_min/T+1(2)

式中：

P_maxP_min——配置参数，整数；

t_max——ATA协议要求的最大时间，ns；

t_min——ATA协议要求的最小时间，ns；

T——控制器时钟周期，ns；

1.2.2)将步骤1.2.1)计算的参数通过本地端DCR接口写入本地端寄存器；

2)对电子盘进行数据读写操作：

PLB总线接收接收来自PLB总线的数据读写请求并转发至DPRAM控制模块，通过DPRAM控制模块将DPRAM中缓存的电子盘数据读出或将缓存在DPRAM中外部数据写入电子盘；

同时CRC16模块计算CRC校验数据。

本发明所具有的有益效果：

1)本发明集成了标准的PLB接口和DCR接口，可直接用于CoreConnect总线架构的ASIC和FPGA设计中，具有较强的可移植性；

2)控制器中使用DPRAM作为数据缓存，采用乒乓结构缓存读写数据，解决了PLB总线与IDE总线速度失配的问题，有利于提高控制器的数据读写速度。

3)控制器支持32位和128位两种主设备，通过寄存器可自由选择不同的PIO传输模式和UDMA传输模式；

4)集成CRC校验，可提高数据传输的正确性。

附图说明

图1是本发明提供的结构简图；

图2是本发明提供的顶层信号简图；

图3是本发明所提供系统的较佳实施例架构示意图，本发明作为数据记录端口集成到一个视频压缩系统。

具体实施方式

下面结合示意图对电路进行进一步说明。

如图1所示，一种基于CoreConnect的电子盘控制器电路：包括设备端DCR接口、本地端DCR接口、PLB总线接口、设备端映射寄存器、本地端寄存器、DPRAM控制模块、PIO模块、UDMA模块及CRC16模块，设备端映射寄存器功能定义和地址偏移与控制的电子盘内部寄存器一致，

设备端DCR接口模块：接收来自DCR总线的读写请求和配置数据，根据读写请求和配置数据生成寄存器读写操作发送给设备端映射寄存器，从设备端映射寄存器读取数据，向DCR总线发送读写响应和数据；

设备端映射寄存器：接收来自设备端DCR接口模块的寄存器读写操作，接收来自PIO模块的数据和电子盘状态信息，向设备端DCR接口模块提供读取数据，根据配置数据向PIO模块发起PIO数据读写操作请求和配置请求；

PIO模块：接收来自设备端映射寄存器的PIO读写操作请求，接收来自电子盘的数据和电子盘状态信息后并转发给设备端映射寄存器，接收来自本地端寄存器的模式配置参数，向电子盘发起PIO读写操作和配置操作，向本地端寄存器发送PIO模块状态信息；所述配置操作包括PIO读写模式配置和UDMA模式配置；

本地端寄存器：接收来自PIO模块的PIO模块状态信息、来自UDMA模块的状态信息以及来自DPRAM控制模块的存储状态信息，接收本地端DCR接口发起的寄存器读写操作，向PIO模块和UDMA模块发送模式配置参数，向DPRAM控制模块发送存储配置信息，向本地端DCR接口发送控制器状态信息和当前模式配置参数；

本地端DCR接口：接收来自本地端寄存器的控制器状态信息和当前模式配置参数后转发至DCR总线，接收来自DCR总线的读写请求，向本地端寄存器发起的寄存器读写操作；

DPRAM：接收DPRAM控制模块写入数据，向DPRAM控制模块返回缓存数据；写入数据包括电子盘数据和经过PLB总线接口写入的外部数据；

DPRAM控制模块：接收来自本地寄存器的存储配置信息、接收来自UDMA模块的电子盘数据并写入DPRAM缓存，接收来自PLB总线接口转发的外部数据并写入DPRAM缓存，接收来自DPRAM的缓存数据，向本地寄存器的发送存储状态信息，向UDMA模块发送来自DPRAM的缓存数据，向PLB总线接口发送DPRAM中缓存的电子盘数据；

UDMA模块：接收来自电子盘的电子盘数据、接收来自DPRAM控制模块的外部数据，接收来自本地寄存器的模式配置参数，接收CRC16模块发送的CRC校验数据，向电子盘发送外部数据，向本地寄存器发送状态信息，向DPRAM控制模块返回电子盘数据，向CRC16模块发送正在发送或接收的数据，供CRC16模块进行CRC校验数据的计算；

PLB总线：接收接收来自PLB总线的数据读写请求并转发至DPRAM控制模块，通过DPRAM控制模块将DPRAM中缓存的电子盘数据读出。

一种基于CoreConnect的电子盘控制器方法，包括以下步骤：

包括PIO操作和UDMA操作两种：

一、PIO操作

1)参数配置；

1.1)电子盘模式参数配置：

设备端DCR接口模块接收来自DCR总线的读写请求和配置数据，根据读写请求和配置数据生成寄存器读写操作发送给设备端映射寄存器；

PIO模块根据寄存器读写操作向电子盘发起PIO读写模式配置；

1.2)本地端寄存器的PIO模式参数配置：

1.2.1)选择公式进行PIO模式参数计算：

当ATA协议要求的最大时间时，使用公式(1)

P_max＝t_max/T–1(5)

当ATA协议要求的最小时间时：使用公式(2)

P_min＝t_min/T+1(2)

式中：

P_maxP_min——配置参数，整数；

t_max——ATA协议要求的最大时间，ns；

t_min——ATA协议要求的最小时间，ns；

T——控制器时钟周期，ns；

1.2.2)将步骤1.2.1)计算的参数通过本地端DCR接口写入本地端寄存器；

2)对电子盘进行数据读写操作：

设备端DCR接口模块接收来自DCR总线的读写请求，发送到设备端映射寄存器的数据端口后经过PIO模块发起PIO数据读写，对电子盘数据进行读写；

二、UDMA操作：

1)参数配置；

1.1)电子盘模式参数配置：

设备端DCR接口模块接收来自DCR总线的读写请求和配置数据，根据读写请求和配置数据生成寄存器读写操作发送给设备端映射寄存器；

PIO模块根据寄存器读写操作向电子盘发起UDMA读写模式配置；

1.2)本地端寄存器的UDMA模式参数配置：

1.2.1)选择公式进行UDMA模式参数计算：

当ATA协议要求的最大时间时，使用公式(1)

P_max＝t_max/T–1(6)

当ATA协议要求的最小时间时：使用公式(2)

P_min＝t_min/T+1(2)

式中：

P_maxP_min——配置参数，整数；

t_max——ATA协议要求的最大时间，ns；

t_min——ATA协议要求的最小时间，ns；

T——控制器时钟周期，ns；

1.2.2)将步骤1.2.1)计算的参数通过本地端DCR接口写入本地端寄存器；

2)对电子盘进行数据读写操作：

PLB总线接收接收来自PLB总线的数据读写请求并转发至DPRAM控制模块，通过DPRAM控制模块将DPRAM中缓存的电子盘数据读出或将缓存在DPRAM中外部数据写入电子盘；

同时CRC16模块计算CRC校验数据。

控制器电路结构如下：

1、控制器由设备端DCR接口、本地端DCR接口、PLB总线接口、设备端映射寄存器、本地端寄存器、DPRAM控制模块、PIO模块、UDMA模块及CRC16模块组成，模块之间的连接关系如图1所示。各模块连接关系如下：

(1)设备端DCR接口模块前端可连接DCR总线，后端与设备端DCR寄存器连接；

(2)本地端DCR接口模块前端可与DCR总线相连，本后端与本地端寄存器连接；

(3)PLB总线接口模块一端可与PLB总线相连，另一端与DPRAM控制模块相连；

(4)DPRAM控制模块与三个模块相连，分别是PLB总线接口、UDMA模块、本地寄存器模块，同时内部例化了8片1K×32B的DPRAM；

(5)PIO模块与两个模块相连，包括设备端映射寄存器、本地端寄存器；

(6)UDMA模块与DPRAM控制模块、本地端寄存器相连，内部并例化CRC16模块；

(7)设备端映射寄存器与设备端DCR接口和PIO模块相连；

(8)本地端寄存器与本地端DCR接口、PIO模块、DPRAM控制模块、UDMA模块相连。

2、控制器电路顶层信号如图2所示，详细说明如下：

(1)PLB接口信号。该组信号是为实现标准的PLB总线从接口功能设计，可直接连接在PLB总线，完成由32位和128位主发起的单拍和突发操作。该组共42个信号，其中输入信号26个，输出信号16个，主要完成与PLB总线数据的传输。其中数据线宽度128位，地址线宽度32位，还包括了握手、读写使能、字节使能、突发操作使能及地址扩展等信号；

(2)DCR接口信号。该组信号为实现标准的DCR总线从接口功能设计，可完成DCR总线上的32位寄存器读写操作。该组共6个信号，其中4个输入信号、2个输出信号。数据线位宽为32位，地址线位宽为10位，还包括了一组操作握手信号；

(3)IDE接口信号。该组信号为实现标准的IDE总线接口功能设计，符合ATA-6标准对IDE总线信号的定义。共包含了15个信号，其中输入信号6个，输出型号9个。数据位宽为16位，其它包括了数据通道建立所需的握手及控制信号和设备状态信号等。通过该组信号可连接外部电子盘，实现数据的存取；

(4)时钟复位信号。该组信号为本设计提供系统复位和工作时钟。复位信号为异步复位信号，时钟选取应大于120MHz。

1、设备端DCR接口模块实现了标准的DCR总线从设备接口时序；且设置了一组寄存器，其偏移地址和功能定义与ATA-6中关于IDE设备内部寄存器定义一致，DCR总线上的主设备可通过操作该组寄存器来完成对外部IDE设备的控制；

2、PIO操作模块实现了ATA-6协议中规定的PIO模式0到PIO模式4的数据操作和寄存器操作，不同的模式可通过本地端DCR总线接口灵活配置，可满足不同的应用需求；

3、UDMA操作模块实现了ATA-6协议中规定的UDMA模式0到UDMA模式5的数据操作，不同的模式可通过本地端DCR总线接口灵活配置，可满足不同的应用需求；

4、DPRAM控制模块内采用乒乓机制实现了UDMA数据传输提供两级缓存。缓存分为两组，每组为4块1K×32B的DPRAM采用为扩展组成1块1K×128B的缓存空间，并采用乒乓机制实现两级缓存，保证了该模式下数据的持续传输。

应用案例

图3给出了一个本发明的具体应用案例结构简图。该系统为一个基于H.264/AVC标准设计的实时视频压缩系统，本发明作为数据记录接口被集成到了该系统中，图中只画出了与本发明关系较为紧密的部分。

1)其中处理器擦采用PowerPC处理器，它作为DCR总线和PLB总线的主设备，用于执行文件IDE控制器驱动程序，完成数据的写入和读出。

2)视频压缩数据，该数据是由视频编码器将实时采集的图像数据采用H.264视频压缩技术压缩后的数据。当需要进行视频压缩数据的存储时，由处理器发起命令，经过控制器将系统内存中的数据写入到外部电子盘中。当需要数据读取时，由主机发出命令，将外部电子盘中的视频数据读入到制定地址。

3)DMA控制器，该控制器作为主设备连接PLB总线上，可协助处理器发起DMA操作，完成数据的突发传输，将数据由源地址搬运到IDE目的地址。

4)电子盘，该设备为支持ATA-6协议的IDE存储设备，存储空间为32GB。

Claims (2)

1.一种基于CoreConnect的电子盘控制器电路：包括设备端DCR接口、本地端DCR接口、PLB总线接口、设备端映射寄存器、本地端寄存器、DPRAM控制模块、PIO模块、UDMA模块及CRC16模块，设备端映射寄存器功能定义和地址偏移与控制的电子盘内部寄存器一致，

设备端DCR接口模块：接收来自DCR总线的读写请求和配置数据，根据读写请求和配置数据生成寄存器读写操作发送给设备端映射寄存器，从设备端映射寄存器读取数据，向DCR总线发送读写响应和数据；

设备端映射寄存器：接收来自设备端DCR接口模块的寄存器读写操作，接收来自PIO模块的数据和电子盘状态信息，向设备端DCR接口模块提供读取数据，根据配置数据向PIO模块发起PIO数据读写操作请求和配置请求；

PIO模块：接收来自设备端映射寄存器的PIO读写操作请求，接收来自电子盘的数据和电子盘状态信息后并转发给设备端映射寄存器，接收来自本地端寄存器的模式配置参数，向电子盘发起PIO读写操作和配置操作，向本地端寄存器发送PIO模块状态信息；所述配置操作包括PIO读写模式配置和UDMA模式配置；

本地端寄存器：接收来自PIO模块的PIO模块状态信息、来自UDMA模块的状态信息以及来自DPRAM控制模块的存储状态信息，接收本地端DCR接口发起的寄存器读写操作，向PIO模块和UDMA模块发送模式配置参数，向DPRAM控制模块发送存储配置信息，向本地端DCR接口发送控制器状态信息和当前模式配置参数；

本地端DCR接口：接收来自本地端寄存器的控制器状态信息和当前模式配置参数后转发至DCR总线，接收来自DCR总线的读写请求，向本地端寄存器发起的寄存器读写操作；

DPRAM：接收DPRAM控制模块写入数据，向DPRAM控制模块返回缓存数据；写入数据包括电子盘数据和经过PLB总线接口写入的外部数据；

DPRAM控制模块：接收来自本地寄存器的存储配置信息、接收来自UDMA模块的电子盘数据并写入DPRAM缓存，接收来自PLB总线接口转发的外部数据并写入DPRAM缓存，接收来自DPRAM的缓存数据，向本地寄存器的发送存储状态信息，向UDMA模块发送来自DPRAM的缓存数据，向PLB总线接口发送DPRAM中缓存的电子盘数据；

UDMA模块：接收来自电子盘的电子盘数据、接收来自DPRAM控制模块的外部数据，接收来自本地寄存器的模式配置参数，接收CRC16模块发送的CRC校验数据，向电子盘发送外部数据，向本地寄存器发送状态信息，向DPRAM控制模块返回电子盘数据，向CRC16模块发送正在发送或接收的数据，供CRC16模块进行CRC校验数据的计算；

PLB总线：接收接收来自PLB总线的数据读写请求并转发至DPRAM控制模块，通过DPRAM控制模块将DPRAM中缓存的电子盘数据读出。

2.一种基于CoreConnect的电子盘控制器方法，包括以下步骤：

包括PIO操作和UDMA操作两种：

一、PIO操作

1)参数配置；

1.1)电子盘模式参数配置：

设备端DCR接口模块接收来自DCR总线的读写请求和配置数据，根据读写请求和配置数据生成寄存器读写操作发送给设备端映射寄存器；

PIO模块根据寄存器读写操作向电子盘发起PIO读写模式配置；

1.2)本地端寄存器的PIO模式参数配置：

1.2.1)选择公式进行PIO模式参数计算：

当ATA协议要求的最大时间时，使用公式(1)

P_max＝t_max/T–1(1)

当ATA协议要求的最小时间时：使用公式(2)

P_min＝t_min/T+1(2)

式中：

P_maxP_min——配置参数，整数；

t_max——ATA协议要求的最大时间，ns；

t_min——ATA协议要求的最小时间，ns；

T——控制器时钟周期，ns；

1.2.2)将步骤1.2.1)计算的参数通过本地端DCR接口写入本地端寄存器；

2)对电子盘进行数据读写操作：

设备端DCR接口模块接收来自DCR总线的读写请求，发送到设备端映射寄存器的数据端口后经过PIO模块发起PIO数据读写，对电子盘数据进行读写；

二、UDMA操作：

1)参数配置；

1.1)电子盘模式参数配置：

设备端DCR接口模块接收来自DCR总线的读写请求和配置数据，根据读写请求和配置数据生成寄存器读写操作发送给设备端映射寄存器；

PIO模块根据寄存器读写操作向电子盘发起UDMA读写模式配置；

1.2)本地端寄存器的UDMA模式参数配置：

1.2.1)选择公式进行UDMA模式参数计算：

当ATA协议要求的最大时间时，使用公式(1)

P_max＝t_max/T–1(2)

当ATA协议要求的最小时间时：使用公式(2)

P_min＝t_min/T+1(2)

式中：

P_maxP_min——配置参数，整数；

t_max——ATA协议要求的最大时间，ns；

t_min——ATA协议要求的最小时间，ns；

T——控制器时钟周期，ns；

1.2.2)将步骤1.2.1)计算的参数通过本地端DCR接口写入本地端寄存器；

2)对电子盘进行数据读写操作：

PLB总线接收接收来自PLB总线的数据读写请求并转发至DPRAM控制模块，通过DPRAM控制模块将DPRAM中缓存的电子盘数据读出或将缓存在DPRAM中外部数据写入电子盘；

同时CRC16模块计算CRC校验数据。