CN100517498C - 一种无读取延迟的先进先出存储器 - Google Patents

一种无读取延迟的先进先出存储器 Download PDF

Info

Publication number
CN100517498C
CN100517498C CNB2006100607664A CN200610060766A CN100517498C CN 100517498 C CN100517498 C CN 100517498C CN B2006100607664 A CNB2006100607664 A CN B2006100607664A CN 200610060766 A CN200610060766 A CN 200610060766A CN 100517498 C CN100517498 C CN 100517498C
Authority
CN
China
Prior art keywords
address
fifo
address pointer
reading
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100607664A
Other languages
English (en)
Other versions
CN101079313A (zh
Inventor
王峻
邓子星
李�浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hengyang Data Co ltd
Original Assignee
SEMPTIAN TECHNOLOGIES Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEMPTIAN TECHNOLOGIES Ltd filed Critical SEMPTIAN TECHNOLOGIES Ltd
Priority to CNB2006100607664A priority Critical patent/CN100517498C/zh
Publication of CN101079313A publication Critical patent/CN101079313A/zh
Application granted granted Critical
Publication of CN100517498C publication Critical patent/CN100517498C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Communication Control (AREA)
  • Multi Processors (AREA)

Abstract

本发明适用于芯片设计领域，提供了一种无读取延迟的先进先出存储器，包括一个双端口存储器和一个读地址指针控制单元，当读使能信号有效时，读地址指针控制单元在时钟信号的控制下产生双端口存储器的地址，双端口存储器同步向外部输出所述地址对应的数据，所述读地址指针控制单元包括一个地址指针计数器，一个地址指针加1计数器，以及一个选通器。本发明通过对FIFO读地址指针控制单元进行改进，消除了从FIFO读数据的读取延迟效应，使得在FIFO读端口发起读请求后，不必等待一个时钟周期就可在读出数据总线上得到有效数据，从而充分提高了FIFO读端口的带宽利用率，并简化了对FIFO的读出操作。

Description

一种无读取延迟的先进先出存储器
技术领域
本发明属于芯片设计领域，尤其涉及一种先进先出存储器(FIFO)。
背景技术
先进先出(First In First Out，FIFO)在专用集成电路(Application SpecificIntegrated Circuit，ASIC)和现场可编程逻辑阵列(Field Programmable GateArray，FPGA)设计中通常被理解为一种先入先出数据缓冲存储器。FIFO的工作特点是先从FIFO写入端口写入的数据，在FIFO读出端口被首先读出。在芯片设计领域，特别是进行数据通讯、无线通讯以及图像处理等领域的芯片设计时，通常利用FIFO的这个特性作为芯片内部的数据缓存，前一个模块将处理完毕的数据写入FIFO，后一个模块从FIFO的非空状态得知有数据写入FIFO后将数据从FIFO中读出进行处理。
图1示出了FIFO的典型结构，包括一个双端口存储器(RAM)12、一个状态产生单元(Status)14、一个写地址指针控制单元(WrPtr)16以及一个读地址指针控制单元(RdPtr)18。双端口存储器12作为数据缓存单元。状态产生单元14用于产生FIFO的空满状态。写地址指针控制单元16和读地址指针控制单元18分别用于控制FIFO写入和读出端口的地址。其中，ADDRA/B为RAM的写地址A/B端口，WEA/B为RAM的写使能A/B端口，DINA/B为RAM的写数据A/B端口，DOUTA/B为RAM的读数据A/B端口，CLKA/B为RAM的时钟A/B端口。AddEnb为写地址指针控制单元16和读地址指针控制单元18的使能端口，Clk为写地址指针控制单元16和读地址指针控制单元18的时钟信号端口。当写使能信号(Wenb)有效时，写地址指针控制单元16根据写时钟信号(WrClk)产生地址(Addr)给双端口存储器12和状态产生单元14，双端口存储器12根据写使能信号和写时钟信号同步存储外部写入的数据(Wdat)。当读地址使能信号(Renb)有效时，读地址指针控制单元18在读时钟信号(RdClk)的控制下产生双端口存储器12的地址，并将产生的地址输入至状态产生单元14，双端口存储器12在读时钟信号(RdClk)的控制下同步向外部输出数据。状态产生单元14根据写地址指针控制单元16和读地址指针控制单元18输入的地址，指示FIFO处于近满状态(AlFull)、满状态(Full)，还是近空状态(AlEmpty)、空状态(Empty)。
读地址指针控制单元18通常由一个地址指针计数器1801构成，如图2所示。CE为地址指针计数器1801的使能端口，Clk为地址指针计数器1801的时钟信号端口，Q为地址指针计数器1801的地址(Addr)输出端口。当FIFO的读使能信号有效时，地址指针计数器1801加1。然而，由于双端口存储器12读取数据时具有读取延迟效应，即当双端口存储器12地址总线上地址有效后，下一个时钟周期数据总线上的数据才有效。如图3所示，当地址总线上为地址A0时，下一个时钟周期数据总线上才出现数据D0。因此，根据双端口存储器12读数据时序和读地址指针控制单元18的结构，可得到通常FIFO的读数据时序如图4所示。可以看到通常FIFO读数据时有读取延迟效应，当读使能信号Renb有效后，延迟一个时钟周期，数据总线上才连续出现有效的数据。这种FIFO为有读取延迟的FIFO。
在芯片设计过程中，经常需要在FIFO读端口发起一次读请求后(读使能信号置为高电平)，立刻根据从FIFO中读出的数据进行处理分析，从而判断是否需要发起下一次读请求。如果采用有延迟的FIFO，将需要在发起一次读请求后，停止发起读请求，等待一个时钟周期，从读出数据总线上得到有效数据处理分析后，再发起下一次读请求。这样，每次需要根据读出数据判断是否发起下一次读请求时，都要等待一个时钟周期，浪费了FIFO读出端口的带宽，而且使得对FIFO的读出处理操作更加复杂。
发明内容
本发明的目的在于提供了一种先进先出存储器，旨在解决现有技术中有延迟效应的FIFO中，在根据读出数据判断是否发起下一次读请求时，要等待一个时钟周期，浪费了FIFO读出端口的带宽，而且使得对FIFO的读出处理操作更加复杂的问题。
本发明是这样实现的，一种无读取延迟的先进先出存储器，包括一个双端口存储器和一个读地址指针控制单元，当读使能信号有效时，读地址指针控制单元在时钟信号的控制下产生双端口存储器的地址，双端口存储器同步向外部输出所述地址对应的数据，所述读地址指针控制单元包括一个地址指针计数器，一个地址指针加1计数器，以及一个选通器；所述地址指针加1计数器的计数值为所述地址指针计数器的计数值加1；所述地址指针计数器和地址指针加1计数器通过所述选通器后将产生的地址输出；
当读使能信号为高电平时，所述选通器选通所述地址指针计数器将产生的地址输出，当读使能信号为低电平时，所述选通器选通所述地址指针加1计数器将产生的地址输出。
本发明通过对FIFO读地址指针控制单元进行改进，消除了从FIFO读数据的读取延迟效应，使得在FIFO读端口发起读请求后，不必等待一个时钟周期就可在读出数据总线上得到有效数据，从而充分提高了FIFO读端口的带宽利用率，并简化了对FIFO的读出操作。
附图说明
图1是现有技术中FIFO的结构图；
图2是现有技术中有读取延迟的FIFO中读地址指针控制单元的结构图；
图3是现有技术中有读取延迟的RAM的读数据时序图；
图4是现有技术中有读取延迟的FIFO的读数据时序图。
图5是本发明提供的无读取延迟的FIFO中读地址指针控制单元的结构图；
图6是本发明中无读取延迟的FIFO的读数据时序图。
图7是无读取延迟的FIFO配合空信号和近空信号读数据时序图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图5示出了本发明提供的读地址指针控制单元的结构，在现有结构的基础上增加了一个地址指针加1计数器1802(CounterPlus1)，地址指针加1计数器1802的计数值为地址指针计数器1801的计数值加1。地址指针计数器1801和地址指针加1计数器1802通过选通器1803后将地址输出。当读使能信号为高电平时，选通器1803选通地址指针加1计数器1802将地址输出；当读使能信号为低电平时，选通器1803选通地址指针计数器1801将地址输出。此时读使能信号有效时，读取数据总线上的数据同时有效，从而满足了读取无延迟的目的，提高了FIFO读端口的带宽利用率，相应的时序图如图6、图7所示。
参见图1，在本发明中，FIFO对于读端口除了提供空信号(Empty)表示FIFO内无数据，还提供近空信号(AlEmpty)。如果近空信号为低电平，表示FIFO内至少有一个数据，FIFO配合空信号和近空信号可以进一步提高FIFO读端口效率。如果前一个时钟周期FIFO读请求无效，即Renb为低电平，此时只关注FIFO空信号(Empty)。当FIFO空信号为低电平，则FIFO中有至少一个数据，可发起读请求；当FIFO空信号为高电平，则不可以发读请求。如果前一个时钟周期FIFO读请求有效，即Renb为高电平，此时只关注FIFO近空信号(AlEmpty)。当FIFO近空信号为低电平，则FIFO中至少有两个数据，可继续发起读请求；当FIFO近空信号为高电平，则不可以继续发读请求。这样就可以及时地从FIFO中读取数据，进一步提高FIFO读端口的数据读取效率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (1)

1、一种无读取延迟的先进先出存储器，包括一个双端口存储器和一个读地址指针控制单元，当读使能信号有效时，读地址指针控制单元在时钟信号的控制下产生双端口存储器的地址，双端口存储器同步向外部输出所述地址对应的数据，其特征在于，所述读地址指针控制单元包括一个地址指针计数器，一个地址指针加1计数器，以及一个选通器；所述地址指针加1计数器的计数值为所述地址指针计数器的计数值加1；所述地址指针计数器和地址指针加1计数器通过所述选通器后将产生的地址输出；
当读使能信号为高电平时，所述地址指针计数器通过所述选通器后将产生的地址输出；当读使能信号为低电平时，所述地址指针加1计数器通过所述选通器后将产生的地址输出。
CNB2006100607664A 2006-05-25 2006-05-25 一种无读取延迟的先进先出存储器 Expired - Fee Related CN100517498C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100607664A CN100517498C (zh) 2006-05-25 2006-05-25 一种无读取延迟的先进先出存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100607664A CN100517498C (zh) 2006-05-25 2006-05-25 一种无读取延迟的先进先出存储器

Publications (2)

Publication Number Publication Date
CN101079313A CN101079313A (zh) 2007-11-28
CN100517498C true CN100517498C (zh) 2009-07-22

Family

ID=38906715

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100607664A Expired - Fee Related CN100517498C (zh) 2006-05-25 2006-05-25 一种无读取延迟的先进先出存储器

Country Status (1)

Country Link
CN (1) CN100517498C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101566941B (zh) * 2009-06-03 2013-08-07 北京中星微电子有限公司 一种基于静态存储器的fifo存储单元
DE102015209486A1 (de) * 2015-05-22 2016-11-24 Robert Bosch Gmbh FIFO Speicher mit im Betrieb veränderbarem Speicherbereich
CN105183665B (zh) * 2015-09-08 2018-02-13 福州瑞芯微电子股份有限公司 一种数据缓存访问方法和数据缓存控制器
CN107133407B (zh) * 2017-05-11 2020-07-10 成都欧飞凌通讯技术有限公司 一种高带宽下提高ddr ram接口带宽的fpga实现方法
CN107526643A (zh) * 2017-07-20 2017-12-29 郑州云海信息技术有限公司 一种消息延迟发送的方法及系统
CN109358835B (zh) * 2018-10-25 2021-01-15 天津市滨海新区信息技术创新中心 Fifo存储器及其数据传输方法
CN111722829B (zh) * 2020-05-28 2022-06-14 江苏方天电力技术有限公司 一种双并发预读的高性能归并排序方法及应用

Also Published As

Publication number Publication date
CN101079313A (zh) 2007-11-28

Similar Documents

Publication Publication Date Title
CN100517498C (zh) 一种无读取延迟的先进先出存储器
CN111367495B (zh) 一种异步先入先出的数据缓存控制器
CN102981776B (zh) 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法
EP3249543A1 (en) Interface signal remapping method based on fpga
CN102931994B (zh) 应用于信号处理芯片的高速信号采样和同步的架构及方法
CN111832240B (zh) Fifo数据传输方法及fifo存储装置
CN209842608U (zh) 一种基于fpga fifo模块的ddr3存储器控制
CN101403962A (zh) 基于fpga的异步双fifo的数据缓存方法
CN100524269C (zh) 一种突发机制下实现数据读写控制的方法和装置
CN104978150A (zh) 存储器装置的控制方法、存储器装置和存储器系统
CN104239232A (zh) 一种基于fpga内dpram的乒乓缓存操作结构
CN103177133A (zh) 一种数据采集和存储的系统及方法
CN101793557B (zh) 高分辨率成像仪数据实时采集系统及方法
CN101833431B (zh) 基于fpga实现的双向高速fifo存储器
CN103592489A (zh) 数字示波器深存储设计方法
WO2018148918A1 (zh) 存储设备、芯片及存储设备的控制方法
CN109446126B (zh) 基于emif总线的dsp与fpga高速通信系统及方法
CN102654852A (zh) 一种异步数据读写控制方法、装置及系统
CN105577985A (zh) 一种数字图像处理系统
CN103412847A (zh) 基于fpga的usb转多路链路接口电路
CN100561590C (zh) 一种读取内存中数据的方法和系统
CN101000590A (zh) 一种读取内存中数据的方法和系统
CN102571535A (zh) 一种数据延迟装置、方法及通信系统
CN102902642B (zh) 一种基于数据监听的fpga-dsp高速数据交换方法
CN113342724A (zh) 一种基于fpga的数据传输方法与装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHENZHEN CITY HENGYANG SCIENCE CO., LTD.

Free format text: FORMER OWNER: LI HAO

Effective date: 20080314

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080314

Address after: Room 605, Tsinghua information harbor complex, North Zone, Nanshan District science and Technology Park, Guangdong, Shenzhen Province, China: 518057

Applicant after: Semptian Technologies Ltd.

Address before: Room 605, Tsinghua information harbor complex, North Zone, Nanshan District science and Technology Park, Guangdong, Shenzhen Province, China: 518057

Applicant before: Li Hao

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHENZHEN SEMPTIAN TECHNOLOGIES?CO.,?LTD.

Free format text: FORMER NAME: SEMPTIAN TECHNOLOGY CO., LTD.

CP03 Change of name, title or address

Address after: 518000, Guangdong Shenzhen hi tech Southern District, Haitian two road 14, software industry base, 5D block, 7, Nanshan District

Patentee after: SEMPTIAN TECHNOLOGIES LTD.

Address before: 605 room 518057, Tsinghua information harbor complex, north of Nanshan District Science Park, Shenzhen, Guangdong

Patentee before: Semptian Technologies Ltd.

C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: 518000 Guangdong city of Shenzhen province Nanshan District Guangdong streets two Haitian Road No. 14, block 5D 8 layer software industry base

Patentee after: Shenzhen Hengyang Data Co.,Ltd.

Address before: 518000, Guangdong Shenzhen hi tech Southern District, Haitian two road 14, software industry base, 5D block, 7, Nanshan District

Patentee before: SEMPTIAN TECHNOLOGIES LTD.

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: First in first out memory without read delay

Effective date of registration: 20170713

Granted publication date: 20090722

Pledgee: Bank of Beijing Limited by Share Ltd. Shenzhen branch

Pledgor: Shenzhen Hengyang Data Co.,Ltd.

Registration number: 2017990000630

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20190520

Granted publication date: 20090722

Pledgee: Bank of Beijing Limited by Share Ltd. Shenzhen branch

Pledgor: Shenzhen Hengyang Data Co.,Ltd.

Registration number: 2017990000630

PC01 Cancellation of the registration of the contract for pledge of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

CF01 Termination of patent right due to non-payment of annual fee