CN105389282A - 处理器和arinc429总线的通信方法 - Google Patents

处理器和arinc429总线的通信方法 Download PDF

Info

Publication number
CN105389282A
CN105389282A CN201510679402.3A CN201510679402A CN105389282A CN 105389282 A CN105389282 A CN 105389282A CN 201510679402 A CN201510679402 A CN 201510679402A CN 105389282 A CN105389282 A CN 105389282A
Authority
CN
China
Prior art keywords
bus
data
processor
arinc429 bus
arinc429
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510679402.3A
Other languages
English (en)
Other versions
CN105389282B (zh
Inventor
关维周
金辉
杨军
叶晓宇
范竹荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Baocheng Aviation Instrument Co Ltd
Original Assignee
Shaanxi Baocheng Aviation Instrument Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaanxi Baocheng Aviation Instrument Co Ltd filed Critical Shaanxi Baocheng Aviation Instrument Co Ltd
Priority to CN201510679402.3A priority Critical patent/CN105389282B/zh
Publication of CN105389282A publication Critical patent/CN105389282A/zh
Application granted granted Critical
Publication of CN105389282B publication Critical patent/CN105389282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)

Abstract

本发明提供一种处理器和ARINC429总线的通信方法。所述处理器和ARINC429总线的通信方法包括：所述ARINC429总线包括总线芯片HS-3282，所述ARINC429总线通过所述总线芯片HS-3282和所述处理器通信连接；提供可编程逻辑模块，所述可编程逻辑模块控制所述总线芯片HS-3282；提供独热状态机，所述独热状态机用于所述ARINC429总线的数据接收和发送控制。本发明提供的处理器和ARINC429总线的通信方法只需要处理器通过可编程逻辑模块完成对数据接收寄存器和数据发送寄存器的访问即可完成ARINC429总线的控制，大大减少了软件代码量，简化了软件设计流程，提高了总线数据的传输速度。

Description

处理器和ARINC429总线的通信方法
技术领域
本发明属计算机通信技术领域，具体涉及一种处理器和ARINC429总线的通信方法。
背景技术
ARINC429总线是一种广播式传输的数据总线，传输的单个数据字为32位，其中包括奇偶校验位、符号\状态矩阵、数据区和目标标识码。ARINC429总线作为国际通用的航空标准总线传输方式，广泛应用在航空电子设备领域。ARINC429总线通过总线芯片HS-3282和处理计算机通讯，一般的通讯控制由处理计算机完成。处理计算机通过图1和图2所示的时序图，对总线芯片进行控制，从而实现总线数据接收和发送的目的。传统的ARINC429总线传输通过处理计算机控制HS-3282芯片完成数据接收和发送，控制逻辑由软件实现，软件开发过程复杂，并且控制速度慢。软件控制需要处理计算机分配专门的时钟信号和控制单元来完成，占用了大量的处理计算机资源和系统运行时间，不利于高速的数据传输，因此有必要提出改进。
发明内容
为了解决上述技术问题，本发明提供一种处理器和ARINC429总线的通信方法。
本发明提供一种处理器和ARINC429总线的通信方法，包括：
步骤1，所述ARINC429总线包括总线芯片HS-3282，所述ARINC429总线通过所述总线芯片HS-3282和所述处理器通信连接；
步骤2，提供可编程逻辑模块，所述可编程逻辑模块控制所述总线芯片HS-3282；
步骤3，提供独热状态机，所述独热状态机用于所述ARINC429总线的数据接收和发送控制。
优选的，在步骤3中，所述独热状态机包括发送状态机和接收状态机。
优选的，所述发送状态机的工作状态包括：写控制字状态、空闲状态、第一次写FIFO状态和第二次写FIFO状态。
优选的，所述接收状态机的工作状态包括空闲状态、接收第一次状态、过渡状态和接收第二次状态。
优选的，在步骤3中，所述ARINC429总线数据接收包括如下步骤：
所述处理器发出D/R数据读取标志信号；
所述接收状态机接收到D/R数据读取标志信号；
所述ARINC429总线通过所述总线芯片HS-3282发送数据；
所述接收状态机控制EN数据发送控制信号与D/R数据读取标志信号完成数据接收，将数据存储到数据接收缓存区，并发送数据接收完成中断信号；
所述处理器在接收到数据接收完成中断信号后，直接读取由所述接收状态机接收完成并存储在固定地址的32位有效数据。
优选的，在步骤3中，所述ARINC429总线数据发送包括如下步骤：
所述处理器将数据写入到可编程逻辑的寄存器中，并发送到缓存区；
所述发送状态机接收到所述处理器发出的TX\R存储器空标志信号；
所述发送状态机控制第一PL数据字写入FIFO标志信号、第二PL数据字写入FIFO标志信号和EN数据发送控制信号，对所述缓存区的数据进行读取；
将读取的数据通过所述总线芯片HS-3282发送至所述ARINC429总线。
相较于现有技术，本发明提供的处理器和ARINC429总线的通信方法只需要处理器通过可编程逻辑模块完成对数据接收寄存器和数据发送寄存器的访问即可完成ARINC429总线的控制，可编程逻辑课多通道并行执行，大大减少了软件代码量，简化了软件设计流程，提高了总线数据的传输速度。
附图说明
图1为本发明一种处理器和ARINC429总线的通信方法发送状态机的工作状态转换结构框图；
图2为本发明一种处理器和ARINC429总线的通信方法接收状态机的工作状态转换结构框图。
具体实施方式
下面结合附图1与附图2对本实施例进行描述。
本发明公开一种处理器和ARINC429总线的通信方法，包括：
步骤1，所述ARINC429总线包括总线芯片HS-3282，所述ARINC429总线通过所述总线芯片HS-3282和所述处理器通信连接；
步骤2，提供可编程逻辑模块，所述可编程逻辑模块控制所述总线芯片HS-3282；
步骤3，提供独热状态机，所述独热状态机用于所述ARINC429总线的数据接收和发送控制。
在本实施例中，所述总线芯片HS-3282包含8个32位空间的FIFO，用于保存发送的8个ARINC429数据字。
所述总线芯片HS-3282的控制信号包括D/R数据读取标志、SEL总线选择标志、EN数据发送控制信号、PL数据字写入FIFO标志、TX\R存储器空标志和CWSTR控制字标志。
所述独热状态机包括发送状态机和接收状态机，请参阅图1，所述发送状态机的工作状态包括：写控制字状态1、空闲状态2、第一次写FIFO状态3和第二次写FIFO状态4，状态的转换顺序依次为写控制字状态1、空闲状态2、第一次写FIFO状态3和第二次写FIFO状态4，其中，空闲状态2、第一次写FIFO状态3和第二次写FIFO状态4可依次循环转换。
具体的，所述ARINC429总线数据发送包括如下步骤：
所述处理器将数据写入到可编程逻辑的寄存器中，并发送到缓存区；
所述发送状态机接收到所述处理器发出的TX\R存储器空标志信号；
所述发送状态机控制第一PL数据字写入FIFO标志信号、第二PL数据字写入FIFO标志信号和EN数据发送控制信号，对所述缓存区的数据进行读取；
将读取的数据通过所述总线芯片HS-3282发送至所述ARINC429总线。
请参阅图2，所述接收状态机的工作状态包括：空闲状态5、接收第一次状态6、过渡状态7和接收第二次状态8，状态的转换顺序依次为空闲状态5、接收第一次状态6、过渡状态7和接收第二次状态8，接收第二次状态8可转换为空闲状态5，实现接收状态机工作状态的循环。
具体的，所述ARINC429总线数据接收包括如下步骤：
所述处理器发出D/R数据读取标志信号；
所述接收状态机接收到D/R数据读取标志信号；
所述ARINC429总线通过所述总线芯片HS-3282发送数据；
所述接收状态机控制EN数据发送控制信号与D/R数据读取标志信号完成数据接收，将数据存储到数据接收缓存区，并发送数据接收完成中断信号；
所述处理器在接收到数据接收完成中断信号后，直接读取由所述接收状态机接收完成并存储在固定地址的32位有效数据。
本发明使用FPGA芯片的Spartan6XC6SLX150T芯片完成对ARINC429总线芯片HS-3282的控制，独热状态机由verilog代码编写完成，Spartan6XC6SLX150T芯片的BRAM实现数据存储，发送和接收独热状态机通过总线访问BRAM中的寄存器，BRAM的控制信号包括BRAM_EN_pin、BRAM_WEN_pin、BRAM_Addr_pin、BRAM_Din_pin和BRAM_Dout_pin。
综上所述，本发明提供的处理器和ARINC429总线的通信方法只需要处理器通过可编程逻辑模块完成对数据接收寄存器和数据发送寄存器的访问即可完成ARINC429总线的控制，大大减少了软件代码量，简化了软件设计流程，提高了总线数据的传输速度，进一步的，本发明提供的处理器和ARINC429总线的通信方法执行速度为ns级，超越了现有技术的执行速度us级。
上述实施例，只是本发明的较佳实施例，并非用来限制本发明实施范围，故凡以本发明权利要求所述内容所做的等效变化，均应包括在本发明权利要求范围之内。

Claims (6)

1.处理器和ARINC429总线的通信方法,其特征在于，包括：
步骤1，所述ARINC429总线包括总线芯片HS-3282，所述ARINC429总线通过所述总线芯片HS-3282和所述处理器通信连接；
步骤2，提供可编程逻辑模块，所述可编程逻辑模块控制所述总线芯片HS-3282；
步骤3，提供独热状态机，所述独热状态机用于所述ARINC429总线的数据接收和发送控制。
2.根据权利要求1所述的处理器和ARINC429总线的通信方法，其特征在于，在步骤3中，所述独热状态机包括发送状态机和接收状态机。
3.根据权利要求2所述的处理器和ARINC429总线的通信方法，其特征在于，所述发送状态机的工作状态包括：写控制字状态、空闲状态、第一次写FIFO状态和第二次写FIFO状态。
4.根据权利要求2所述的处理器和ARINC429总线的通信方法，其特征在于，所述接收状态机的工作状态包括空闲状态、接收第一次状态、过渡状态和接收第二次状态。
5.根据权利要求2所述的处理器和ARINC429总线的通信方法，其特征在于，在步骤3中，所述ARINC429总线数据接收包括如下步骤：
所述处理器发出D/R数据读取标志信号；
所述接收状态机接收到D/R数据读取标志信号；
所述ARINC429总线通过所述总线芯片HS-3282发送数据；
所述接收状态机控制EN数据发送控制信号与D/R数据读取标志信号完成数据接收，将数据存储到数据接收缓存区，并发送数据接收完成中断信号；
所述处理器在接收到数据接收完成中断信号后，直接读取由所述接收状态机接收完成并存储在固定地址的32位有效数据。
6.根据权利要求2所述的处理器和ARINC429总线的通信方法，其特征在于，在步骤3中，所述ARINC429总线数据发送包括如下步骤：
所述处理器将数据写入到可编程逻辑的寄存器中，并发送到缓存区；
所述发送状态机接收到所述处理器发出的TX\R存储器空标志信号；
所述发送状态机控制第一PL数据字写入FIFO标志信号、第二PL数据字写入FIFO标志信号和EN数据发送控制信号，对所述缓存区的数据进行读取；
将读取的数据通过所述总线芯片HS-3282发送至所述ARINC429总线。
CN201510679402.3A 2015-10-19 2015-10-19 处理器和arinc429总线的通信方法 Active CN105389282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510679402.3A CN105389282B (zh) 2015-10-19 2015-10-19 处理器和arinc429总线的通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510679402.3A CN105389282B (zh) 2015-10-19 2015-10-19 处理器和arinc429总线的通信方法

Publications (2)

Publication Number Publication Date
CN105389282A true CN105389282A (zh) 2016-03-09
CN105389282B CN105389282B (zh) 2018-09-21

Family

ID=55421582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510679402.3A Active CN105389282B (zh) 2015-10-19 2015-10-19 处理器和arinc429总线的通信方法

Country Status (1)

Country Link
CN (1) CN105389282B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800976A (zh) * 2017-12-14 2018-03-13 中国航空无线电电子研究所 基于advb的航空数字视频总线切换矩阵
CN112231266A (zh) * 2020-10-15 2021-01-15 天津津航计算技术研究所 一种基于查找表的arinc 429总线控制方法
CN114968892A (zh) * 2022-06-17 2022-08-30 北京润科通用技术有限公司 一种调度硬件电路及调度方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081589A (zh) * 2010-12-02 2011-06-01 西北工业大学 甚高频全向信标接收系统与高速智能统一总线接口方法
CN201869205U (zh) * 2010-11-19 2011-06-15 陕西千山航空电子有限责任公司 Arinc429总线信号编解码电路
CN202547697U (zh) * 2012-05-08 2012-11-21 中南林业科技大学 基于fpga的机载传感器数据采集系统
CN103888375A (zh) * 2012-12-19 2014-06-25 研祥智能科技股份有限公司 基于arinc 429的通信方法、装置及扩展接口
CN103944898A (zh) * 2014-04-17 2014-07-23 哈尔滨工业大学 基于状态机的arinc429编解码逻辑的实现方法
CN203827338U (zh) * 2014-05-12 2014-09-10 河南科技大学 一种具有多发多收功能的arinc429总线接口板卡

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201869205U (zh) * 2010-11-19 2011-06-15 陕西千山航空电子有限责任公司 Arinc429总线信号编解码电路
CN102081589A (zh) * 2010-12-02 2011-06-01 西北工业大学 甚高频全向信标接收系统与高速智能统一总线接口方法
CN202547697U (zh) * 2012-05-08 2012-11-21 中南林业科技大学 基于fpga的机载传感器数据采集系统
CN103888375A (zh) * 2012-12-19 2014-06-25 研祥智能科技股份有限公司 基于arinc 429的通信方法、装置及扩展接口
CN103944898A (zh) * 2014-04-17 2014-07-23 哈尔滨工业大学 基于状态机的arinc429编解码逻辑的实现方法
CN203827338U (zh) * 2014-05-12 2014-09-10 河南科技大学 一种具有多发多收功能的arinc429总线接口板卡

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800976A (zh) * 2017-12-14 2018-03-13 中国航空无线电电子研究所 基于advb的航空数字视频总线切换矩阵
CN112231266A (zh) * 2020-10-15 2021-01-15 天津津航计算技术研究所 一种基于查找表的arinc 429总线控制方法
CN112231266B (zh) * 2020-10-15 2023-03-24 天津津航计算技术研究所 一种基于查找表的arinc 429总线控制方法
CN114968892A (zh) * 2022-06-17 2022-08-30 北京润科通用技术有限公司 一种调度硬件电路及调度方法
CN114968892B (zh) * 2022-06-17 2023-10-20 北京润科通用技术有限公司 一种调度硬件电路及调度方法

Also Published As

Publication number Publication date
CN105389282B (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
CN108228513B (zh) 一种基于fpga架构的智能串口通讯装置
CN106951388A (zh) 一种基于PCIe的DMA数据传输方法及系统
CN105224482A (zh) 一种fpga加速卡高速存储系统
CN110334040B (zh) 一种星载固态存储系统
CN104320317B (zh) 一种以太网物理层芯片状态的传送方法和装置
US20170132166A1 (en) Chip interconnection method, chip and device
CN102420877A (zh) 一种多模式高速智能异步串口通信模块及实现方法
CN105389282A (zh) 处理器和arinc429总线的通信方法
US11797311B2 (en) Asynchronous pipeline merging using long vector arbitration
CN101937413B (zh) 一种i2c总线的通信方法
CN103019987A (zh) 一种基于usb接口的数据传输方法和系统
US11868300B2 (en) Deferred communications over a synchronous interface
CN105356988A (zh) 一种基于PCIe的全双工DMA传输方法
CN105279123A (zh) 双冗余1553b总线的串口转换结构及转换方法
CN105608028A (zh) 基于emif接口和双口ram实现dsp与fpga高速通信方法
CN109582619A (zh) 一种高速串行总线与低速串行总线数据传输和转换方法
CN101655825B (zh) 一种使用fpga实现lpc-usb双向通信的装置及lpc-usb和usb-lpc数据转换方法
CN104243083A (zh) 一种数据映射方法、装置及电子设备
CN101415027A (zh) 基于hdlc协议的通讯模块及数据实时转发存储控制方法
CN102819819B (zh) Gpu中一种快速读取顶点的实现方法
CN105320637A (zh) Flash数据读取电路
CN107870885A (zh) 通信系统、装置及方法
CN103744807B (zh) 基于可编程逻辑器件的存储卡访问控制系统
CN103235770B (zh) 基于超位宽数字接口界面的固态存储器
CN207835492U (zh) 一种双缓存载波解调系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant