CN105388963B - 一种基于dfi接口的门控时钟控制方法 - Google Patents

一种基于dfi接口的门控时钟控制方法 Download PDF

Info

Publication number
CN105388963B
CN105388963B CN201510789215.0A CN201510789215A CN105388963B CN 105388963 B CN105388963 B CN 105388963B CN 201510789215 A CN201510789215 A CN 201510789215A CN 105388963 B CN105388963 B CN 105388963B
Authority
CN
China
Prior art keywords
dfi
ddr
clock
interfaces
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510789215.0A
Other languages
English (en)
Other versions
CN105388963A (zh
Inventor
左丰国
江喜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201510789215.0A priority Critical patent/CN105388963B/zh
Publication of CN105388963A publication Critical patent/CN105388963A/zh
Application granted granted Critical
Publication of CN105388963B publication Critical patent/CN105388963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Power Sources (AREA)

Abstract

本发明公开一种基于DFI接口的门控时钟控制方法，包括：对DDR PHY内部所有时序路径作分类隔离，分为时钟能够间断和不能够间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR PHY的DFI信息；对DFI信息进行解析，对于能够间断的时序路径，采用门控时钟控制策略；通过分析DFI接口所传送的具体命令，预判其关联数据通过的相应时序路径所需持续的时钟周期数，并按定制要求供给相应逻辑电路定制的时钟周期数，实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。本发明将DDR控制器处于非休眠模式状态下时钟可间断和不可间断两大类时序路径的时钟分开供给，实现DDR控制器功耗及集成电路系统整体动态功耗管控。

Description

一种基于DFI接口的门控时钟控制方法
【技术领域】
本发明涉及动态随机存储器技术领域，特别涉及一种基于DFI接口的门控时钟控制方法。
【背景技术】
请参阅图1和图3所示，DDR控制器的DDR控制逻辑和DDR PHY之间通过标准的DFI接口连接；当DDR控制器处于非休眠模式(或任务模式)状态，由于DDR控制器的功能特点，DDRPHY的时钟不能够间断，动态功耗无法管控。
【发明内容】
本发明的目的在于提供一种基于DFI接口的门控时钟控制方法，以解决上述技术问题。
为了实现上述目的，本发明采用如下技术方案：
一种基于DFI接口的门控时钟控制方法，包括：对DDR PHY内部所有时序路径作分类隔离，分为时钟能够间断和不能够间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR PHY的DFI信息；对DFI信息进行解析，对于能够间断的时序路径，采用门控时钟控制策略。
进一步的，通过分析DFI接口所传送的具体命令，预判其关联数据通过的相应时序路径所需持续的时钟周期数，并按定制要求供给相应时序路径定制的时钟周期数，实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。
进一步的，时钟能够间断的时序路径包括数据、地址、命令路径。
进一步的，当DDR控制器处于非休眠模式下，在DFI接口传送命令及数据的间隙，通过暂停供给DDR PHY部分时序路径时钟的方法实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。
进一步的，所述定制要求为持续时钟周期数的最小要求。
进一步的，所述一种基于DFI接口的门控时钟控制方法由门控逻辑模块完成，该门控逻辑模块设置于DDR PHY内部或者外部。
相对于现有技术，本发明具有以下有益效果：本发明将DDR控制器处于非休眠模式(或任务模式)状态下时钟可间断和不可间断两大类时序路径的时钟分开供给；将动态功耗管控的方法与DDR控制器的逻辑功能特点完全结合，实现DDR控制器功耗及集成电路系统整体动态功耗管控。
【附图说明】
图1为现有DDR控制器的DDR控制逻辑和DDR PHY之间的连接示意图；
图2为本发明一种具体实施例的示意图；
图3为现有DDR PHY的典型的非休眠模式下的时钟供给示意图；
图4为本发明DDR PHY的非休眠模式下的时钟间断供给示意图。
注：图中MC指代DDR控制逻辑，PHY指代DDR PHY。
【具体实施方式】
请参阅图2和图4所示，本发明一种基于DFI接口的门控时钟控制方法，通过分析DDR控制器的控制逻辑输出给DDR PHY的DFI接口命令，预判其关联数据通过的相应时序路径所需持续时钟周期数，并按定制要求(如持续时钟周期数的最小要求)供给相应时序路径时钟周期数，实现对DDR控制器动态功耗及集成电路系统整体动态功耗的管控。
DFI接口作为连接DDR控制器的DDR控制逻辑和DDR PHY的接口标准，其接口协议涵盖的主要为存储器对应的操作命令，其特点在于数目有限且操作时间时钟周期数有明确的定义。因此本发明通过门控逻辑按定制要求(如最小要求)供给相应时序路径时钟周期数成为可能。门控逻辑可以设置于DDR PHY内部或者外部。
本发明一种基于DFI接口的门控时钟控制方法，包括以下步骤：对DDR PHY内部所有时序路径作分类隔离，分为时钟可间断和不可间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR PHY的DFI信息；对上述DFI信息进行解析，对于可以间断的时序路径(如数据、地址、命令路径)，采用门控时钟控制策略，通过分析DFI接口所传送的具体命令(如读，写命令等)，预判其关联数据通过的相应时序路径所需持续的时钟周期数，并按定制要求(如最小要求)供给相应时序路径定制的时钟周期数，实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。也就是说，当DDR控制器处于非休眠模式下，在DFI接口传送命令及数据的间隙，通过暂停供给DDR PHY部分时序路径时钟的方法实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。

Claims (5)

1.一种基于DFI接口的门控时钟控制方法，其特征在于，包括：对DDR PHY内部所有时序路径作分类隔离，分为时钟能够间断和不能够间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR PHY的DFI命令；对DFI命令进行解析，对于时钟能够间断的时序路径，采用门控时钟控制策略；
通过分析DFI接口所传送的具体命令，预判其关联数据通过的相应时序路径所需持续的时钟周期数，并按定制要求供给相应时序路径定制的时钟周期数，实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。
2.根据权利要求1所述的一种基于DFI接口的门控时钟控制方法，其特征在于，时钟能够间断的时序路径包括数据、地址、命令路径。
3.根据权利要求1所述的一种基于DFI接口的门控时钟控制方法，其特征在于，当DDR控制器处于非休眠模式下，在DFI接口传送命令及数据的间隙，通过暂停供给DDR PHY部分时序路径时钟的方法实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。
4.根据权利要求1所述的一种基于DFI接口的门控时钟控制方法，其特征在于，所述定制要求为持续时钟周期数的最小要求。
5.根据权利要求1所述的一种基于DFI接口的门控时钟控制方法，其特征在于，所述一种基于DFI接口的门控时钟控制方法由门控逻辑完成，门控逻辑设置于DDR PHY内部或者外部。
CN201510789215.0A 2015-11-17 2015-11-17 一种基于dfi接口的门控时钟控制方法 Active CN105388963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510789215.0A CN105388963B (zh) 2015-11-17 2015-11-17 一种基于dfi接口的门控时钟控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510789215.0A CN105388963B (zh) 2015-11-17 2015-11-17 一种基于dfi接口的门控时钟控制方法

Publications (2)

Publication Number Publication Date
CN105388963A CN105388963A (zh) 2016-03-09
CN105388963B true CN105388963B (zh) 2018-07-27

Family

ID=55421331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510789215.0A Active CN105388963B (zh) 2015-11-17 2015-11-17 一种基于dfi接口的门控时钟控制方法

Country Status (1)

Country Link
CN (1) CN105388963B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545030A (en) * 1982-09-28 1985-10-01 The John Hopkins University Synchronous clock stopper for microprocessor
CN1752894A (zh) * 2005-08-18 2006-03-29 复旦大学 信息安全SoC中基于门控时钟的动态功耗管理方法
CN102439535A (zh) * 2011-10-25 2012-05-02 深圳市海思半导体有限公司 降低动态功耗的方法和电子设备
CN103116384A (zh) * 2013-02-01 2013-05-22 山东华芯半导体有限公司 一种SoC系统时钟控制的方法和SoC
CN104331145A (zh) * 2014-10-23 2015-02-04 东南大学成贤学院 一种降低ddr3内存写操作功耗的实现方法
CN204537702U (zh) * 2015-01-21 2015-08-05 深圳市汇顶科技股份有限公司 低功耗存储器接口电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545030A (en) * 1982-09-28 1985-10-01 The John Hopkins University Synchronous clock stopper for microprocessor
CN1752894A (zh) * 2005-08-18 2006-03-29 复旦大学 信息安全SoC中基于门控时钟的动态功耗管理方法
CN102439535A (zh) * 2011-10-25 2012-05-02 深圳市海思半导体有限公司 降低动态功耗的方法和电子设备
CN103116384A (zh) * 2013-02-01 2013-05-22 山东华芯半导体有限公司 一种SoC系统时钟控制的方法和SoC
CN104331145A (zh) * 2014-10-23 2015-02-04 东南大学成贤学院 一种降低ddr3内存写操作功耗的实现方法
CN204537702U (zh) * 2015-01-21 2015-08-05 深圳市汇顶科技股份有限公司 低功耗存储器接口电路

Also Published As

Publication number Publication date
CN105388963A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
CN109313617A (zh) 负载减少的非易失性存储器接口
CN105247791B (zh) I/o驱动器发射摆幅控制
US11900981B2 (en) Protocol for refresh between a memory controller and a memory device
WO2004061858A8 (en) A refresh port for a dynamic memory
ATE552557T1 (de) Zweikanalspeicherarchitektur mit verringerten schnittstellen-pin-anforderungen unter verwendung eines doppeldatenratenschemas für die adressen- /steuersignale
CN101118525A (zh) 具有字节序转换电路的数据传输控制装置
CN105242768B (zh) 可分时钟控制的低功耗高速ahb总线访问多块sram的桥装置
CN104935786B (zh) 一种基于软处理器的图像信号源及其处理图像信号的方法
CN101281415A (zh) 电源管理技术中的动态电压频率调整方法
CN204537117U (zh) 一种基于微处理器的fpga远程在线升级系统
US11657006B2 (en) Low latency memory access
CN107277390B (zh) 一种基于Zynq多路视频拼接系统
CN104102600B (zh) 存储器控制器
WO2007127678A3 (en) High-performance flash memory data transfer
CN104599227A (zh) 用于高速ccd数据存储的ddr3仲裁控制器及方法
CN102592683A (zh) 一种芯片测试模式的进入方法及相关装置
CN107077302A (zh) 可调整低摆动存储器接口
CN104991876A (zh) 一种串行总线控制方法及装置
US20160181823A1 (en) Cross body charging for wearable devices
CN105388963B (zh) 一种基于dfi接口的门控时钟控制方法
CN105304120B (zh) 一种基于dfi接口的ddr控制器低功耗控制电路
CN106935209A (zh) 电子纸显示装置及其驱动方法
CN107168457A (zh) 一种低功耗gpu的soc方法
CN102176589A (zh) Usb-8串口rs422集线器
CN205334485U (zh) 一体化数据摆渡装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd.

Address before: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4

Applicant before: Xi'an Sinochip Semiconductors Co., Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant