CN105304120B - 一种基于dfi接口的ddr控制器低功耗控制电路 - Google Patents
一种基于dfi接口的ddr控制器低功耗控制电路 Download PDFInfo
- Publication number
- CN105304120B CN105304120B CN201510790207.8A CN201510790207A CN105304120B CN 105304120 B CN105304120 B CN 105304120B CN 201510790207 A CN201510790207 A CN 201510790207A CN 105304120 B CN105304120 B CN 105304120B
- Authority
- CN
- China
- Prior art keywords
- ddr
- dfi
- clock
- control
- phy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Power Sources (AREA)
- Communication Control (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开一种基于DFI接口的DDR控制器低功耗控制电路，包括DFI解析模块、可编程门控时钟控制模块以及门控时钟产生模块；DFI解析模块的输入端连接DDR控制器中的DDR控制逻辑的DFI输出端，输出端连接可编程门控时钟控制模块的输入端，可编程门控时钟控制模块的输出端连接门控时钟产生模块的输入端，门控时钟产生模块的输出端连接DDR PHY。本发明通过解析DDR控制器中DDR控制逻辑发送给DDR PHY的DFI信号，能根据可编程门控时钟控制策略，定制的产生若干路门控时钟控制信号，从而实现多路门控时钟输出；分类控制以及供给DDR PHY中不同的逻辑电路部分的时钟，从而最大可能的减少整体电路的逻辑状态翻转率以实现动态功耗管控。
Description
【技术领域】
本发明涉及动态随机存储器技术领域，特别涉及一种基于DFI接口的DDR控制器低功耗控制电路。
【背景技术】
请参阅图1所示，DDR控制器的DDR控制逻辑和DDR PHY之间通过标准的DFI接口连接；当DDR控制器处于非休眠模式(或任务模式)状态，由于DDR控制器的功能特点，DDR PHY的时钟不能够间断，动态功耗无法管控。
【发明内容】
本发明的目的在于提供一种基于DFI接口的DDR控制器低功耗控制电路，以解决上述技术问题。
为了实现上述目的，本发明采用如下技术方案：
一种基于DFI接口的DDR控制器低功耗控制电路，包括
DFI解析模块、可编程门控时钟控制模块以及门控时钟产生模块；DFI解析模块的输入端连接DDR控制器中的DDR控制逻辑的DFI输出端，输出端连接可编程门控时钟控制模块的输入端，可编程门控时钟控制模块的输出端连接门控时钟产生模块的输入端，门控时钟产生模块的输出端连接DDR PHY。
DFI解析模块，用于获取DDR控制器中控制逻辑输出给DDR PHY的DFI信号，并对获取的DFI信号进行解析，将解析到的命令信息输出给可编程门控时钟控制模块；
可编程门控时钟控制模块，根据输入的命令信息结合编程设定的时钟周期要求来产生时钟控制信号，供给门控时钟产生模块；
门控时钟产生模块，根据时钟控制信号，以系统时钟为源时钟产生门控时钟信号供给DDR PHY；控制DDR PHY中部分逻辑的翻转率，实现动态功耗管控。
进一步的，所述功耗控制电路还连接系统原本供给DDR PHY的输入时钟信号PHY_clk和系统的配置信号Cfg_bit。
进一步的，所述功耗控制电路插设于DDR控制器中DDR控制逻辑和DDR PHY之间。
相对于现有技术，本发明具有以下有益效果：
本发明提出一种基于DFI接口的DDR控制器低功耗控制电路，通过在DDR控制器中DDR控制逻辑和DDR PHY之间的DFI接口上插入功耗控制电路来实现DDR控制器及集成电路系统的整体动态功耗管控；本发明在实现DDR控制器及集成电路系统的整体动态功耗管控的同时，无需改变DDR控制逻辑和PHY之间的原有接口设计。本发明通过解析DDR控制器中DDR控制逻辑发送给DDR PHY的DFI信号，能根据可编程门控时钟控制策略，定制的产生若干路门控时钟控制信号，从而实现多路门控时钟输出；分类控制以及供给DDR PHY中不同的逻辑电路部分的时钟，从而最大可能的减少整体电路的逻辑状态翻转率以实现动态功耗管控。
【附图说明】
图1为现有DDR控制器中DDR控制逻辑和DDR PHY之间的连接示意图；
图2为本发明基于DFI接口的DDR控制器低功耗控制电路的一个具体实施例的示意图；
注：图中MC指代DDR控制逻辑，PHY指代DDR PHY。
【具体实施方式】
请参阅图2所示，为本发明一个优选的具体实施例。功耗控制电路插入于DDR控制器中DDR控制逻辑和DDR PHY之间；功耗控制电路的输入端连接DDR控制逻辑的DFI接口以获取DFI信号。功耗控制电路不改变原有DDR控制逻辑和DDR PHY之间的连接信号。功耗控制电路的输入端还连接系统原本供给DDR PHY的输入时钟信号PHY_clk和系统的配置信号Cfg_bit；功耗控制电路的输出端连接DDR PHY。
功耗控制电路典型的结构包括DFI解析模块、可编程门控时钟控制模块以及门控时钟产生模块。DFI解析模块的输入端连接DDR控制逻辑的DFI输出端，输出端连接可编程门控时钟控制模块的输入端，可编程门控时钟控制模块的输出端连接门控时钟产生模块的输入端，门控时钟产生模块的输出端连接DDR PHY。系统配置静态信号送到可编程门控时钟控制模块，配合解析出来的DFI命令实现门控策略。系统时钟(PHY clk)为门控时钟源的同时也为功耗控制电路的工作时钟。
DFI解析模块，用于获取DDR控制逻辑输出给DDR PHY的DFI信号，并对获取的DFI信号进行解析，将解析到的命令信息输出给可编程门控时钟控制模块。
可编程门控时钟控制模块，用于加载控制程序(或固件程序)，结合输入的命令信息来产生时钟控制信号，供给门控时钟产生模块。
门控时钟产生模块，根据时钟控制信号，以系统时钟(PHY clk)为源时钟产生门控时钟信号供给DDR PHY；控制DDR PHY中部分逻辑的翻转率，以实现动态功耗管控。
Claims (2)
1.一种基于DFI接口的DDR控制器低功耗控制电路，其特征在于，包括DFI解析模块、可编程门控时钟控制模块以及门控时钟产生模块；DFI解析模块的输入端连接DDR控制器中的DDR控制逻辑的DFI输出端，输出端连接可编程门控时钟控制模块的输入端，可编程门控时钟控制模块的输出端连接门控时钟产生模块的输入端，门控时钟产生模块的输出端连接DDR PHY；
DFI解析模块，用于获取DDR控制器中控制逻辑输出给DDR PHY的DFI信号，并对获取的DFI信号进行解析，将解析到的命令信息输出给可编程门控时钟控制模块；
可编程门控时钟控制模块，根据输入的命令信息结合编程设定的时钟周期要求来产生时钟控制信号，供给门控时钟产生模块；
门控时钟产生模块，根据时钟控制信号，以系统时钟为源时钟产生门控时钟信号供给DDR PHY；控制DDR PHY中部分逻辑的翻转率，实现动态功耗管控；
所述功耗控制电路还连接系统原本供给DDR PHY的输入时钟信号PHY_clk和系统的配置信号Cfg_bit。
2.根据权利要求1所述的一种基于DFI接口的DDR控制器低功耗控制电路，其特征在于，所述功耗控制电路插设于DDR控制器中DDR控制逻辑和DDR PHY之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510790207.8A CN105304120B (zh) | 2015-11-17 | 2015-11-17 | 一种基于dfi接口的ddr控制器低功耗控制电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510790207.8A CN105304120B (zh) | 2015-11-17 | 2015-11-17 | 一种基于dfi接口的ddr控制器低功耗控制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105304120A CN105304120A (zh) | 2016-02-03 |
| CN105304120B true CN105304120B (zh) | 2018-10-16 |
Family
ID=55201280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510790207.8A Active CN105304120B (zh) | 2015-11-17 | 2015-11-17 | 一种基于dfi接口的ddr控制器低功耗控制电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105304120B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106649155A (zh) * | 2016-11-14 | 2017-05-10 | 山东高云半导体科技有限公司 | 一种低功耗、高数据吞吐量的sdr sdram控制器及其工作方法 |
| CN115273927B (zh) * | 2022-09-29 | 2023-01-24 | 合肥奎芯集成电路设计有限公司 | 用于主设备的控制器的时钟控制方法及主设备的控制器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202494949U (zh) * | 2012-03-23 | 2012-10-17 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于总线从单元接口的时钟管理模块 |
| CN103116384A (zh) * | 2013-02-01 | 2013-05-22 | 山东华芯半导体有限公司 | 一种SoC系统时钟控制的方法和SoC |
| CN204537702U (zh) * | 2015-01-21 | 2015-08-05 | 深圳市汇顶科技股份有限公司 | 低功耗存储器接口电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130166931A1 (en) * | 2011-12-23 | 2013-06-27 | Lsi Corporation | Reducing power consumption of memory |
-
2015
- 2015-11-17 CN CN201510790207.8A patent/CN105304120B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202494949U (zh) * | 2012-03-23 | 2012-10-17 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于总线从单元接口的时钟管理模块 |
| CN103116384A (zh) * | 2013-02-01 | 2013-05-22 | 山东华芯半导体有限公司 | 一种SoC系统时钟控制的方法和SoC |
| CN204537702U (zh) * | 2015-01-21 | 2015-08-05 | 深圳市汇顶科技股份有限公司 | 低功耗存储器接口电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105304120A (zh) | 2016-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104345869B (zh) | 安全数字输入输出装置、系统及其控制方法 | |
| CN107272875A (zh) | 存储器装置的超深断电模式 | |
| CN203858627U (zh) | 一种便携式rfid设备 | |
| DE602008004547D1 (de) | 12c-bus-schnittstelle mit parallelbetriebsmodus | |
| CN108089689A (zh) | 一种小型SoC超低功耗控制电路与方法 | |
| CN105304120B (zh) | 一种基于dfi接口的ddr控制器低功耗控制电路 | |
| US20190326760A1 (en) | Charging control system | |
| CN103019127A (zh) | 上电控制电路 | |
| CN204659637U (zh) | 基于tja1041at接口芯片的整车can唤醒电路 | |
| CN205540550U (zh) | 基于数字电源的atx电源转换结构 | |
| CN105051712A (zh) | 两线串行接口及协议 | |
| CN102436413B (zh) | 板卡电源调试系统及调试方法 | |
| US20210365101A1 (en) | Control system for controlling intelligent system to reduce power consumption based on bluetooth device | |
| CN106844270A (zh) | 一种自动识别和配置i2c接口电路逻辑电平的电路和方法 | |
| CN205486087U (zh) | 一种基于pci9052的pci总线接口卡 | |
| CN116088667B (zh) | 一种系统级soc芯片控制电路、方法及电子设备 | |
| CN104133545B (zh) | 系统芯片的电源管理模块的状态机及其创建方法 | |
| CN101131666B (zh) | 接触式智能卡仿真卡 | |
| CN102902336B (zh) | 主板的电源连接模块、主板及其电子设备 | |
| CN105376420B (zh) | 节省sim卡睡眠状态功耗的系统及方法 | |
| CN113595053A (zh) | 一种无时钟待机的低功耗感测芯片 | |
| CN105388963B (zh) | 一种基于dfi接口的门控时钟控制方法 | |
| CN108055139B (zh) | 一种降低闲置状态下通讯设备端口功耗方法 | |
| CN206479816U (zh) | 一种激光打点控制器电路 | |
| CN105677254A (zh) | 一种数据处理方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant before: Xi'an Sinochip Semiconductors Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |