CN105372945A - 具有增强的覆盖质量的光刻工艺和系统 - Google Patents

具有增强的覆盖质量的光刻工艺和系统 Download PDF

Info

Publication number
CN105372945A
CN105372945A CN201510196867.3A CN201510196867A CN105372945A CN 105372945 A CN105372945 A CN 105372945A CN 201510196867 A CN201510196867 A CN 201510196867A CN 105372945 A CN105372945 A CN 105372945A
Authority
CN
China
Prior art keywords
etching system
cover data
patterning
substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510196867.3A
Other languages
English (en)
Other versions
CN105372945B (zh
Inventor
洪继正
林纬良
严永松
陈俊光
刘如淦
高蔡胜
傅中其
董明森
梁辅杰
陈立锐
陈孟伟
陈桂顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105372945A publication Critical patent/CN105372945A/zh
Application granted granted Critical
Publication of CN105372945B publication Critical patent/CN105372945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Abstract

本发明提供了方法。该方法包括：在图案化的衬底上形成光刻胶层；从图案化的衬底收集第一覆盖数据；基于来自集成电路(IC)图案的第二覆盖数据至来自图案化的衬底的第一覆盖数据的映射来确定覆盖补偿；根据覆盖补偿对光刻系统实施补偿工艺；以及之后通过光刻系统对光刻胶层实施光刻曝光工艺，从而将IC图案成像至光刻胶层。本发明涉及具有增强的覆盖质量的光刻工艺和系统。

Description

具有增强的覆盖质量的光刻工艺和系统
技术领域
本发明涉及具有增强的覆盖质量的光刻工艺和系统。
背景技术
半导体集成电路(IC)产业经历了指数式发展。IC材料和设计中的技术进步已经产生了数代的IC，其中每代IC都具有比上一代IC更小和更复杂的电路。在IC发展过程中，功能密度(即，每一芯片面积上互连器件的数量)通常已经增加而几何尺寸(即，使用制造工艺可以制造的最小部件(或线))却已减小。通常这种按比例缩小工艺通过提高生产效率和降低相关成本而带来益处。
这种按比例缩小工艺也增加了加工和制造IC的复杂度，并且，为了实现这些进步，需要在IC加工和制造中的类似发展。例如，降低光刻图案化中引起的覆盖误差以及提高光刻技术更具有挑战性。因此，需要用于解决上述问题的用于集成电路结构的结构及其制造方法。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种方法，包括：在图案化的衬底上形成光刻胶层；从所述图案化的衬底收集第一覆盖数据；基于来自集成电路(IC)图案的第二覆盖数据至来自所述图案化的衬底的所述第一覆盖数据的映射来确定覆盖补偿；根据所述覆盖补偿对光刻系统实施补偿工艺；以及通过所述光刻系统对所述光刻胶层实施光刻曝光工艺，从而将所述IC图案成像至所述光刻胶层。
在上述方法中，从所述图案化的衬底收集所述第一覆盖数据包括从至少一个覆盖计量工具来收集所述第一覆盖数据。
在上述方法中，从所述图案化的衬底收集所述第一覆盖数据包括当所述图案化的衬底固定在所述光刻系统的对准晶圆台上时，从所述图案化的衬底收集所述第一覆盖数据。
在上述方法中，集成在所述光刻系统中的所述对准晶圆台的数量选择为使得所述第一覆盖数据的收集和所述光刻曝光工艺的实施在处理时间方面基本匹配而不会影响通过所述光刻系统执行的所述光刻曝光工艺的生产量。
在上述方法中，其中，所述图案化的衬底包括半导体晶圆；以及从所述图案化的衬底收集所述第一覆盖数据包括收集具有所述半导体晶圆上的对准掩模的全映射的所述第一覆盖数据。
在上述方法中，从所述图案化的衬底收集所述第一覆盖数据还包括从所述半导体晶圆的域内对准标记和域间对准标记收集所述第一覆盖数据。
在上述方法中，对所述光刻系统实施所述补偿工艺包括调节所述光刻系统的投射模块的光学参数。
在上述方法中，对所述光刻系统实施所述补偿工艺包括调节所述光刻系统，从而使得覆盖误差最小化。
在上述方法中，确定所述覆盖补偿包括基于所述第二覆盖数据和所述第一覆盖数据之间的位移差异，使用对准模型计算所述覆盖补偿。
在上述方法中，所述对准模型将所述光刻系统的系统参数与所述覆盖误差相关联。
在上述方法中，所述对准模型包括域内高阶工艺校正。
在上述方法中，还包括：在对所述光刻胶层实施所述光刻曝光工艺之后，显影所述光刻胶层；以及在显影的所述光刻胶层和所述图案化的衬底之间实施用于覆盖误差的覆盖测量。
在上述方法中，还包括向对准模型反馈所述覆盖误差以进一步调整所述对准模型。
在上述方法中，还包括：向所述对准模型反馈所述覆盖误差以确定新覆盖补偿；以及调节所述光刻系统的光学参数。
在上述方法中，实施所述光刻曝光工艺包括通过所述光刻系统实施所述光刻曝光工艺，所述光刻系统具有选自由紫外光(UV)、深紫外光(DUV)和远紫外光(EUV)组成的组中的辐射源。
根据本发明的另一方面，还提供了一种方法，包括：在衬底上形成图案化的材料层；在所述衬底上的所述图案化的材料层上涂覆光刻胶层；从所述图案化的材料层收集第一覆盖数据；使用对准模型，基于来自集成电路(IC)图案的第二覆盖数据和来自所述图案化的材料层的所述第一覆盖数据之间的位移差异来确定覆盖补偿；根据所述覆盖补偿对光刻系统的光学子模块实施补偿工艺；以及之后通过所述光刻系统对所述光刻胶层实施光刻曝光工艺，从而在所述光刻胶层中形成潜在图案，其中，所述潜在图案包括IC图案。
在上述方法中，从所述图案化的材料层收集所述第一覆盖数据包括从覆盖计量工具收集所述第一覆盖数据的至少子集。
在上述方法中，所述对准模型包括域内高阶工艺校正；从所述图案化的材料层收集所述第一覆盖数据包括所述衬底中的所有对准标记的全映射的收集；以及根据所述覆盖补偿对所述光刻系统的光学子模块实施所述补偿工艺包括调节所述光刻系统的投射模块的光学参数。
根据本发明的又一方面，还提供了一种光刻系统，包括：辐射源，设计为产生用于光刻曝光工艺的辐射束；光学模块，用于在所述光刻曝光工艺期间将集成电路(IC)图案成像至半导体晶圆；晶圆台，配置为固定用于所述光刻曝光工艺的所述半导体晶圆；以及覆盖控制模块，设计为产生覆盖补偿和前馈所述覆盖补偿以调节所述光学模块的光学参数。
在上述光刻系统中，所述覆盖控制模块包括：数据收集器，用于从所述半导体晶圆收集第一覆盖数据；覆盖映射子模块，用于基于所述第一覆盖数据和来自所述IC图案的第二覆盖数据之间的位移差异来确定覆盖误差；以及对准模块，用于基于所述位移差异产生所述覆盖补偿。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例的集成电路制造方法的流程图。
图2和图6是根据一些实施例构建的衬底的截面图。
图3是根据一些实施例构建的图2的衬底的顶视图。
图4是根据一些实施例的光刻系统的示意图。
图5是根据一些实施例的覆盖映射的图解视图。
图7是根据一些实施例的集成电路制造方法的流程图。
图8是根据一些实施例的集成电路制造方法的流程图。
图9是根据一些实施例的构建的覆盖控制模块的框图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。例如，如果图中的器件翻转，则描述为位于其他元件或部件“下方”或“之下”的元件将定向为位于其他元件或部件“之上”。因此，示例性术语“在…下方”可以包括之上和下方的方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
图1是根据一些实施例构建的用于制造集成电路(IC)结构的方法10的流程图。图2示出了根据一些实施例构建的示例性IC结构50的截面图。参考图1-2和其他图来描述方法10。方法10可以开始于操作12，在衬底52上涂布光刻胶层。在一些实施例中，衬底52是半导体衬底，诸如硅衬底或具有其他半导体材料(例如，硅锗)的衬底。可选地，衬底52是光掩模(掩模或中间掩模)，或其他合适的衬底，诸如薄膜晶体管液晶显示器(TFT-LCD)衬底。
在本实施例中，衬底52包括具有图案化层54的半导体晶圆(诸如硅晶圆)。图案化层54包括形成在第一材料层中的第一图案。第一图案包括具有各种主要部件的主要图案56。根据集成电路来限定主要图案56。第一图案还包括设计为用于对准监测和覆盖检查的多个对准标记58。在各个实施例中，图案化层54的第一材料层可以包括半导体材料层(诸如硅层或硅锗层)、介电材料(诸如层间电介质-ILD)或导电材料(诸如金属层或掺杂的多晶硅层)。通过合适的技术(诸如光刻图案化)图案化第一材料层以形成第一图案。在各个实施例中，主要图案56包括掺杂图案(诸如在半导体材料层中形成的各种源极和漏极部件)、栅电极图案(具有多晶硅或金属的多个栅电极)或具有多个导电部件(诸如接触件、通孔或金属线)的互连图案。
衬底52可以包括将在随后的操作中被图案化以形成第二图案的第二材料层60，第二图案的形成方式为使得第二图案与第一图案对准。从而，有效地减小了第一和第二图案之间的相应的覆盖误差，诸如覆盖误差在产品规格中限定的可容忍的范围内。
在一些实施例中，第二材料层60设置在图案化层54上并且包括半导体材料层(诸如硅层或硅锗层)、介电材料(诸如氧化硅、氮化硅或低k介电材料层)或导电材料(诸如掺杂的多晶硅层、铜层或铝层)。在一个实施例中，图案化层54的第一图案包括源极和漏极部件，并且将在第二材料层60中形成的第二图案包括设计为接合在源极和漏极部件上的接触件。在另一实施例中，第一图案包括多条金属线，并且第二图案包括设计为接合在金属线上的通孔部件。在可选实施例中，第二图案也将形成在图案化层54中，诸如以双重图案化的方式。在那些情况下，第二材料层60可能会被消除。在用于示出双重图案化工艺的一个实例中，在硬掩模层中形成第一图案，并且随后在相同的硬掩模层中形成第二图案。然后将包括第一和第二图案的组合图案从硬掩模转印到下面的材料层，其中，下面的材料层具有减小的图案间距。
参考图3以顶视图进一步描述衬底52。在以下描述中，衬底52是晶圆。晶圆经受多个IC制造操作，从而在晶圆上形成多个芯片(管芯)。每个芯片包括功能集成电路。衬底52进一步包括限定在芯片之间的划线。通过在后续制造阶段切割穿划线来分离各芯片。
另一方面，将晶圆50分为多个域(fields)66。在用于在光刻胶层62上形成第二图案的光刻图案化工艺期间，第二图案限定在光掩模(也称为掩模或中间掩模)上并且被反复转印到晶圆50的每个域。具体地，光刻图案化工艺包括处于适当模式的曝光工艺，诸如步进和扫描。掩模相对地步进至晶圆的域并且相应的掩模图案转印到该域，然后掩模步进到下一个域并且掩模图案被转印到该域，并且以此方式进行，直到耗尽晶圆的域。在一些实施例中，每个域66包括一个芯片或者多个芯片。在一些实施例中，在每个域上形成对准标记。例如，在芯片区和划线上形成对准掩模。对准标记的数量和对准标记的位置设计为从域至域和/或从芯片至芯片具有足够的晶圆覆盖度。在进一步的实例中，在芯片上限定和形成第一数量的对准标记，并且在划线和/或域之间的区域上限定和形成第二数量的对准标记。图案化层54类似地形成并且包括一组对准标记，该组对准标记与将在光刻胶层62上形成的第二图案中的对准标记配对。
在操作12中，通过诸如旋涂的适当的技术在衬底52上涂覆光刻胶层62。光刻胶层62在光刻曝光工艺期间对辐射束敏感而对随后的工艺(诸如蚀刻或离子注入)具有抵抗性。在一些实施例中，光刻胶层62包括作为抵抗性基质(matrix)的聚合物材料；辐射敏感组分(诸如光酸产生剂或PAG)；和溶剂。光刻胶层62可以是正性光刻胶或负性光刻胶。操作12还可以包括其他处理步骤，诸如热烘烤步骤以减少旋涂之后的光刻胶层的溶剂。
方法10包括操作14，收集图案化层54的覆盖数据。在一些实施例中，覆盖数据包括对准标记的位置或图案化层54中的对准标记的映射。对准数据不同于覆盖数据。对准数据是设计为用于对准验证的目的而数据量不足以用于覆盖的目的。从对准标记收集的覆盖数据具有相当多的量并且与更多量的对准标记相关。在本实施例中，覆盖数据包括位于相应晶圆上的所有对准标记的映射位置。这称为对准标记的全映射。全映射实现为提供从一个位置到另一个位置(fromlocationtolocation)的充足的覆盖数据，特别是当伴随着技术节点进步，部件尺寸降低且晶圆尺寸增大时。然而，操作104花费更多的覆盖测量时间。
在一些实施例中，以一种或多种独立覆盖计量工具(离线模式)来实现图案化层54的覆盖数据的收集。基于操作14的生产量以及用于光刻胶层62的曝光工艺的生产量来确定用于这一操作的覆盖计量工具的数量，以消除相应的光刻系统的等待时间。在一些实施例中，通过光刻系统的曝光工艺和通过覆盖计量工具的覆盖测量之间的这种关联是动态的，这取决于用于单个产品的曝光工艺的单独的配方。
在一些实施例中，以联机模式实现图案化层54的覆盖数据的收集，特别是在用于对光刻胶层62实施曝光工艺的光刻系统70内。根据一些实施例，在图4中示出了该光刻系统70的示意图。
光刻系统70包括辐射源(或源)72以提供辐射能量。辐射源72可以是任何合适的光源。在各个实施例中，辐射源可以包括选自由紫外光(UV)源、深UV(DUV)源和EUV源组成的组中的光源。例如，源72可以是具有436nm(G线)或365nm(I线)的波长的汞灯；具有248nm的波长的氟化氪(KrF)准分子激光；具有193nm的波长的氟化氩(ArF)准分子激光；具有157nm的波长的氟化物(F2)准分子激光；或具有期望的波长(例如，约100纳米以下)的其他光源。在另一实例中，光源具有约13.5纳米以下的波长。
光刻系统70还包括接收来自辐射源72的辐射能量、通过掩模76调节辐射能量和将辐射能量导向涂覆在衬底52上的光刻胶层62的光学子系统。在一些实施例中，光学子系统设计为具有折射机制。在这种情况下，该光学子系统包括各种折射组件，诸如透镜。
在一些特定的实施例中，光刻系统70包括照明模块(例如，聚光器)74。照明模块74可以包括单透镜或具有多个透镜和/或其他透镜组件的透镜模块。例如，照明模块74可以包括设计为有助于将辐射能量从辐射源72导向至掩模76上的微透镜阵列、荫罩板、和/或其他结构，掩模76限定将被转印至光刻胶层62的第二图案。
掩模76被加载并固定在光刻系统70的掩模台78上。掩模台78设计和配置为可操作以用于平移和旋转运动。
光刻系统70包括投射模块(projectionmodule)80。投射模块80可具有配置为向晶圆上的光刻胶层提供适当的照明的单透镜元件或多个透镜元件。每个透镜元件可以包括透明衬底并且可以进一步包括多个涂层。照明模块74和投射模块80共同称为光学子系统。该光学子系统可以进一步包括诸如入射光瞳和出射光瞳的额外的组件，以在固定在衬底台82上的衬底52上形成掩模76的图像，衬底台82能够固定衬底52并且能够以平移和旋转模式移动衬底52。
在其他实施例中，其中辐射能量是EUV能量，掩模76和光学子系统设计为具有反射机制。在这种情况下，该光学子系统包括设计和配置为实现相应的功能的各种反射组件，诸如反射镜。掩模76具有反射结构。在用于说明的一个实例中，掩模76包括具有低热膨胀材料(诸如掺杂TiO2的SiO2)的衬底；沉积在衬底上的多个反射多层(ML)，其中，ML包括多个膜对(诸如钼-硅膜对)；和沉积在ML上方的吸收层(诸如氮化硼钽层)。根据IC设计布局图案化吸收层。
特别地，光刻系统70包括内置覆盖模块84，该覆盖模块84与晶圆台82连接以用于晶圆交换并且设计为具有对准和覆盖监测的功能。一个或多个覆盖模块84包括一个或多个覆盖晶圆台86以接收晶圆，从而从晶圆收集覆盖数据。每个覆盖晶圆台86还包括结构88或与结构88集成，可操作结构88以从固定在相应的覆盖晶圆台上的晶圆收集覆盖数据。例如，该结构88包括能够映射晶圆的对准标记的成像模块。
考虑到对覆盖数据(收集覆盖数据的全映射)的较长的处理时间，与光刻系统70集成的晶圆台86的数量与操作14的生产量和曝光工艺的生产量相关，从而使得通过光刻系统70的曝光工艺的效率将不受操作14的影响。在用于进一步解释的一个实例中，将多个晶圆(诸如成批的25个晶圆)加载到光刻系统70，当每个晶圆被固定到其中一个晶圆台86上时(并且当每个晶圆被固定到晶圆台82上时，随后被施加曝光工艺)，对加载到光刻系统70的多个晶圆(诸如成批的25个晶圆)进行处理以收集覆盖数据。用于操作14的晶圆台86的容量不小于用于通过集成适当数量的晶圆台86的曝光工艺晶圆的光刻系统700的容量。因此，光刻系统70保持其效率以实施曝光工艺并且能够通过覆盖模块84以全映射收集覆盖数据。
在一些实施例中，光刻系统70还包括与组件集成的覆盖控制模块89。覆盖控制模块89能够产生覆盖补偿和控制以根据覆盖补偿调节投射模块，从而减小覆盖误差和提高覆盖质量。根据一些实施方式，在图9中进一步描述了覆盖控制模块。
回到图1的方法10。在一些实施例中，以利用离线和联机收集覆盖数据的组合模式来实施操作14。在进一步的实施例中，当处理一批晶圆(诸如成批的25个晶圆)以在操作14中收集覆盖数据时，该批中的第一子组晶圆传输至覆盖计量工艺以便以离线模式收集覆盖数据并且批中的第二子组晶圆传输至光刻系统70的覆盖模块84以便以联机模式收集覆盖数据，
仍参考图1，方法10包括操作16，使用对准模型根据从图案化层54收集的覆盖数据来确定覆盖补偿。在一些实施例中，覆盖补偿包括将在随后操作中使用以消除或降低覆盖误差的一个或多个参数。操作16包括多个操作(子操作)，导致覆盖补偿的确定。在下文中进一步描述这些子操作。
由图案化层54的第一对准标记58和将形成在光刻胶层62上的第二对准标记之间的位移差异来评价覆盖误差。由于在操作14中收集的第一覆盖数据包括来自图案化层54中的第一对准标记58的映射数据并且光刻胶层62在该阶段尚未被图案化，所以不同地确定光刻胶层62的第二覆盖数据。在一些实施例中，将形成在光刻胶层62上的第二图案限定在掩模76上并且将在后续曝光工艺中被转印至光刻胶层62。掩模76的图案包括主要电路图案并且进一步包括第二对准标记。因此，在一些实施例中，诸如通过掩模的成像和提取第二对准标记的映射数据，从掩模76收集包括光刻胶层62上的第二对准标记的映射数据的第二覆盖数据。在可选实施例中，从具有掩模76的图案的数据库中直接提取包括光刻胶层62上的第二对准标记的映射数据的第二覆盖数据。
根据分别通过操作14从图案化层54收集的第一对准标记58和第二对准标记之间的位移差异来确定覆盖误差。更具体地，第一覆盖标记中的一个和第二覆盖标记中的相应一个被映射为用于位置差异，从而导致该对覆盖标记的一个覆盖误差。在一些实例中，每个覆盖误差是包括大小和方向的矢量。覆盖误差因此由对应于多对第一和第二对准标记的多个覆盖误差来确定。覆盖误差提供多个覆盖误差的映射，从而形成矢量映射。根据一个实例，在图5中示出了覆盖映射90的一部分。在一些实施例中，覆盖映射是从第一覆盖数据和第二对准标记确定的全映射，第一覆盖数据具有在图案化层54中的所有第一对准标记的位置映射和第二对准标记具有将形成在光刻胶层62上的所有第二对准标记的位置映射。
利用对准模型来确定与光刻系统70的一个或多个系统参数(也被称为补偿参数)相关的覆盖补偿。可操作覆盖补偿以将覆盖补偿应用于光刻系统70，从而对光刻系统70进行相应的调整，特别是调整系统参数。在一些实施例中，覆盖补偿与光学子系统(诸如投射模块80)相关，并且被应用以调节光学子系统，从而消除或减小随后曝光工艺期间的覆盖误差。例如，将该覆盖补偿应用于投射模块80，从而使得各种光学组件(诸如透镜或反射镜)被调整为具有使得成像至晶圆上的掩模图案具有降低的覆盖误差的配置。在一个具体的实例中，补偿参数是一个或多个光学参数，诸如与投射模块80相关的泽尔尼克多项式(Zernikepolynomial)的一个或多个系数。
构建对准模型以将覆盖误差与补偿参数相关联。例如，对准模型以覆盖误差作为输入并且提供校正(覆盖补偿)作为输出。校正包括对光刻系统70的各种校正，以减少系统和随机覆盖误差。在一些实施例中，对准模型用于提供每次曝光的校正，并且校正包括域内(intra-field)高阶工艺校正(iHOPC)。
根据一些实施例，在下文中进一步描述iHOPC。在一般情况下，由于晶圆加工和光刻系统(诸如将在图4中描述的光刻工具70)的阶段误差，晶圆被平移、缩放和旋转。因此，测量的偏离其理想网格的晶圆曝光位置(诸如代表性位置Xi、Yi)可以以6-参数线性模型表示，该6-参数线性模型代表沿着X和Y方向的相应偏差dXi和dYi，该6-参数线性模型以两方程式表示如下：
dXi＝Tx+Xmag*Xi-Xrot*Yi+ResXi(1)
dYi＝Ty+Ymag*Yi-Yrot*Xi+ResYi(2)
其中，Tx、Ty、Xmag、Ymag、Xrot、Yrot、ResXi、ResYi分别为在X和Y方向上的平移、放大倍数、旋转和网格残差。然而，利用6-参数线性模型不能很好地将晶圆信息模型化并且留下制造诸如DRAM电路的基本残差。为了提高覆盖，通过应用更高阶模型来实施额外的校正以降低残差。
每次曝光校正(CPE)确定用于每个曝光域的6-参数校正，从而提供最佳域间(interfield)校正可能性。接下来，使用高阶工艺校正(HOPC)来将数据模型化是可能的，从而允许更高阶域间工艺校正，其包括第二阶、第三阶或更高阶项。这些更高阶项是非线性的。
通过适当的工序建立对准模型。在一些实施例中，该工序包括选择补偿参数、构建数学公式(该数学公式将补偿参数作为覆盖误差(或覆盖误差的一些提取的变量)的函数)、以及根据制造数据确定公式的系数。在一些实施例中，制造数据包括覆盖误差的历史数据和光刻系统70的对应的补偿参数。
在操作16中，使用对准模型根据覆盖误差来确定覆盖补偿。在一些实施例中，覆盖补偿可以额外地或可选地包括其他系统参数，诸如夹紧力、倾斜角、晶圆台80的平动位移，和/或旋转位移。在一些实施例中，该校正可以额外地包括对光刻曝光工艺的各种校正。
回到图1，方法10包括操作18，根据在操作16中确定的覆盖补偿对光刻系统70实施补偿工艺。在操作18期间，根据覆盖补偿调节光刻系统70。在一些实施例中，调节投射模块80。在一些其他实施例中，额外地或可选地调节晶圆台82。在一些其他实施例中，光刻系统的其他模块被包括在对准模型和补偿工艺中。例如，掩模台78以可包括在对准模型和补偿工艺中。在一个更具体的实例中，掩模台78的夹紧力或倾斜角是补偿参数。由于基于晶圆的覆盖数据来确定覆盖补偿，通过操作18，校正光刻系统70以前馈方式减小覆盖误差，并且通过校正的光刻系统对相同晶圆应用随后的曝光工艺。
仍参考图1，方法10包括操作20，对涂布在光刻系统70中的晶圆50上的光刻胶层62实施光刻曝光工艺。在光刻曝光工艺期间，来自辐射源72的辐射束被导向至掩模76并且被进一步导向至光刻胶层62，从而在光刻胶层62上形成潜在图案。潜在图案包括在晶圆50的各个域中被反复取代的掩模图案。
在一些实施例中，操作20还进一步包括在光刻曝光工艺之前实施对准工艺以及实施聚焦工艺。当掩模76和晶圆50分别固定在掩模台78和晶圆台82时，对准工艺将掩模76与晶圆50适当地对准。聚焦工艺包括调整光学子系统的聚焦深度。
由于在操作18中根据覆盖补偿来调节光刻系统70，因此形成在光刻胶层62上的潜在图案具有显著降低的覆盖误差。特别是在本实施例中，根据确定的晶圆50(对晶圆50应用光刻曝光工艺)的覆盖误差来实施覆盖补偿，因此补偿工艺更加准确和有效。
仍参考图1，方法10可以包括操作22，对光刻胶层62实施显影工艺以形成图案化的光刻胶层。例如，当光刻胶层是正性光刻胶时，光刻胶层的曝光部分将被显影工艺去除。在其中光刻胶层是负性光刻胶的另一实例中，光刻胶层的未曝光部分将被显影工艺去除，但是曝光部分保留。因此，在操作22中，通过显影工艺，将曝光的光刻胶层的潜在图案转化为具有多个开口的图案化的光刻胶层，在开口内的下面的材料层60未被覆盖，如图6的截面图所示。图案化的光刻胶层62包括主要电路图案92和第二对准标记94。在一些实施例中，操作22可以进一步包括其他步骤，诸如在显影工艺之前的曝光后烘烤(PEB)和/或在曝光工艺之后的硬烘烤。
方法10可以包括操作24，对晶圆50实施覆盖测量以获得图案化的光刻胶层62和图案化层54之间的覆盖误差。在这个阶段，覆盖测量，能够直接测量成对的第一对准标记58和第二对准标记94之间的位移误差。在操作24中利用合适的覆盖计量工具来实施覆盖测量，可操作覆盖计量工具以同时地成像第一和第二对准标记。
方法10还可以包括其他操作。方法10可以进一步包括操作26，向光刻系统70反馈在操作24中测量的覆盖误差。在一些实施例中，可以反馈测量的覆盖误差以额外地调整/调节光刻系统70。例如，操作26包括使用对准模型根据测量的覆盖误差确定覆盖补偿，并且对光刻系统70实施覆盖补偿工艺以调节一个或多个补偿参数。在一些实施例中，可以将测量的覆盖误差反馈至对准模型，从而相应地调整对准模型。例如，操作26包括根据测量的覆盖误差调整对准模型的数学公式中的各个系数。
方法10可以进一步包括将第二图案从图案化的光刻胶层62转印至下面的材料层60的操作。在一些实施例中，将图案化的光刻胶层62用作蚀刻掩模，应用蚀刻工艺以蚀刻下面的材料层60。在一些实施例中，将图案化的光刻胶层62用作注入掩模来应用离子注入工艺以将掺杂物质引入至下面的材料层60。
在不背离本发明的精神和范围的情况下可以存在其他可选方式或实施例。图7示出了根据一些实施例的方法100的框图。方法100包括对晶圆涂覆光刻胶层(“PR”)的操作102；在光刻系统(“扫描仪”)70中的晶圆对准的操作104；以及对光刻系统70中的晶圆应用光刻曝光工艺的操作106。方法100还包括曝光后烘烤(PEB)和显影以形成图案化的光刻胶层的操作108。方法100还包括操作110，覆盖(“OVL”)测量以确定晶圆上的图案化的光刻胶层和下面的材料层之间的覆盖误差。当在操作110中测量的覆盖误差在可容忍的范围内时，诸如限定在生产规格中的范围，方法100可以进行后续操作，诸如通过图案化的光刻胶层的开口，对下面的材料层进行蚀刻或离子注入。此外，该方法100包括操作112，利用所有的域内或域间对准标记的全映射的对准标记测量。操作112提供覆盖误差的评估。在一些实施例中，操作112类似于方法10的操作14。特别地，光刻系统70设计为具有两个或多个对准晶圆台。以联机模式实现操作112中的全映射对准标记测量，其中，从光刻系统70中的对准晶圆台收集所有的覆盖数据。方法100还包括操作114，在步骤106之前，使用先进的对准模型调整光刻系统。在一些实施例中，操作114类似于操作16和18。因此，方法100提供了包括覆盖校正以有效地降低覆盖误差的光刻工艺。
图8示出了根据一些实施例的方法120的框图。方法120包括对晶圆涂覆光刻胶层(“PR”)的操作102；和以离线模式收集覆盖数据的操作116。操作116利用一个或多个覆盖计量工具来实现，从而使得对光刻系统70的生产量的影响最小化。方法120还包括在光刻系统(或扫描仪)70中的晶圆对准的操作104，以及对光刻系统70中的晶圆应用光刻曝光工艺的操作106。方法120还包括曝光后烘烤(“PEB”)和显影以形成图案化的光刻胶层的操作108。方法120还包括操作110，覆盖(“OVL”)测量以确定形成在晶圆上的图案化的光刻胶层和下面的图案之间的覆盖误差。当在操作110中测量的覆盖误差在可容忍的范围内时，诸如限定在生产规格中的范围，方法120可以进行后续操作，诸如通过图案化的光刻胶层的开口，对下面的材料层进行蚀刻或离子注入。此外，该方法120包括操作112，利用所有的域内对准标记或域间对准标记的全映射的对准标记测量。操作112提供覆盖误差的评估。在一些实施例中，操作112类似于方法10的操作14。特别地，操作112中的全映射对准标记测量以离线模式从单独的覆盖计量工具收集覆盖数据并且也以联机模式从对准晶圆台收集覆盖数据。方法120还包括操作114，在步骤106之前，使用先进的对准模型调整光刻系统。在一些实施例中，操作114类似于操作16和18。因此，方法120提供了包括覆盖校正以有效地降低覆盖误差的光刻工艺。
图9是根据一些实施例构建的用于实现方法10、方法100或方法120的覆盖控制模块160的框图。参照图9和其他附图来描述覆盖控制模块160。如图4的框89所示，在一些实施例中，覆盖控制模块160嵌入在光刻系统70中。在一些实施例中，覆盖控制模块160可选地分布在制造执行系统中并且通过数据通信网络164(诸如局域网或互联网)与光刻系统70和一个(或多个)覆盖计量工具162连接
覆盖控制系统160包括覆盖数据收集器166，覆盖数据收集器166设计为从晶圆50的图案化层54收集覆盖数据。在一些实施例中，覆盖数据收集器166以离线模式从一个或多个独立的覆盖计量工具接收覆盖数据或者以联机模式从光刻系统70的内置覆盖模块84接收覆盖数据。覆盖数据收集器166包括软件或存储介质以组织和储存覆盖数据。
覆盖控制模块160包括设计为存储第二图案的IC图案数据库168，其包括限定在掩模76上并且将形成在光刻胶层62上的掩模图案。可选地，从掩模76直接收集第二图案。在一些实施例中，IC图案数据库168还具有从第二图案提取第二覆盖数据的功能。
覆盖控制模块160可包括覆盖映射子模块170，覆盖映射子模块170设计为基于来自数据收集器166的第一覆盖数据和来自IC图案数据库168的第二覆盖数据来确定覆盖误差的全映射。在一些实施例中，覆盖映射子模块170提供覆盖误差的全映射的输出，诸如图5中的部分所示。覆盖映射子模块170可以进一步包括从第二图案提取第二覆盖数据的功能。
覆盖控制模块160还包括对准模型172。对准模型172具有确定与光刻系统70的一个或多个系统参数(补偿系数)相关的覆盖补偿的功能。将覆盖补偿应用于光刻系统70，从而相应地调整其系统参数。对准模型172具有从覆盖映射子模块170的输入，并产生作为至补偿子模块174的输出的覆盖补偿。
补偿子模块174设计为控制补偿参数的调整，诸如投射模块80中的透镜参数。在一些实施例中，覆盖补偿与光学子系统(诸如投射模块80)相关并且应用为调节光学子系统以消除或减小在后续曝光工艺期间的覆盖误差。例如，将覆盖补偿应用于投射模块80，从而使得各种光学组件(诸如透镜或反射镜)被调整为具有一种配置，该配置使成像至晶圆的掩模图案具有减小的覆盖误差。
本发明提供了具有每一曝光的覆盖校正的光刻工艺的方法，其中，根据预定的覆盖误差确定覆盖补偿并且应用覆盖补偿来补偿光刻系统从而提高覆盖质量。使用对准模型产生覆盖补偿并且覆盖补偿包括一个或多个系统参数，诸如投射模块的光学参数。该方法以离线模式、以联机模式或它们的组合收集覆盖数据。该方法提供覆盖数据的全映射并且提供域内高阶工艺校正。
本发明的实施例提供了相比于现有技术的优势，但是，应当理解，其他实施例可以提供不同的优势，并非所有的优势都必须在本文中进行论述，并且没有特定的优势是所有实施例都必须的。通过利用本发明公开的方法，在不降低光刻曝光工艺的生产量的情况下实现了全映射和域内高阶工艺校正。该方法还提供了动态前馈控制来减小覆盖误差，提高了逐个晶圆和逐批晶圆的覆盖质量。
因此，本发明根据一些实施例提供了一种方法。该方法包括在图案化的衬底上形成光刻胶层；从图案化的衬底收集第一覆盖数据；基于来自集成电路(IC)图案的第二覆盖数据至来自图案化的衬底的第一覆盖数据的映射来确定覆盖补偿；根据覆盖补偿对光刻系统实施补偿工艺；以及之后通过光刻系统对光刻胶层实施光刻曝光工艺，从而将IC图案成像至光刻胶层。
本发明根据一些其他实施例还提供了一种方法。该方法包括在衬底上形成图案化的材料层；在衬底上的图案化的材料层上涂覆光刻胶层；从图案化的材料层收集第一覆盖数据；使用对准模型，基于来自集成电路(IC)图案的第二覆盖数据和来自图案化的材料层的第一覆盖数据之间的位移差异来确定覆盖补偿；根据覆盖补偿对光刻系统的光学子模块实施补偿工艺；以及之后通过光刻系统对光刻胶层实施光刻曝光工艺，从而在光刻胶层中形成潜在图案，其中，潜在图案包括IC图案。
本发明根据一些实施例提供了一种光刻系统。该光刻系统包括设计为产生用于光刻曝光工艺的辐射束的辐射源；用于在光刻曝光工艺期间将集成电路(IC)图案成像至半导体晶圆的光学模块；配置为固定用于光刻曝光工艺的半导体晶圆的晶圆台；以及设计为产生覆盖补偿和前馈覆盖补偿以调节光学模块的光学参数的覆盖控制模块。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种方法，包括：
在图案化的衬底上形成光刻胶层；
从所述图案化的衬底收集第一覆盖数据；
基于来自集成电路(IC)图案的第二覆盖数据至来自所述图案化的衬底的所述第一覆盖数据的映射来确定覆盖补偿；
根据所述覆盖补偿对光刻系统实施补偿工艺；以及
通过所述光刻系统对所述光刻胶层实施光刻曝光工艺，从而将所述IC图案成像至所述光刻胶层。
2.根据权利要求1所述的方法，其中，从所述图案化的衬底收集所述第一覆盖数据包括从至少一个覆盖计量工具来收集所述第一覆盖数据。
3.根据权利要求1所述的方法，其中，从所述图案化的衬底收集所述第一覆盖数据包括当所述图案化的衬底固定在所述光刻系统的对准晶圆台上时，从所述图案化的衬底收集所述第一覆盖数据。
4.根据权利要求3所述的方法，其中，集成在所述光刻系统中的所述对准晶圆台的数量选择为使得所述第一覆盖数据的收集和所述光刻曝光工艺的实施在处理时间方面基本匹配而不会影响通过所述光刻系统执行的所述光刻曝光工艺的生产量。
5.根据权利要求1所述的方法，其中，
所述图案化的衬底包括半导体晶圆；以及
从所述图案化的衬底收集所述第一覆盖数据包括收集具有所述半导体晶圆上的对准掩模的全映射的所述第一覆盖数据。
6.根据权利要求5所述的方法，其中，从所述图案化的衬底收集所述第一覆盖数据还包括从所述半导体晶圆的域内对准标记和域间对准标记收集所述第一覆盖数据。
7.根据权利要求1所述的方法，其中，对所述光刻系统实施所述补偿工艺包括调节所述光刻系统的投射模块的光学参数。
8.根据权利要求1所述的方法，其中，对所述光刻系统实施所述补偿工艺包括调节所述光刻系统，从而使得覆盖误差最小化。
9.一种方法，包括：
在衬底上形成图案化的材料层；
在所述衬底上的所述图案化的材料层上涂覆光刻胶层；
从所述图案化的材料层收集第一覆盖数据；
使用对准模型，基于来自集成电路(IC)图案的第二覆盖数据和来自所述图案化的材料层的所述第一覆盖数据之间的位移差异来确定覆盖补偿；
根据所述覆盖补偿对光刻系统的光学子模块实施补偿工艺；以及
之后通过所述光刻系统对所述光刻胶层实施光刻曝光工艺，从而在所述光刻胶层中形成潜在图案，其中，所述潜在图案包括IC图案。
10.一种光刻系统，包括：
辐射源，设计为产生用于光刻曝光工艺的辐射束；
光学模块，用于在所述光刻曝光工艺期间将集成电路(IC)图案成像至半导体晶圆；
晶圆台，配置为固定用于所述光刻曝光工艺的所述半导体晶圆；以及
覆盖控制模块，设计为产生覆盖补偿和前馈所述覆盖补偿以调节所述光学模块的光学参数。
CN201510196867.3A 2014-08-28 2015-04-23 具有增强的覆盖质量的光刻工艺和系统 Active CN105372945B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/471,653 US10146141B2 (en) 2014-08-28 2014-08-28 Lithography process and system with enhanced overlay quality
US14/471,653 2014-08-28

Publications (2)

Publication Number Publication Date
CN105372945A true CN105372945A (zh) 2016-03-02
CN105372945B CN105372945B (zh) 2019-02-05

Family

ID=55375262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510196867.3A Active CN105372945B (zh) 2014-08-28 2015-04-23 具有增强的覆盖质量的光刻工艺和系统

Country Status (3)

Country Link
US (1) US10146141B2 (zh)
KR (1) KR101679932B1 (zh)
CN (1) CN105372945B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109073986A (zh) * 2016-07-19 2018-12-21 应用材料公司 分段对准建模方法
CN110402416A (zh) * 2017-03-01 2019-11-01 科磊股份有限公司 具有对准校正的层对层前馈覆盖控制

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10509329B2 (en) * 2014-09-03 2019-12-17 Kla-Tencor Corporation Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control
US10281827B2 (en) * 2016-12-15 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd Noise reduction for overlay control
CN108288579B (zh) * 2017-01-10 2021-02-23 中芯国际集成电路制造(上海)有限公司 一种光刻胶层的图案化方法及半导体器件的制作方法
JP6942555B2 (ja) * 2017-08-03 2021-09-29 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
US10859924B2 (en) 2017-11-15 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and system for performing the same
KR102374206B1 (ko) 2017-12-05 2022-03-14 삼성전자주식회사 반도체 장치 제조 방법
US10642161B1 (en) * 2018-10-10 2020-05-05 International Business Machines Corporation Baseline overlay control with residual noise reduction
WO2021028126A1 (en) * 2019-08-13 2021-02-18 Asml Netherlands B.V. Modeling method for computational fingerprints
US11221561B2 (en) * 2020-01-14 2022-01-11 Kla Corporation System and method for wafer-by-wafer overlay feedforward and lot-to-lot feedback control
US11687010B2 (en) 2020-02-21 2023-06-27 Onto Innovation Inc. System and method for correcting overlay errors in a lithographic process
KR20210131798A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 Euv 노광 장치, 및 그 노광 장치를 이용한 오버레이 보정 방법과 반도체 소자 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020018217A1 (en) * 2000-08-11 2002-02-14 Michael Weber-Grabau Optical critical dimension metrology system integrated into semiconductor wafer process tool
US20040101769A1 (en) * 2001-03-28 2004-05-27 Jens Hassmann Method for adjusting the overlay of two mask planes in a photolithographic process for the production of an integrated circuit
CN1643452A (zh) * 2001-12-17 2005-07-20 先进微装置公司 使用前馈覆盖信息的光刻覆盖控制
US20120154773A1 (en) * 2010-12-17 2012-06-21 Carl Zeiss Sms Gmbh Method and apparatus for correcting errors on a wafer processed by a photolithographic mask
CN103034067A (zh) * 2011-09-28 2013-04-10 Asml荷兰有限公司 将图案应用至衬底的方法、器件制造方法以及用于这些方法的光刻设备
CN103779188A (zh) * 2012-10-19 2014-05-07 台湾积体电路制造股份有限公司 覆盖预测的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4022374B2 (ja) * 2001-01-26 2007-12-19 株式会社ルネサステクノロジ 半導体デバイスの製造方法およびそのシステム
US7111256B2 (en) * 2002-06-05 2006-09-19 Kla-Tencor Technologies Corporation Use of overlay diagnostics for enhanced automatic process control
KR100597766B1 (ko) 2003-12-30 2006-07-07 동부일렉트로닉스 주식회사 노광 장치
KR20050097766A (ko) 2004-04-02 2005-10-10 주식회사 대우일렉트로닉스 Ａｖ 시스템용 케이스
KR20060055112A (ko) 2004-11-18 2006-05-23 삼성전자주식회사 노광장치 및 그의 제어방법
US7581372B2 (en) * 2006-08-17 2009-09-01 Microtome Precision, Inc. High cleanliness article transport system
US7842442B2 (en) * 2006-08-31 2010-11-30 Advanced Micro Devices, Inc. Method and system for reducing overlay errors within exposure fields by APC control strategies
DE102007038702A1 (de) 2006-08-31 2008-07-31 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System zum Reduzieren der Überlagerungsfehler in Belichtungsfeldern mittels APC-Steuerungsstrategien
US9053284B2 (en) * 2013-09-04 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for overlay control

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020018217A1 (en) * 2000-08-11 2002-02-14 Michael Weber-Grabau Optical critical dimension metrology system integrated into semiconductor wafer process tool
US20040101769A1 (en) * 2001-03-28 2004-05-27 Jens Hassmann Method for adjusting the overlay of two mask planes in a photolithographic process for the production of an integrated circuit
CN1643452A (zh) * 2001-12-17 2005-07-20 先进微装置公司 使用前馈覆盖信息的光刻覆盖控制
US20120154773A1 (en) * 2010-12-17 2012-06-21 Carl Zeiss Sms Gmbh Method and apparatus for correcting errors on a wafer processed by a photolithographic mask
CN103034067A (zh) * 2011-09-28 2013-04-10 Asml荷兰有限公司 将图案应用至衬底的方法、器件制造方法以及用于这些方法的光刻设备
CN103779188A (zh) * 2012-10-19 2014-05-07 台湾积体电路制造股份有限公司 覆盖预测的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109073986A (zh) * 2016-07-19 2018-12-21 应用材料公司 分段对准建模方法
CN109073986B (zh) * 2016-07-19 2020-10-30 应用材料公司 分段对准建模方法
CN112255887A (zh) * 2016-07-19 2021-01-22 应用材料公司 分段对准建模方法
CN112255887B (zh) * 2016-07-19 2023-09-22 应用材料公司 分段对准建模方法
CN110402416A (zh) * 2017-03-01 2019-11-01 科磊股份有限公司 具有对准校正的层对层前馈覆盖控制

Also Published As

Publication number Publication date
KR20160026616A (ko) 2016-03-09
CN105372945B (zh) 2019-02-05
US10146141B2 (en) 2018-12-04
KR101679932B1 (ko) 2016-11-25
US20160062250A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
CN105372945A (zh) 具有增强的覆盖质量的光刻工艺和系统
US9869939B2 (en) Lithography process
CN103543611B (zh) 光刻工艺
US11392045B2 (en) Method for manufacturing semiconductor device and system for performing the same
US10281827B2 (en) Noise reduction for overlay control
CN102799075B (zh) 控制光刻过程的方法
US10031426B2 (en) Method and system for overlay control
US7829269B1 (en) Dual tone development with plural photo-acid generators in lithographic applications
CN109582995A (zh) 集成电路制造方法及其制造系统
CN103913960A (zh) 用于光刻对准的系统和方法
US20030091940A1 (en) Pattern forming method and method of fabricating device
TWI719242B (zh) 半導體製造程序中的疊對量測及補償
TWI625807B (zh) 製造一半導體裝置的方法以及覆蓋校正單元
TWI597565B (zh) 用於微影系統之方法
Vleeming et al. ArF step-and-scan system with 0.75 NA for the 0.10 um node
TWI518444B (zh) 輔助圖案之製作方法
US20050285056A1 (en) Process for manufacture of semiconductor chips utilizing a posteriori corrections to machine control system and settings
KR20230127786A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant