KR20160026616A - 향상된 오버레이 품질을 갖는 리소그래피 공정 및 시스템 - Google Patents

향상된 오버레이 품질을 갖는 리소그래피 공정 및 시스템 Download PDF

Info

Publication number
KR20160026616A
KR20160026616A KR1020140190880A KR20140190880A KR20160026616A KR 20160026616 A KR20160026616 A KR 20160026616A KR 1020140190880 A KR1020140190880 A KR 1020140190880A KR 20140190880 A KR20140190880 A KR 20140190880A KR 20160026616 A KR20160026616 A KR 20160026616A
Authority
KR
South Korea
Prior art keywords
overlay
lithography system
resist layer
pattern
patterned
Prior art date
Application number
KR1020140190880A
Other languages
English (en)
Other versions
KR101679932B1 (ko
Inventor
치쳉 헝
웨이리앙 린
융승 옌
춘쿠앙 첸
루건 리우
차이셍 가우
중치 푸
밍센 퉁
푸제 리앙
리주이 첸
멩웨이 첸
퀘이슌 첸
퀘이? 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160026616A publication Critical patent/KR20160026616A/ko
Application granted granted Critical
Publication of KR101679932B1 publication Critical patent/KR101679932B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명이 제공하는 방법은, 패터닝된 기판 상에 레지스트층을 형성하는 것; 패터닝된 기판으로부터 제1 오버레이 데이터를 수집하는 것; 패터닝된 기판으로부터의 제1 오버레이 데이터에 대한 집적 회로(IC) 패턴으로부터의 제2 오버레이 데이터의 매핑에 기초하여 오버레이 보상값을 결정하는 것; 오버레이 보상값에 따라 리소그래피 시스템에 보상 처리를 수행하는 것; 및 리소그래피 시스템에 의해서 레지스트층에 리소그래피 노광 처리를 수행하여서 레지스트층에 IC 패턴을 이미징하는 것을 포함한다.

Description

향상된 오버레이 품질을 갖는 리소그래피 공정 및 시스템{LITHOGRAPHY PROCESS AND SYSTEM WITH ENHANCED OVERLAY QUALITY}
본 발명은 집적 회로에 관한 것이고, 보다 구체적으로는 오버레이 품질이 향상되는 리소그래피 공정 및 시스템에 관한 것이다.
반도체 집적 회로(IC) 산업은 기하급수적으로 성장해 왔다. IC 소재와 설계의 기술적 진보가 여러 IC 세대를 창출해 왔는데, 각 세대는 그 이전 세대보다 더 작으며 더 복잡한 회로를 갖는다. IC의 진화 과정에서, 기능 밀도(즉, 칩 면적당 상호 연결된 소자의 수)는 전반적으로 증가하는 반면에 기하학적 크기(즉, 제조 공정에서 제작가능한 최소 성분(또는 선))는 감소하고 있다. 이러한 축소 과정은 일반적으로 생산 효율은 증가시키고 관련 비용은 감소시키는 이익을 준다.
이러한 크기의 축소는 또한, 이러한 발전이 실현되는 대가로 IC 공정 및 생산의 복잡도를 증가시켰다. IC 공정 및 제조에서도 유사한 발전이 필요하다. 예를 들어, 리소그래피 패터닝에 의해 일어나는 오버레이 오차(overlay error)는, 리소그래피 기술의 진보와 함께 보다 더 줄여야 하는 문제점이다. 따라서, 필요한 것은, 상기 문제를 해결하기 위한 집적 회로 구조와 그 제조 방법이다.
다음의 상세한 설명과 첨부 도면으로부터, 본 발명의 특징들은 최상으로 이해될 것이다. 업계의 표준 관행에 따라 여러 피처들을 그 축척에 맞게 도시하지 않았음을 주의해야 한다. 실제로, 설명의 명확성을 위해 각종 피처들의 치수를 임의로 늘이거나 줄일 수 있다.
도 1은 일부 실시예에 따른 집적 회로 제조 방법의 흐름도이다.
도 2 및 도 6은 일부 실시예에 따라 구성된 기판의 단면도이다.
도 3은 일부 실시예에 따라 구성된 도 2의 기판의 평면도이다.
도 4는 일부 실시예에 따른 리소그래피 시스템의 개략도이다.
도 5는 일부 실시예에 따른 오버레이 맵의 개략도이다.
도 7은 일부 실시예에 따른 집적 회로 제조 방법의 흐름도이다.
도 8은 일부 실시예에 따른 집적 회로 제조 방법의 흐름도이다.
도 9는 일부 실시예에 따라 구성된 오버레이 제어 모듈의 블록도이다.
이하의 설명에서는 제시된 기술 주제의 다양한 특징을 구현하기 위한 많은 다양한 실시예 또는 예시를 제시한다. 본 발명을 간략화하기 위해 이하에서는 특정의 구성요소 및 구조의 예를 설명한다. 이들은 물론, 단지 예시일 뿐이며 제한의 목적으로 의도된 것은 아니다. 예를 들어, 이하의 설명에서 제2 피처(feature) 위에 제1 피처를 형성한다고 하면, 여기에는, 제1 및 제2 피처들이 직접 접촉되도록 형성하는 실시예들이 포함될 수도 있고, 제1 및 제2 피처가 직접 접촉하지 않도록 추가적인 피처들을 제1 및 제2 피처 사이에 형성할 수 있는 실시예들이 포함될 수도 있다. 또한, 본 설명에서는 각 예에서 참조 번호 및/또는 문자를 반복 사용할 수 있다. 이러한 반복 사용은 단순성 및 명료성을 위한 것이며, 그 자체가, 다양한 실시예 및/또는 구성들 간의 관계성을 나타내는 것은 아니다.
또한, 도면에 도시한 하나의 요소 또는 피처와 다른 요소(들) 또는 피처(들) 간의 관계를 설명하는 데 있어서의 편의를 위해 본원에서는 예컨대, "밑(beneath)", "아래(below)", "하부(lower)", "위(above)", "상부(upper)" 등과 같은 상대적 공간상 용어가 사용될 수 있다. 이러한 상대적 공간상 용어들은 도면에 묘사된 방향뿐만 아니라, 사용하거나 운용하는 소자의 다른 방향도 포함하는 것으로 의도된 것이다. 예를 들어, 도면에서 소자가 뒤집혀 있는 경우, 구성요소가 다른 구성요소나 피처의 "아래에" 또는 "하부에" 있는 것으로 기재된 것은 다른 구성요소나 피처의 "위를 향하고 있는 것일 것이다. 따라서 예시적 용어 "아래"는 윗 방향 및 아랫 방향 모두를 포괄할 수 있다. 장치는 다른 방향을 향할 수 있고(90도 또는 다른 방향으로 회전), 본원에 사용한 상대적 공간상 표현을 적절하게 해석할 수 있다.
도 1은 일부 실시예에 따라 구성된 집적 회로(IC) 구조를 제조하는 방법(10)의 흐름도이다. 도 2는 일부 실시예에 따라 구성된 예시적인 IC 구조(50)를 도시한 단면도이다. 이 방법(10)을 도 1-2 및 다른 도면을 참조하여 설명한다. 방법(10)은 기판(52) 상에 레지스트층을 코팅하는 공정 12에서 시작될 수 있다. 일부 실시예에서, 기판(52)은 실리콘 기판 또는 다른 반도체 재료(예컨대, 실리콘 게르마늄)로 된 반도체 기판이다. 대안적으로, 기판(52)은 포토마스크(마스크 또는 레티클), 또는 예컨대 박막 트랜지스터 액정 디스플레이(TFT-LCD) 기판 등과 같은 적절한 기판일 수 있다.
본 실시예에서, 기판(52)은 패터닝된 층(54)을 갖는 반도체 웨이퍼(가령, 실리콘 웨이퍼)를 포함한다. 패터닝된 층(54)은 제1 재료층에 형성된 제1 패턴을 포함한다. 제1 패턴은 다양한 주요 피처(feature)를 갖는 주 패턴(56)을 포함한다. 주 패턴(56)은 집적 회로에 따라 다르게 정의된다. 제1 패턴은 정렬(alignment) 모니터링 및 오버레이(overlay) 검사를 위해 설계된 다양한 정렬 마크(alignment mark)(58)를 포함한다. 다양한 실시예에서, 패터닝된 층(54)의 제1 재료층은 반도체 재료층(예를 들면 실리콘층 또는 실리콘 게르마늄층), 유전층(예컨대, 층간 유전체(ILD)), 또는 도전 재료(예컨대, 금속층 또는 도핑된 폴리실리콘층)를 포함할 수 있다. 제1 재료층은 적절한 기술(리소그래피 패터닝 등)에 의해 패터닝되어 제1 패턴을 형성한다. 다양한 실시예에서, 주 패턴(56)은 도핑된 패턴(예컨대, 반도체 재료층에 형성된 여러 소스 및 드레인 피처), 게이트 전극 패턴(폴리실리콘 또는 금속으로 된 다수의 게이트 전극을 갖는), 또는 다수의 도전체 피처(예컨대, 접촉부, 비아, 또는 금속선)를 갖는 상호연결 패턴을 포함한다.
기판(52)은 제1 패턴에 정렬시키는 방식으로 제2 패턴을 형성하는 후속 작업에서 패터닝되는 제2 재료층(60)을 포함할 수 있다. 이로써, 제1 및 제2 패턴 사이의 오버레이 오차(overlay error)가, 제품 사양에 정해진 허용 가능 범위 내에 있도록 효과적으로 감소된다.
일부 실시예에서, 제2 재료층(60)은 패터닝된 층(54) 상에 배치되며, 반도체 재료층(예를 들어 실리콘층 또는 실리콘 게르마늄층), 유전체 재료(예를 들어 실리콘 산화물, 실리콘 질화물, 또는 낮은 k 유전체 재료층), 또는 도전 재료(예를 들어, 도핑된 폴리실리콘층, 구리층, 또는 알루미늄층)를 포함한다. 일 실시예에서, 패터닝된 층(54)의 제1 패턴은(54)은 소스와 드레인 피처를 포함하며, 제2 재료층(60)에 형성될 제2 패턴은 소스 및 드레인 피처 위에 부착되도록 설계된 접촉부를 포함한다. 다른 실시예에서, 제1 패턴은 또한 다수의 금속선을 포함하며, 제2 패턴은 금속선 상에 부착되도록 설계된 비아 피처를 포함한다. 대안적 실시예에서, 제2 패턴은 또한, 이중 패터닝에 의해서 패터닝된 층(54) 내에 형성될 수 있다. 이러한 경우, 제2 재료층(60)은 없앨 수 있다. 이중 패터닝 공정을 설명하기 위한 한 예로서, 상기 제1 패턴은 하드 마스크층에 형성되고, 제2 패턴도 이어서 동일한 하드 마스크층에 형성된다. 그 다음, 제1 및 제2 패턴을 포함한 조합 패턴은 이 하드 마스크로부터 하부 재료층으로 그 패턴 간격이 감소되게 전사된다.
기판(52)을 도 3의 평면도를 참조하여 더 설명한다. 이하의 설명에서, 기판(52)은 웨이퍼이다. 웨이퍼는 다수의 IC 제조 공정을 지나면서 웨이퍼상에 다수의 칩(die)이 구성된다. 각 칩은 기능 집적 회로를 포함한다. 기판(52)은 칩과 칩 사이에 형성된 절단선을 또한 포함한다. 추후의 제조 단계에서 칩들은 절단선을 따라 다이싱(dicing)함으로써 분리된다.
다른 양태에서, 웨이퍼(50)는 다수의 필드(66)로 분할된다. 레지스트층(62) 위에 제2 패턴을 형성하기 위한 리소그래피 패터닝 처리 동안에, 제2 패턴이 포토마스크(또한, 마스크 또는 레티클이라고도 함) 위에 정의되며, 이는 웨이퍼(50)의 각 필드에 반복적으로 전사된다. 특히, 리소그래피 패터닝 처리는, '진행 및 스캔(step and scan)'과 같은 적절한 모드의 노광 처리를 포함한다. 마스크가 웨이퍼의 한 필드로 진행(step)하고 이 마스크 패턴이 이 필드로 전사된 다음에, 마스크는 다음 필드로 진행하여서 이 필드로 전사된다. 이 과정은 웨이퍼의 모든 필드에 대해서 계속 된다. 일부 실시예에서, 각각의 필드(66)는 하나의 칩을 포함하거나, 아니면 다수의 칩을 포함한다. 일부 실시예에서, 정렬 마크(alignment mark)가 각 필드에 형성된다. 예를 들어, 정렬 마크는 칩 영역 및 절단선 상에 형성된다. 정렬 마크의 개수와 정렬 마크의 위치는 웨이퍼의 필드마다 그리고/또는 칩마다 충분히 커버할 수 있도록 설계된다. 이 실시예를 촉진하기 위하여, 제1 개수의 정렬 마크가 칩에 정의 및 형성되고, 제2 개수의 정렬 마크가 절단선(scribe line) 및/또는 필드 사이 영역에 정의 및 형성된다. 패터닝된 층(54)이 이와 유사하게 형성되는데, 패터닝된 층은 레지스트층(62) 상에 형성될 제2 패턴에 있는 정렬 마크와 쌍을 이루는 정렬 마크 세트를 포함한다.
공정 12에서, 스핀온 코팅(spin-on coating)과 같은 적절한 기술을 써서 기판(52) 상에 레지스트층(62)을 코팅한다. 레지스트층(62)은 리소그래피 노광 처리 중에 복사빔에 감응하며 그 후속 공정(예컨대, 에칭 또는 이온 주입)에 저항성을 갖는다(반응하지 않는다). 일부 실시예에서, 레지스트층(62)은 저항성을 갖는 매트릭스 형태의 폴리머 재료; 복사선에 감응하는 성분(예컨대, 광산 발생제(photo-acid generator) 또는 PAG); 그리고 용제를 포함한다. 레지스트층(62)은 포지티브 레지스트(positive-tone resist) 또는 네가티브 레지스트(negative-tone resist)일 수 있다. 공정 12는 또한 스핀온 코팅 후에 레지스트층의 용제를 감소시키기 위한 다른 처리 단계(예컨대, 열로 굽기(thermal baking) 단계)를 추가로 포함할 수 있다.
이 방법(10)은 공정 14에서 패터닝된 층(54)의 오버레이 데이터를 수집한다. 일부 실시예에서, 이 오버레이 데이터에는 패터닝된 층(54)에서의 정렬 마크의 위치(location) 또는 정렬 마크의 맵(map)을 포함한다. 오버레이 데이터는 정렬 데이터와는 다른 것이다. 정렬 데이터는 정렬 검증의 목적을 위해 설계된 것이며, 데이터 양이 오버레이 목적으로는 불충분하다. 정렬 마크로부터 수집된 오버레이 데이터는 그 양이 매우 크며, 매우 많은 수의 정렬 마크에 연계된다. 본 실시예에서, 오버레이 데이터에는 해당 웨이퍼상의 모든 정렬 마크의 위치 매핑이 포함된다. 이를 정렬 마크의 풀-매핑(full mapping)이라 한다. 풀-매핑은, 특히 전체 피처(feature)의 크기가 감소되는 경우 그리고 웨이퍼 크기가 기술 노드(technology node)의 진보에 따라 증가되는 경우에, 위치마다 충분한 데이터 오버레이를 제공하기 위해 실시된다. 그러나 공정 104에서는 오버레이 계측 시간이 더 오래 걸린다.
일부 실시예에서, 패터닝된 층(54)의 오버레이 데이터의 수집은 하나 이상의 독립형 오버레이 계측 장비(overlay metrology tool)에서 실시된다(오프라인 모드로). 이 목적으로 사용해야 할 오버레이 계측 장비의 수는, 공정 14의 처리량 및 해당 리소그래피 시스템의 대기 시간을 없애기 위해 레지스트층(62)에의 노광 처리의 처리량에 기초하여 결정된다. 일부 실시예에서, 리소그래피 시스템에 의한 노광 처리와 오버레이 계측 장비(들)에 의한 오버레이 계측 간의 이러한 연계성은, 개별 제품에 대한 노광 처리의 개별 레시피에 따라서 달라진다.
일부 실시예에서, 패터닝된 층(54)의 오버레이 데이터의 수집은, 특히 레지스트층(62)에 노광 처리를 수행하는 데 사용되는 리소그래피 시스템(70)의 내부에서 인라인 모드로 실시된다. 이 리소그래피 시스템(70)은, 본 발명의 일부 실시예에 따라, 도 4에 개략도로서 도시되어 있다.
리소그래피 시스템(70)은 복사 에너지를 방출하는 복사원(또는 소스)(72)을 포함한다. 복사원(72)은 임의의 적절한 광원일 수 있다. 다양한 실시예에서, 복사원은 자외선(UV) 소스, 심자외선(DUV: deep UV) 소스, 및 극자외선(EUV: extreme UV) 소스로 이루어진 그룹 중에서 선택되는 광원을 포함할 수 있다. 예를 들어, 소스(72)는, 파장이 436 ㎚(G 라인) 또는 365㎚(I 라인)인 수은 램프, 248 nm의 파장을 갖는 불화 크립톤(KrF) 엑시머 레이저, 193 nm의 파장을 갖는 불화 아르곤(ArF) 엑시머 레이저, 157 nm의 파장을 갖는 불소(F2) 엑시머 레이저, 또는 원하는 파장(예컨대, 대략 100 nm 이하)을 갖는 그 밖의 광원일 수 있다. 다른 예에서, 광원은 약 13.5 nm 이하의 파장을 갖는다.
리소그래피 시스템(70)은 또한, 복사원(72)로부터 복사 에너지를 받아서(receive) 이 복사 에너지를 마스크(76)에 의해 변조(modulate)하고, 기판(52) 상에 코팅된 레지스트층(62)으로 복사 에너지를 전달(direct)하는 광학 서브시스템을 포함한다. 일부 실시예에서, 광학 서브시스템은 굴절 메커니즘을 갖도록 설계된다. 이러한 상황에서, 광학 서브시스템은 렌즈 등과 같은 다양한 굴절 요소들을 포함한다.
일부 특정 실시예에서, 리소그래피 시스템(70)은 조광 모듈(예를 들어, 집속기)(74)을 포함한다. 조광 모듈(74)은 하나의 렌즈를 포함하거나, 또는 다수의 렌즈들 및/또는 다른 렌즈 요소들이 있는 렌즈 모듈을 포함할 수 있다. 예를 들어, 조광 모듈(54)은, 미소렌즈 배열체(마이크로 렌즈 어레이), 쉐도우 마스크(shadow mask), 및/또는 복사원(72)로부터 마스크(76)(레지스트층(62)으로 전사되어야 할 제2의 패턴을 정의하는 역할을 함)로 복사 에너지를 전달하는 것을 돕기 위해 설계된 그 밖의 구조를 포함할 수 있다.
마스크(76)는 리소그래피 시스템(70)의 마스크 스테이지(78)에 공급되어 고정된다. 마스크 스테이지(78)는 병진이동(translation) 및 회전 운동을 하도록 설계 및 구성된다.
리소그래피 시스템(70)은 투광 모듈(80)을 포함한다. 투광 모듈(80)은 단일 렌즈 요소, 또는 웨이퍼상의 레지스트층에 적절한 조광을 하도록 구성된 다수의 렌즈 요소들을 가질 수 있다. 각각의 렌즈 요소는 투명 기판을 포함할 수 있고, 다수의 코팅층을 또한 포함할 수 있다. 조광 모듈(74) 및 투광 모듈(80)을 합쳐서 광학 서브시스템라고 부른다. 광학 서브시스템은, 기판(52)을 고정하여 회전 및 병진 운동을 시키는 기판 스테이지(82)에 고정된 기판(52)에 마스크(76)의 이미지를 형성하기 위한 추가 구성요소, 예컨대, 입사공(entrance pupil) 및 출사공(exit pupil)을 추가로 포함할 수 있다.
복사 에너지가 EUV 에너지인 다른 실시예에서, 마스크(76)와 광학 서브시스템은 반사 메커니즘을 갖도록 설계된다. 이러한 상황에서, 광학 서브시스템은 각각의 기능을 달성하도록 설계된 다양한 반사 요소, 예를 들어, 미러(반사기)를 포함한다. 마스크(76)는 반사형 구조를 가진다. 설명을 위한 일례로, 마스크(76)는 낮은 열팽창 재료(예컨대, TiO2가 도핑된 SiO2); 기판 위에 증착된 다중반사가능한 다수층(ML: multiple reflective multiple layers) - 여기서 ML은 다수의 필름 쌍(예컨대, 몰리브덴-실리콘 필름 쌍)을 포함함; ML 위에 증착된 흡수층(예를 들어, 탄탈륨 붕소 질화물 층)으로 된 기판을 포함한다. 흡수층은 IC 설계 레이아웃에 따라 패터닝된다.
특히, 리소그래피 시스템(70)은 웨이퍼 교체를 위한 웨이퍼 스테이지(82)와 결합되며 정렬, 및 오버레이 모니터링의 기능을 하도록 설계된 내장형 오버레이 모듈(84)을 포함한다. 이 하나 이상의 오버레이 모듈(84)은 하나 이상의 오버레이 웨이퍼 스테이지(86)를 포함하여서 웨이퍼로부터의 오버레이 데이터를 수집하기 위하여 웨이퍼들을 수납한다. 오버레이 웨이퍼 스테이지(86)의 각각은 또한, 해당 오버레이 웨이퍼 스테이지 상에 탑재된 웨이퍼로부터 오버레이 데이터를 수집하도록 동작하는 메커니즘(88)을 포함하거나 이에 통합된다. 예를 들어, 이 메커니즘(88)은 웨이퍼의 정렬 마크들을 매핑할 수 있는 이미징(imaging) 모듈을 포함한다.
리소그래피 시스템(70)에 통합된 웨이퍼 스테이지(86)의 개수는, 오버레이 데이터의 풀-매핑에 의해서 오버레이 데이터의 수집을 위한 처리 시간이 매우 긴 것을 고려하여, 리소그래피 시스템(70)에 의한 노광 처리의 효율이 이 공정 14에 의해 영향을 받지 않도록, 공정 14의 처리량 및 노광 처리의 처리량에 연관된다. 추가 설명을 위한 일례를 들면, 다수의 웨이퍼(가령, 한 로트(lot)당 25개 웨이퍼)가 리소그래피 시스템(70)에 공급되고, 각 웨이퍼가 웨이퍼 스테이지(86) 중 하나에 고정되었을 때에 오버레이 데이터의 수집 처리가 되고, 이어서, 각 웨이퍼가 웨이퍼 스테이지(82)에 고정된 상태에서 노광 처리가 적용된다. 공정 14를 위한 웨이퍼 스테이지(86)의 용량은, 웨이퍼 스테이지(86)의 적절한 수를 통합하여서 웨이퍼를 노광시키기 위하여, 리소그래피 시스템(70)의 용량보다는 적지 않아야 한다. 따라서 리소그래피 시스템(70)은 노광 처리를 실시하기 위하여 그 효율성을 유지하며, 오버레이 모듈(84)에 의한 풀-매핑을 위해 오버레이 데이터를 수집할 수 있다.
일부 실시예에서, 리소그래피 시스템(70)은 구성물들이 통합되어 있는 오버레이 제어 모듈(89)을 포함한다. 오버레이 제어 모듈(89)은 오버레이 보상값을 생성할 수 있으며, 이 오버레이 보상값에 따라 투광 모듈을 조정하기 위한 제어값을 생성함으로써, 오버레이 오차를 줄이고 오버레이 품질을 향상시킨다. 오버레이 제어 모듈은 일부 실시예에 따라 도 9에도 또한 기재되어 있다.
도 1의 방법(10)으로 돌아간다. 일부 실시예에서, 공정 14는 오버레이 데이터의 인라인 및 오프라인 수집 모두를 이용하는 결합 모드에서 실시된다. 실시예의 추진에 있어서, 공정 14에서 오버레이 데이터를 수집하기 위해 웨이퍼들을 일괄 처리(한 로트당 25개 웨이퍼)해야 하는 경우에, 일괄 웨이퍼들의 제1서브세트는 오프라인 모드로 오버레이 데이터를 수집하는 오버레이 계측 장비로 가고, 일괄 웨이퍼들 중의 제2서브세트는 인라인 모드에서 오버레이 데이터를 수집하기 위한 리소그래피 시스템(70)으로 간다.
도 1을 계속 참조하면, 이 방법(10)의 공정 16은 정렬 모델을 이용하여, 패터닝된 층(54)에서 수집된 오버레이 데이터에 따라 오버레이 보상값을 결정한다. 일부 실시예에서, 오버레이 보상값은, 오버레이 오차를 감소시키기거나 없애기 위해서, 후속 공정에 사용될 하나 이상의 파라미터를 포함한다. 공정 16은 오버레이 보상값의 결정을 이끄는 다양한 작업들(하위 공정)을 포함한다. 이러한 하위 공정에 대해서는 아래에 설명되어 있다.
오버레이 오차는, 패터닝된 층(54)의 제1 정렬 마크(58)와, 이에 대응하여 레지스트층(62) 상에 형성되어야 할 제2 정렬 마크 사이의 변위차(displacement difference)로부터 평가된다. 공정 14에서 수집된 제1 오버레이 데이터는 패터닝된 층(54)의 제1 정렬 마크(58)로부터의 매핑 데이터를 포함하기 때문에 그리고 레지스트층(62)은 아직 이 단계에서 패터닝되지 않기 때문에, 레지스트층(62)의 제2 오버레이 데이터는 다르게 결정된다. 일부 실시예에서, 레지스트층(62) 상에 형성되어야 할 제2 패턴은 마스크(76) 상에 정의되며, 추후의 노출 공정에서 레지스트층(62)으로 전사될 것이다. 마스크(76)의 패턴은 주 회로 패턴을 포함하며, 제2 정렬 마크도 또한 포함한다. 따라서, 일부 실시예에서, 레지스트층(62) 상의 제2 정렬 마크의 매핑 데이터를 포함하는 제2 오버레이 데이터는, 가령, 마스크를 이미징함에 의해서 그리고 제2 정렬 마크의 매핑 데이터를 추출함에 의해서 마스크(76)로부터 수집된다. 다른 실시예에서, 레지스트층(62) 상의 제2 정렬 마크의 매핑 데이터를 포함하는 제2 오버레이 데이터는 마스크(76)의 패턴이 저장되어 있는 데이터베이스로부터 직접 추출된다.
오버레이 오차는, 패터닝된 층(54)으로부터 공정 14에 의해 수집된 제1 정렬 마크(58)와 제2 정렬 마크 사이의 변위차로부터 각각 결정된다. 보다 구체적으로, 제1 오버레이 마크 중 하나 그리고 제2 오버레이 마크 중 이에 대응하는 하나를 위치차에 대해서 매핑하여서, 오버레이 마크의 해당 쌍별로 하나의 오버레이 오차를 얻게 된다. 일부 실시예에서, 각각의 오버레이 오차는 크기 및 방향을 포함하는 벡터이다. 따라서 오버레이 오차는 다수 쌍의 제1 및 제2 정렬 마크에 상응하는 다수의 오버레이 오차로서 결정된다. 오버레이 오차는 벡터 맵을 구성하는 다수의 오버레이 오차들의 맵을 제공한다. 오버레이 맵(90)의 일부분을 하나의 예시로서 도 5에 도시하였다. 일부 실시예에서, 오버레이 맵은 패터닝된 층(54)에 있는 모든 제1 정렬 마크들의 위치 맵을 갖는 제1 오버레이 데이터 및 레지스트층(62)에 있는 모든 제2 정렬 마크들의 위치 맵을 갖는 제1 오버레이 데이터로부터 결정되는 풀-맵(full map)이다.
정렬 모델은 리소그래피 시스템(70)의 하나 이상의 시스템 파라미터(또한 보상 파라미터라고 함)에 연계된 오버레이 보상값을 결정하는 데 이용된다. 오버레이 보상값은, 리소그래피 시스템(70)이 적절하게 조정되도록, 특히, 시스템 파라미터(들)가 조정되도록 리소그래피 시스템(70)에 적용 가능하다. 일부 실시예에서, 오버레이 보상값은 광학 서브시스템(예컨대, 투광 모듈(80))에 연계되며, 후속 노광 처리 동안에 오버레이 오차를 없애거나 감소시키기 위해 광학 서브시스템에 인가된다. 예를 들어, 오버레이 보상값은, 웨이퍼에 마스크 패턴을 이미징함에 의해 오버레이 오차를 감소시켰던 설정에 각종 광학 부품(예컨대, 렌즈 또는 미러)을 조율(tuning)시키도록 투광 모듈(80)에 인가된다. 특정 예에서, 보상 파라미터는 하나 이상의 광학 파라미터, 즉, 투광 모듈(80)과 연관된 제르니케(Zernike) 다항식의 하나 이상의 계수이다.
정렬 모델은 상기 보상 파라미터(들)에 오버레이 오차를 연계하도록 구성된다. 예를 들어, 정렬 모델은 오버레이 오차를 입력으로서 취하며, 보상값(오버레이 보상값)을 출력한다. 보상값은 임의의 시스템상 오버레이 오차와 랜덤 오버레이 오차 모두를 감소시키기 위해, 리소그래피 시스템(70)에 대한 다양한 보상값을 포함한다. 일부 실시예에서, 정렬 모델은 노광에 대한 보상값을 제공하는 데 사용되며 이 때의 보상에는 필드내 고차 프로세스 보상(iHOPC: intra-field high order process correction)이 포함된다.
iHOPC에 대해서 이하에서 일부 실시예에 따라 추가로 설명한다. 일반적으로, 웨이퍼는, 웨이퍼 공정으로 인해서 그리고 도 4에서 설명한 리소그래피 시스템(가령, 리소그래피 장비(70))의 스테이지 오차로 인해서 병진이동, 축소/확대, 및 회전된다. 따라서 그 이상적인 그리드로부터 어긋나는 웨이퍼 노광 위치의 측정치는 6-파라미터 선형 모델로 표현할 수 있고, 이 모델은 아래의 두 수학식에서처럼 각각 X 및 Y 방향으로의 편차 dXi 및 dYi를 나타낸다.
dXi=Tx+Xmag*Xi-Xrot*Yi+ResXi (1)
dYi=Ty+Ymag*Yi-Yrot*Xi+ResYi (2)
여기서 Tx, Ty, Xmag, Ymag, Xrot, Yrot는 각각 X 및 Y 방향에 대한 이동, 확대, 회전 및 그리드 잔차(residual)이다. 그러나, 웨이퍼 정보는 이 6-파라미터 선형 모델로 제대로 모델링할 수 없으며, 상당량의 잔차가 예컨대 DRAM 회로의 제조 시에 남게 된다. 오버레이를 개선하기 위해서는, 잔차를 줄이기 위한 보다 더 높은 차수의 모델을 적용하여 추가 보상을 행해야 한다.
노광에 대한 보상(CPE: correction per exposure)은 최상의 가능한 정리된(interfiled) 보상값을 제공하기 위하여 매 노광 필드별로 6-파라미터 보상값을 결정한다. 그 다음에, 고차 프로세스 보상(HOPC: high order process correction)을 모델링하여서 보다 높은 차수의 정리된 프로세스 보상값(여기에는 제2차 항, 제3차 항, 또는 이보다 더 높은 차수의 항이 포함됨)을 얻는 것이 가능하다. 이들 고차 항들은 비선형이다.
정렬 모델은 적절한 절차를 통해 구축된다. 일부 실시예에서, 이 절차에는, 보상 파라미터(들)를 선택하고, 오버레이 오차(또는 오버레이 오차에서 추출된 몇 가지 변수)의 함수로서 보상 파라미터(들)를 갖는 수학식을 구성하고, 생산 데이터에 따라 수학식의 계수를 결정하는 것이 포함된다. 일부 실시예에서, 생산 데이터에는 오버레이 오차의 이력 데이터 및 리소그래피 시스템(70)의 해당 보상 파라미터가 포함된다.
동작 16에서, 오버레이 보상값은 정렬 모델을 이용하여 오버레이 오차에 따라 결정된다. 일부 실시예에서, 오버레이 보상값은 부가적으로 또는 대안적으로, 웨이퍼 스테이지(80)의 클램핑 힘(clamping force), 기울임(tilting) 각도, 병진이동 편이(translation shift), 및/또는 회전 편이와 같은 다른 시스템 파라미터를 포함할 수 있다. 일부 실시예에서, 보상값에는 리소그래피 노광 처리에 대한 다양한 보상값들이 추가로 포함될 수 있다.
도 1을 다시 참조하면, 방법(10)은 공정 16에서 결정된 오버레이 보상값에 따른 리소그래피 시스템(70)에 대한 보상 처리를 수행하는 공정 18을 포함한다. 공정 18의 수행 중에, 리소그래피 시스템(70)은 오버레이 보상값에 따라 조정된다. 일부 실시예에서는, 투광 모듈(80)이 조정된다. 일부 다른 실시예에서, 웨이퍼 스테이지(82)는 추가적으로 또는 대안적으로 조정된다. 일부 다른 실시예에서는, 정렬 모델 및 보상 프로세스에 리소그래피 시스템의 다른 모듈이 포함된다. 예를 들어, 마스크 스테이지(78)가 정렬 모델 및 보상 프로세스에 포함될 수 있다. 보다 구체적인 예에서는, 마스크 스테이지(78)의 클램핑 힘 또는 기울임 각도가 보상 파라미터이다. 공정 18에 의해서, 오버레이 보상값이 웨이퍼로부터의 오버레이 데이터에 기초하여 결정되고 그 후의 노광 처리가 이 보상된 리소그래피 시스템에 의해 동일한 웨이퍼에 적용되기 때문에, 리소그래피 시스템(70)은 피드포워드(feed-forward) 방식으로 오버레이 오차를 감소시키도록 보상된다.
도 1을 계속 참조하면, 이 방법(10)은 공정 20에서, 리소그래피 시스템(70) 내의 웨이퍼(50) 상에 코팅된 레지스트층(62)에 노광하는 리소그래피 처리를 행한다. 리소그래피 노광 처리 동안에, 복사원(72)으로부터의 복사빔은 마스크(76)에 조사되고, 나아가 레지스트층(62)으로 조사되어서, 이에 의해 레지스트층(62)에 잠상 패턴(latent pattern)이 형성된다. 잠상 패턴에는, 웨이퍼(50)의 여러 필드에서 반복적으로 위치를 옮기는 마스크 패턴이 포함된다.
일부 실시예에서, 공정 20은 리소그래피 노광 처리 이전에, 정렬 처리를 행하고 결상(focus) 처리를 수행하는 것을 포함한다. 정렬 처리에 의해, 마스크(76)와 웨이퍼(50)가 모두 마스크 스테이지(78) 및 웨이퍼 스테이지(82)에 고정되었을 때에, 웨이퍼(50)에 마스크(76)를 적정하게 정렬시킨다. 결상 처리는 광학 서브시스템의 초점 심도를 조율하는 것을 포함한다.
리소그래피 시스템(70)은 공정 18에서 오버레이 보상값에 따라 조정되기 때문에, 레지스트층(62) 상에 형성되는 잠상 패턴은 오버레이 오차를 상당량 감소시켰다. 특히, 본 실시예에서, 오버레이 보상은 리소그래피 노광 처리가 적용되는 웨이퍼(50)의 결정된 오버레이 오차에 따라 실시되기 때문에, 보상 처리는 보다 더 정확하고 효과적이 된다.
도 1을 계속 참조하면, 이 방법(10)은 패터닝된 레지스트층을 형성하기 위해 레지스트층(62)에 현상 처리를 수행하는 공정 22를 포함할 수 있다. 레지스트층이 포지티브 레지스트인 경우의 예에서는 레지스트층의 노광 부분이 현상 공정에 의해 제거될 것이고, 레지스트층이 네가티브 레지스트인 경우에는 레지스트층의 노광되지 않은 부분이 현상 공정에 의해 제거되고 노광된 부분은 남게 된다. 따라서, 공정 22에서의 현상 처리에 의해, 노광된 레지스트층의 잠상 패턴이 여러 개구부를 갖는 패터닝된 레지스트층으로 전환된다. 이들 개구부에서 그 하부의 재료층(60)이 노출된다(도 6의 단면도 참조). 패터닝된 레지스트층(62)은 주 회로 패턴(92) 및 제2 정렬 마크(94)를 포함한다. 일부 실시예에서, 공정 22는 다른 단계를 추가로 포함할 수 있는데, 예를 들어, 현상 처리 전에 행해지는 노광후 베이킹(PEB: post exposure baking) 및/또는 노광 처리 후의 하드 베이킹(hard baking)이 추가로 포함될 수 있다.
이 방법(10)은 패터닝된 레지스트층(62) 및 패터닝된 층(54) 사이의 오버레이 오차를 위하여 웨이퍼(50)에 대한 오버레이 측정을 수행하는 공정 24를 포함할 수 있다. 이 단계에서의 오버레이 측정은, 쌍을 이루는 제1 정렬 마크(58)와 제2 정렬 마크(94) 사이의 변위 오차를 직접 측정하여서 행할 수 있다. 공정 24에서의 오버레이 측정은 제1 및 제2 정렬 마크 모두를 동시에 이미징할 수 있는 적절한 오버레이 계측 장비에서 실시된다.
이 방법(10)은 다른 공정들을 추가로 포함할 수 있다. 방법(10)은 공정 24에서 측정된 오버레이 오차를 리소그래피 시스템(70)으로 피드백하는 공정 26을 포함할 수 있다. 일부 실시예에서, 측정된 오버레이 오차는 리소그래피 시스템(70)의 추가 조율(tune)/조정(adjust)을 위해 피드백될 수 있다. 예를 들어, 공정 26은, 정렬 모델을 사용하여 측정 오버레이 오차로부터 오버레이 보상값을 결정하고, 리소그래피 시스템(70)에 오버레이 보상 처리를 수행하여서 하나 이상의 보상 파라미터를 조정하는 것을 포함한다. 일부 실시예에서, 측정된 오버레이 오차는 정렬 모델이 적절하게 조율되도록 정렬 모델로 피드백될 수 있다. 예를 들어, 공정 26은 측정된 오버레이 오차에 따른 정렬 모델의 수학식의 각종 계수를 조정하는 것을 포함한다.
이 방법(10)은 레지스트층(62)으로부터의 제2 패턴을 하부 재료층(60)으로 전사하는 공정을 포함할 수 있다. 일부 실시예에서는, 패터닝된 레지스트층(62)을 에칭 마스크로서 이용하여 하부의 재료층(60)을 에칭하기 위하여 에칭 공정이 적용된다. 일부 실시예에서는, 패터닝된 레지스트층(62)을 이온주입 마스크로서 이용하여 하부의 재료층(60)에 도핑 원소를 주입하기 위하여 이온 주입 공정이 적용된다.
다른 대안 또는 실시예들을 본 발명의 사상 및 범위로부터의 이탈없이 제시할 수 있다. 도 7은 일부 실시예에 따른 방법(100)의 블록도를 도시한다. 이 방법(100)은, 레지스트층(PR)을 웨이퍼에 코팅하는 공정 102; 리소그래피 시스템(스캐너)(70)에서 웨이퍼를 정렬하는 공정 104; 그리고, 리소그래피 시스템(70)에서 웨이퍼에 리소그래피 노광 처리를 하는 공정 106을 포함한다. 이 방법(100)은 또한, 패터닝된 레지스트층을 형성하기 위해 노광후 베이킹(PEB) 및 현상을 행하는 공정 108을 포함한다. 이 방법(100)은 또한 웨이퍼 상의 패터닝된 레지스트층과 하부의 패터닝된 층 사이의 오버레이 오차를 결정하기 위하여 오버레이(OVL) 측정을 하는 공정 110을 추가로 포함한다. 공정 110에서 측정된 오버레이 오차가 허용가능 범위(가령, 제조 사양에 정의된 범위) 내에 있는 경우, 이 방법(100)은 후속 공정, 가령, 패터닝된 레지스트층의 개구부를 통해 하부 재료층을 에칭하거나 이온 주입하는 공정으로 진행할 수 있다. 더욱이, 이 방법(100)은 모든 필드내 및 필드간 정렬 마크들의 풀-맵과 함께 정렬 마크 측정을 위한 공정 112를 포함한다. 공정 112는 오버레이 오차의 평가를 한다. 일부 실시예에서, 공정 112는 방법(10)의 공정 14에 유사하다. 특히, 리소그래피 시스템(70)은 두 개 이상의 정렬 웨이퍼 스테이지를 갖도록 설계된다. 공정 112에서의 풀-맵 정렬 마크 측정은 인라인 모드로 실시되는데, 여기서 모든 오버레이 데이터가 리소그래피 시스템(70) 내의 정렬 웨이퍼 스테이지로부터 수집된다. 이 방법(100)은 공정 106 수행 전에 고급 정렬 모델을 이용하여 리소그래피 시스템을 조율하는 공정 114를 추가로 포함한다. 일부 실시예에서, 공정 114는 공정 16 및 18과 유사하다. 따라서, 이 방법(100)은 효과적으로 오버레이 오차를 감소시키기 위한 보상이 포함되는 리소그래피 공정을 제공한다.
도 8은 일부 실시예에 따른 방법(120)의 블록도를 도시한다. 이 방법(120)은, 레지스트층(PR)을 웨이퍼에 코팅하는 공정 102; 그리고, 오프라인 모드에서 오버레이 데이터를 수집하는 공정 116을 포함한다. 공정 116은 리소그래피 시스템(70)의 처리량에 대한 영향을 최소화하는, 하나 이상의 오버레이 계측 장비에서 실시된다. 이 방법(120)은 또한, 리소그래피 시스템(또는 스캐너)(70)에서웨이퍼를 정렬하는 공정 104와 리소그래피 시스템(70)에서 웨이퍼에 리소그래피 노광 처리를 적용하는 공정 106을 포함한다. 이 방법(100)은 또한, 패터닝된 레지스트층을 형성하기 위해 노광후 베이킹(PEB) 및 현상 공정 108을 포함한다. 이 방법(100)은 또한 웨이퍼 상의 패터닝된 레지스트층과 하부의 패터닝된 층 사이의 오버레이 오차를 결정하기 위하여 오버레이(OVL) 측정을 하는 공정 110을 추가로 포함한다. 공정 110에서 측정된 오버레이 오차가 허용가능 범위(가령, 제조 사양에 정의된 범위) 내에 있는 경우, 이 방법(100)은 후속 공정, 가령, 패터닝된 레지스트층의 개구부를 통해 하부 재료층을 에칭하거나 이온 주입하는 공정으로 진행할 수 있다. 더욱이, 이 방법(100)은 모든 필드내 정렬 마크 및 필드간 정렬 마크들의 풀-맵과 함께 정렬 마크 측정을 위한 공정 112를 포함한다. 공정 112는 오버레이 오차의 평가를 한다. 일부 실시예에서, 공정 112는 방법(10)의 공정 14와 유사하다. 특히, 공정 112에서의 풀-맵 정렬 마크 측정은 오프라인 모드로 독립형 오버레이 계측 장비로부터 그리고 또한, 정렬 웨이퍼 스테이지로부터 인라인 모드로 오버레이 데이터를 수집한다. 방법(100)은 공정 106 수행 전에 고급 정렬 모델을 이용하여 리소그래피 시스템을 조율하는 공정 114를 추가로 포함한다. 일부 실시예에서, 공정 114는 공정 16 및 18과 유사하다. 따라서, 이 방법(100)은 효과적으로 오버레이 오차를 감소시키기 위한 보상이 포함되는 리소그래피 공정을 제공한다.
도 9는 일부 실시예에 따라 구성된 방법(10), 방법(100), 또는 방법(120)을 구현하는 데 사용되는 오버레이 제어 모듈(160)의 블록도이다. 오버레이 제어 모듈(160)에 대해서 도 9 및 다른 도면을 참조하여 설명한다. 일부 실시예에서, 도 4의 블록 89로 도시된 바와 같이 오버레이 제어 모듈(160)은 리소그래피 시스템(70)에 내장된다. 일부 실시예에서는 대안적으로, 오버레이 제어 모듈(160)은 생산 실시 시스템 내로 분산되며, 인트라넷 또는 인터넷 등의 데이터 통신 네트워크(164)를 통해서 리소그래피 시스템(70) 및 하나(또는 그 이상)의 오버레이 계측 장비(162)에 연결된다.
오버레이 제어 시스템(160)은 웨이퍼(50)의 패터닝된 층(54)으로부터 오버레이 데이터를 수집하도록 설계된 오버레이 데이터 수집기(166)를 포함한다. 일부 실시예에서, 오버레이 데이터 수집기(166)는 하나 또는 그 이상의 독립 오버레이 계측 장비로부터 오버레이 데이터를 오프라인 모드로 수신하거나, 또는 이와 달리, 리소그래피 시스템(70)의 내장 오버레이 모듈(84)로부터 인라인 모드로 오버레이 데이터를 수신한다. 오버레이 데이터 수집기(166)는 오버레이 데이터를 구성하고 저장하는 소프트웨어 또는 저장 매체를 포함한다.
오버레이 제어 모듈(160)은 제2 패턴을 저장하도록 설계된 IC 패턴 데이터베이스(168)를 포함하는데, 여기에는 마스크(76) 상에 정의되고 레지스트층(62) 상에 형성될 마스크 패턴이 포함된다. 대안적으로, 제2 패턴은 마스크(76)로부터 직접적으로 수집된다. 일부 실시예에서, IC 패턴 데이터베이스(168)는 추가적으로, 제2 패턴으로부터 제2 오버레이 데이터를 추출하는 기능을 한다.
오버레이 제어 모듈(160)은 데이터 수집기(166)로부터의 제1 오버레이 데이터와 IC 패턴 데이터베이스(168)로부터의 제2 오버레이 데이터에 기초하여 오버레이 오차의 풀-매핑을 결정하도록 설계된 오버레이 매핑 서브모듈(170)을 포함할 수 있다. 일부 실시예에서, 오버레이 매핑 서브모듈(170)은 도 5에 나타낸 것과 같은 오버레이 오차의 풀-맵의 결과를 부분적으로 출력한다. 오버레이 매핑 서브모듈(170)은 제2 패턴으로부터 제2 오버레이 데이터를 추출하는 기능을 추가로 포함할 수 있다.
오버레이 제어 모듈(160)은 또한, 정렬 모델(172)을 포함한다. 정렬 모델(172)은 리소그래피 시스템(70)의 하나 이상의 시스템 파라미터(보상 파라미터)에 연계된 오버레이 보상값을 결정한다. 오버레이 보상값은 리소그래피 시스템(70)에 적용되고, 이로써, 그 시스템 파라미터(들)를 적의 조정하게 된다. 오버레이 모델(172)은 오버레이 매핑 서브모듈(170)로부터의 입력을 취하고, 보상 서브모듈(174)로 출력되는 보상 오버레이를 생성한다.
보상 서브모듈(174)은 투광 모듈(80)에서의 렌즈 파라미터와 같은 보상 파라미터의 조정을 제어하도록 설계된다. 일부 실시예에서, 오버레이 보상값은 광학 서브시스템(예컨대, 투광 모듈(80))에 연계되고, 후속 노광 처리 중의 오버레이 오차를 없애거나 감소시키기 위해 광학 서브시스템을 조정하도록 적용된다. 예를 들어, 오버레이 보상값은, 웨이퍼에 마스크 패턴을 이미징함에 의해 오버레이 오차를 감소시켰던 설정에 각종 광학 부품(예컨대, 렌즈 또는 미러)을 조율(tuning)시키도록 투광 모듈(80)에 인가된다.
본 발명은 노광에 대한 오버레이 보상이 포함된 리소그래피 공정을 위한 방법을 제공하고, 이 방법에서 오버레이 보상값은 소정의 오버레이 오차에 따라 결정되며 오버레이 및 품질을 향상시키기 위해 리소그래피 시스템을 보상하도록 적용된다. 오버레이 보상값은 정렬 모델을 이용하여 생성되며, 투광 모듈의 광학 파라미터와 같은 하나 이상의 시스템 파라미터를 포함한다. 본 방법은 인라인 모드, 오프라인 모드, 또는 이들의 조합 모드로 오버레이 데이터를 수집한다. 본 방법은 오버레이 데이터의 풀-매핑을 출력하며, 필드내 고차 프로세스 보상을 제공한다.
본 발명의 실시예들은 종래 기술에 비해 장점을 제공하지만, 다른 실시예들도 여러 장점들을 제공할 수 있고, 여기서 모든 장점들에 대해서 설명할 필요가 있는 것은 아니며, 모든 실시예에 대해서 특정 장점이 있어야 하는 것도 아님을 이해해야 한다. 개시된 방법을 이용함으로써, 풀-매핑 및 필드내 고차 프로세스 보상을, 리소그래피 노광 처리의 처리량을 저하시키지 않고도 이룰 수 있다. 본 방법은 또한, 오버레이 오차를 감소시키기 위해 동적 피드포워드 제어(dynamic feed forward control)를 제공함으로써, 웨이퍼별로 그리고 로트별로 오버레이 품질을 향상시킨다.
따라서, 본 발명은 일부 실시예에 따른 방법을 제공한다. 이 방법은, 패터닝된 기판 상에 레지스트층을 형성하는 것; 패터닝된 기판으로부터 제1 오버레이 데이터를 수집하는 것; 패터닝된 기판으로부터의 제1 오버레이 데이터에 대한 집적 회로(IC) 패턴으로부터의 제2 오버레이 데이터의 매핑에 기초하여 오버레이 보상값을 결정하는 것; 오버레이 보상값에 따라 리소그래피 시스템에 보상 처리를 수행하는 것; 그리고 리소그래피 시스템에 의해서 레지스트층에 리소그래피 노광 처리를 수행하여서 레지스트층에 IC 패턴을 이미징하는 것을 포함한다.
본 발명은 또한 다른 실시예에 따른 방법을 제공한다. 이 방법은, 기판 상에, 기판 상의 패터닝된 재료층을 형성하는 것; 패터닝된 재료층의 기판에 레지스트층을 코팅하는 것; 패터닝된 재료층으로부터 제1 오버레이 데이터를 수집하는 것; 정렬 모델을 사용하여, 집적 회로(IC) 패턴으로부터의 제2 오버레이 데이터와 패터닝된 재료층으로부터의 제1 오버레이 데이터 사이의 변위차에 기초하여 오버레이 보상값을 결정하는 것; 오버레이 보상값에 따라 리소그래피 시스템의 광학 서브모듈에 대한 보상 처리를 수행하는 것; 그리고 리소그래피 시스템에 의해 레지스트층에 리소그래피 노광 처리를 수행하여서 IC 패턴이 포함된 잠상 패턴을 레지스트층에 형성하는 것을 포함한다.
본 발명은 또한, 일부 실시예에 따른 리소그래피 시스템을 제공한다. 이 리소그래피 시스템은, 리소그래피 노광 처리를 위한 복사빔을 생성하도록 설계된 복사원; 리소그래피 노광 처리 중에 반도체 웨이퍼에 집적 회로(IC) 패턴을 이미징하는 광학 모듈; 리소그래피 노광 처리를 위해 반도체 웨이퍼를 고정하도록 구성된 웨이퍼 스테이지; 그리고, 오버레이 보상값을 생성하고 광학 모듈의 광학 파라미터를 조정하기 위하여 오버레이 보상값을 피드포워드하는 오버레이 제어 모듈을 포함한다.
전술한 여러 실시예들은, 당업자가 본 발명의 양태를 보다 잘 이해할 수 있도록 특징들을 조관하고 있다. 당업자는 동일한 목적을 수행하기 위한 다른 방법과 구조를 설계하거나 수정하기 위한 기초로서 그리고/또는 여기서 소개한 실시예들의 동일한 장점을 달성하기 위한 기초로서, 본 발명의 개시 내용을 용이하게 이용할 수 있음을 이해할 것이다. 당업자는 또한, 이러한 등가(균등)의 구조가 본 발명의 사상 및 범위를 벗어나지 않음을, 그리고 본 발명의 사상 및 범위를 벗어나지 않은 상태에서 다양한 변경, 교체, 및 변형을 할 수 있음을 이해할 것이다.

Claims (10)

  1. 패터닝된 기판 상에 레지스트층을 형성하는 것;
    상기 패터닝된 기판으로부터 제1 오버레이 데이터를 수집하는 것;
    상기 패터닝된 기판으로부터의 상기 제1 오버레이 데이터에 대한, 집적 회로(integrated circuit; IC) 패턴로부터의 제2 오버레이 데이터의 매핑에 기초하여 오버레이 보상값을 결정하는 것;
    상기 오버레이 보상값에 따라 리소그래피 시스템에 보상 처리를 수행하는 것; 및
    상기 리소그래피 시스템에 의해서 상기 레지스트층에 리소그래피 노광 처리를 수행하는 것에 의해, 상기 레지스트층에 상기 IC 패턴을 이미징하는 것
    을 포함하는 방법.
  2. 제1항에 있어서, 상기 패터닝된 기판으로부터 상기 제1 오버레이 데이터를 수집하는 것은, 적어도 하나의 오버레이 계측 장비(overlay metrology tool)로부터 상기 제1 오버레이 데이터를 수집하는 것을 포함하는 것인 방법.
  3. 제1항에 있어서, 상기 패터닝된 기판으로부터 상기 제1 오버레이 데이터를 수집하는 것은, 상기 패터닝된 기판이 상기 리소그래피 시스템의 정렬 웨이퍼 스테이지 상에 고정되었을 때에 패터닝된 상기 기판으로부터 상기 제1 오버레이 데이터를 수집하는 것을 포함하는 것인 방법.
  4. 제1항에 있어서,
    상기 패터닝된 기판은 반도체 웨이퍼를 포함하고,
    상기 패터닝된 기판으로부터 상기 제1 오버레이 데이터를 수집하는 것은, 상기 반도체 웨이퍼 상의 정렬 마크의 풀-맵(full map)을 갖는 상기 제1 오버레이 데이터를 수집하는 것을 포함하는 것인 방법.
  5. 제1항에 있어서, 상기 리소그래피 시스템에 상기 보상 처리를 수행하는 것은, 상기 리소그래피 시스템의 투광 모듈의 광학 파라미터를 조정하는 것을 포함하는 것인 방법.
  6. 제1항에 있어서, 상기 리소그래피 시스템에 상기 보상 처리를 수행하는 것은, 오버레이 오차가 최소화되도록 상기 리소그래피 시스템을 조정하는 것을 포함하는 것인 방법.
  7. 제1항에 있어서,
    상기 레지스트층에 상기 리소그래피 노광 처리를 수행한 후에 상기 레지스트층을 현상하는 것; 및
    상기 현상된 레지스트층과 상기 패터닝된 기판 사이의 오버레이 오차에 대하여 오버레이 측정을 수행하는 것
    을 더 포함하는 방법.
  8. 제1항에 있어서, 상기 리소그래피 노광 처리를 수행하는 것은, 자외선(UV), 심자외선(DUV), 및 극자외선(EUV)으로 이루어진 그룹으로부터 선택된 복사원을 갖는 상기 리소그래피 시스템에 의해 상기 리소그래피 노광 처리를 수행하는 것을 포함하는 것인 방법.
  9. 기판 상에 패터닝된 재료층을 형성하는 것;
    상기 패터닝된 재료층 기판에 레지스트층을 코팅하는 것;
    상기 패터닝된 재료층으로부터 제1 오버레이 데이터를 수집하는 것;
    정렬 모델을 사용하여, 집적 회로(integrated circuit; IC) 패턴으로부터의 제2 오버레이 데이터와 상기 패터닝된 재료층으로부터의 상기 제1 오버레이 데이터 사이의 변위차에 기초하여 오버레이 보상값을 결정하는 것;
    상기 오버레이 보상값에 따라 리소그래피 시스템의 광학 서브모듈(optical sub-module)에 보상 처리를 수행하는 것; 및
    상기 리소그래피 시스템에 의해 상기 레지스트층에 리소그래피 노광 처리를 수행하는 것에 의해, 상기 IC 패턴을 포함하는 잠상 패턴을 상기 레지스트층에 형성하는 것
    을 포함하는 방법.
  10. 리소그래피 노광 처리를 위한 복사빔을 생성하도록 설계된 복사원;
    상기 리소그래피 노광 처리 중에 반도체 웨이퍼에 집적 회로(integrated circuit; IC) 패턴을 이미징하는 광학 모듈;
    상기 리소그래피 노광 처리를 위해 상기 반도체 웨이퍼를 고정하도록 구성된 웨이퍼 스테이지; 및
    상기 오버레이 보상값을 생성하고, 상기 광학 모듈의 광학 파라미터를 조정하기 위하여 상기 오버레이 보상값을 피드포워드(feed forward)하도록 구성된 오버레이 제어 모듈
    을 포함하는 리소그래피 시스템.
KR1020140190880A 2014-08-28 2014-12-26 향상된 오버레이 품질을 갖는 리소그래피 공정 및 시스템 KR101679932B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/471,653 2014-08-28
US14/471,653 US10146141B2 (en) 2014-08-28 2014-08-28 Lithography process and system with enhanced overlay quality

Publications (2)

Publication Number Publication Date
KR20160026616A true KR20160026616A (ko) 2016-03-09
KR101679932B1 KR101679932B1 (ko) 2016-11-25

Family

ID=55375262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140190880A KR101679932B1 (ko) 2014-08-28 2014-12-26 향상된 오버레이 품질을 갖는 리소그래피 공정 및 시스템

Country Status (3)

Country Link
US (1) US10146141B2 (ko)
KR (1) KR101679932B1 (ko)
CN (1) CN105372945B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10509329B2 (en) * 2014-09-03 2019-12-17 Kla-Tencor Corporation Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control
JP6956777B2 (ja) * 2016-07-19 2021-11-02 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 区分的位置合わせモデリング方法
US10281827B2 (en) * 2016-12-15 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd Noise reduction for overlay control
CN108288579B (zh) * 2017-01-10 2021-02-23 中芯国际集成电路制造(上海)有限公司 一种光刻胶层的图案化方法及半导体器件的制作方法
US10444639B2 (en) * 2017-03-01 2019-10-15 Kla-Tencor Corporation Layer-to-layer feedforward overlay control with alignment corrections
JP6942555B2 (ja) * 2017-08-03 2021-09-29 東京エレクトロン株式会社 基板処理方法、コンピュータ記憶媒体及び基板処理システム
US10859924B2 (en) 2017-11-15 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and system for performing the same
KR102374206B1 (ko) 2017-12-05 2022-03-14 삼성전자주식회사 반도체 장치 제조 방법
US10642161B1 (en) * 2018-10-10 2020-05-05 International Business Machines Corporation Baseline overlay control with residual noise reduction
WO2021028126A1 (en) * 2019-08-13 2021-02-18 Asml Netherlands B.V. Modeling method for computational fingerprints
US11221561B2 (en) * 2020-01-14 2022-01-11 Kla Corporation System and method for wafer-by-wafer overlay feedforward and lot-to-lot feedback control
US11687010B2 (en) 2020-02-21 2023-06-27 Onto Innovation Inc. System and method for correcting overlay errors in a lithographic process
KR20210131798A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 Euv 노광 장치, 및 그 노광 장치를 이용한 오버레이 보정 방법과 반도체 소자 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1309875A2 (en) * 2000-08-11 2003-05-14 Therma-Wave, Inc. Device and method for optical inspection of semiconductor wafer
JP4022374B2 (ja) * 2001-01-26 2007-12-19 株式会社ルネサステクノロジ 半導体デバイスの製造方法およびそのシステム
DE10115281A1 (de) 2001-03-28 2002-10-24 Infineon Technologies Ag Verfahren zur Overlayeinstellung zweier Maskenebenen bei einem photolithographischen Prozess zur Herstellung einer integrierten Schaltung
US6737208B1 (en) 2001-12-17 2004-05-18 Advanced Micro Devices, Inc. Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information
US7111256B2 (en) * 2002-06-05 2006-09-19 Kla-Tencor Technologies Corporation Use of overlay diagnostics for enhanced automatic process control
KR100597766B1 (ko) 2003-12-30 2006-07-07 동부일렉트로닉스 주식회사 노광 장치
KR20050097766A (ko) 2004-04-02 2005-10-10 주식회사 대우일렉트로닉스 Ａｖ 시스템용 케이스
KR20060055112A (ko) 2004-11-18 2006-05-23 삼성전자주식회사 노광장치 및 그의 제어방법
US7581372B2 (en) * 2006-08-17 2009-09-01 Microtome Precision, Inc. High cleanliness article transport system
US7842442B2 (en) * 2006-08-31 2010-11-30 Advanced Micro Devices, Inc. Method and system for reducing overlay errors within exposure fields by APC control strategies
DE102007038702A1 (de) 2006-08-31 2008-07-31 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System zum Reduzieren der Überlagerungsfehler in Belichtungsfeldern mittels APC-Steuerungsstrategien
US20120154773A1 (en) 2010-12-17 2012-06-21 Carl Zeiss Sms Gmbh Method and apparatus for correcting errors on a wafer processed by a photolithographic mask
NL2009345A (en) * 2011-09-28 2013-04-02 Asml Netherlands Bv Method of applying a pattern to a substrate, device manufacturing method and lithographic apparatus for use in such methods.
US9158209B2 (en) 2012-10-19 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of overlay prediction
US9053284B2 (en) * 2013-09-04 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for overlay control

Also Published As

Publication number Publication date
US10146141B2 (en) 2018-12-04
KR101679932B1 (ko) 2016-11-25
US20160062250A1 (en) 2016-03-03
CN105372945A (zh) 2016-03-02
CN105372945B (zh) 2019-02-05

Similar Documents

Publication Publication Date Title
KR101679932B1 (ko) 향상된 오버레이 품질을 갖는 리소그래피 공정 및 시스템
US11513444B2 (en) Noise reduction for overlay control
US11392045B2 (en) Method for manufacturing semiconductor device and system for performing the same
US9709905B2 (en) System and method for dark field inspection
US9996011B2 (en) System and method for lithography alignment
US8703368B2 (en) Lithography process
US20150268564A1 (en) Method and System For Overlay Control
US20100273099A1 (en) Flood exposure process for dual tone development in lithographic applications
CN104049468B (zh) 用于在半导体器件制造中实施光刻工艺的系统和方法
US20200103766A1 (en) Lithography process monitoring method
TWI719242B (zh) 半導體製造程序中的疊對量測及補償
TW201630093A (zh) 製造一半導體裝置的方法以及覆蓋校正單元
TW201539116A (zh) 用於具焦點監測與控制之微影製程之方法及結構
US11782352B2 (en) Lithography process monitoring method
US20230275032A1 (en) Method of manufacturing semiconductor device
US20050285056A1 (en) Process for manufacture of semiconductor chips utilizing a posteriori corrections to machine control system and settings

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant