CN105356882A - 电流源装置 - Google Patents
电流源装置 Download PDFInfo
- Publication number
- CN105356882A CN105356882A CN201510885246.6A CN201510885246A CN105356882A CN 105356882 A CN105356882 A CN 105356882A CN 201510885246 A CN201510885246 A CN 201510885246A CN 105356882 A CN105356882 A CN 105356882A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- current source
- current
- symmetry axis
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
- H03M1/0651—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by selecting the quantisation value generators in a non-sequential order, e.g. symmetrical
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种电流源装置,具有电流源阵列,该电流源装置包括:多个电流源单元、多个最低有效位、多个最高有效位。多个电流源单元沿该电流源阵列的多个列以及多个栏排列。多个最低有效位中的每一个包括第一数量的电流源单元,且最低有效位位于电流源阵列的几何中心。多个最高有效位中的每一个包括第二数量的电流源单元,其中第二数量为第一数量乘上一正整数,其中最高有效位的相邻二位中心对称于几何中心。本发明不仅能够降低布线的复杂度以及布线的面积,还能够降低制程漂移的梯度效应,并且降低温度梯度效应的影响。
Description
技术领域
本发明涉及电流源装置的布局方式,特别涉及适用于电流舵数字模拟转换器(Current-Steeringdigital-to-analogconverter)的电流源的布局方式。
背景技术
在高速的数字模拟转换器中,等值的电流源阵列用以定义最高有效位。这些电流源通常利用金属氧化半导体晶体管所实现,而电流源之间的匹配是达成数字模拟转换器高线性而不需微调或校准的关键。
有许多原因使得数字模拟转换器的电流源之间必须相互匹配,临限电压以及电荷载子迁移率(chargecarriermobility)的随机变异造成电流源之间随机的不匹配,氧化层厚度梯度、结构应力以及电源在线的电阻性压降造成电流源阵列的线性、拋物线或更高阶的梯度效应,因而造成数字模拟转换器的非线性转移函数。
因此,电流舵数字模拟转换器的电流源必须极度小心的布局,才能避免因线性或更高阶的制程漂移的梯度所造成的系统误差以及温度梯度所造成的效能影响。
发明内容
本发明提供一种电流源装置,该电流源装置具有电流源阵列,且包括:多个电流源单元、多个最低有效位、多个最高有效位。多个电流源单元沿该电流源阵列的多个列以及多个栏排列。多个最低有效位中的每一个包括第一数量的电流源单元,且最低有效位位于电流源阵列的几何中心。多个最高有效位中的每一个包括第二数量的电流源单元,其中第二数量为第一数量乘上一正整数,其中最高有效位的相邻二位中心对称于几何中心。
使用本发明的电流源装置,能够降低布线的复杂度以及布线的面积,进而降低因布线面积所产生的寄生电容,因而能够操作在更高的工作速度。此外,本发明的电流源装置能够降低制程漂移的梯度效应,降低多晶硅密度的不均匀所带来的影响,并且降低温度梯度效应的影响,进而提高设备的线性度。
附图说明
图1为根据本发明的一个实施例所述的电流舵数字模拟转换器的平面布置图;
图2为根据本发明的一个实施例所述的电流源阵列的电路布局图;
图3为根据本发明的另一个实施例所述的电流源阵列的电路布局图;以及
图4为根据本发明的另一个实施例所述的10位数字模拟转换器的电流源阵列的电路布局图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂,下文特例举一些实施例,并配合所附图式,来作详细说明如下。
以下将介绍根据本发明所述的一些实施例。必须要说明的是,本发明提供了许多可应用的发明概念,在此所揭露的特定实施例,仅是用于说明达成与运用本发明的特定方式,而不可用以局限本发明的范围。
图1为根据本发明的一个实施例所述的电流舵数字模拟转换器的平面布置图。如图1所示,电流舵数字模拟转换器100包括:时钟树以及数据缓冲器110、译码器以及驱动器120、开关130以及串迭电流源阵列140。时钟树以及数据缓冲器110用以将输入的数字数据与频率同步,并且增强输入的数字数据的驱动能力。
译码器以及驱动器120用以将输入的数字数据进行译码而为译码数据,并根据译码数据驱动开关130。根据本发明的一个实施例,译码器以及驱动器120用以将部分或全部的输入的数字数据,由二进制代码(binarycode)转换为温度计码(thermometercode),进而驱动开关130。
开关130根据译码器以及驱动器120的控制,控制电流的方向。串迭电流源阵列140包括串接晶体管阵列141以及电流源阵列142,其中串接晶体管阵列141的一个串接晶体管以及电流源阵列142的一个电流源单元结合,形成一个串迭电流源单元。
根据本发明的一个实施例,电流舵数字模拟转换器100为X位的数字模拟转换器,串迭电流源阵列140包括2X个串迭电流源单元,也就是串接晶体管阵列141以及电流源阵列142分别包括2X串迭晶体管以及2X电流源单元,而开关130则具有2X+1个开关单元。以下将以10位数字模拟转换器为例,详细说明电流源阵列142的电路布局。
图2为根据本发明的一个实施例所述的电流源阵列的电路布局图。如图2所示,电流源阵列200利用第一轴10以及第二轴20切割为第一部分210、第二部分220、第三部分230以及第四部分240,其中第一部分210以及第二部分220分别与第三部分230以及第四部分240相对于第二轴20轴对称,第一部分210以及第三部分230分别与第二部分220以及第四部分230相对于第一轴10轴对称。根据本发明的一个实施例,第一轴10以及第二轴20为相互正交。
根据本发明的一个实施例,第一部分210划分为256个电流源单元,并以数字0至数字255表示,其中数字0的单元代表最低有效位(leastsignificantbit,401)的电流源单元,而数字255代表最高有效位(mostsignificantbit,MSB)的电流源单元。由于第一部分210、第二部分220、第三部分230以及第四部分240相互对称于第一轴10以及第二轴20,因此第二部分220、第三部分230以及第四部分240皆可找到数字0的电流源单元以及数字255的电流源单元,其中数字0的电流源单元以及数字255的电流源单元各自对称于第一轴10以及第二轴20。
换句话说,最低有效位至最高有效位划分为四等份,以对称第一轴10以及第二轴20的方式散布于第一部分210、第二部分220、第三部分230以及第四部分240。根据本发明的一个实施例,电流源阵列200为10位数字模拟转换器的电流源阵列,其中电流源阵列200分为四个部分且每一部分分别具有256个电流源单元,因此电流源阵列200具有1024个电流源单元。根据本发明的一个实施例,最低有效位具有至少一个电流源单元,用户能够自行定义电流源单元组成一最低有效单元的数目。
如图2所示,由于最低有效位至最高有效位皆划分为四等份且分布于第一部分210、第二部分220、第三部分230以及第四部分240之中。以最低有效位为例,布线(routing)时必须将散落于第一部分210、第二部分220、第三部分230以及第四部分240的数字0的电流源单元连接在一起,将增加布线的复杂度,并且布线占据了较大的面积所产生较大的寄生电容,将使得电路的工作速度较慢。
图3为根据本发明的另一个实施例所述的电流源阵列的电路布局图。如图3所示,电流源阵列300包括虚拟单元30、多个最低有效位301、第一区域310、第一最高有效位311、第二区域320以及第二最高有效位321,其中第二对称轴340将电流源阵列300划分为第一区域310以及第二区域320。这些电流源单元都排列在电流源阵列300的多个列以及多个栏上。列为纵向,栏位横向,第一对称轴330为沿着栏的方向,第二对称轴340为沿着列的方向。
根据本发明的一个实施例,电流源阵列300外层围绕了一圈虚拟单元30,用以降低多晶硅密度不均匀造成的应力影响。根据本发明的另一个实施例,电流源阵列300还可不需加入虚拟单元30。根据本发明的一个实施例,第一对称轴330以及第二对称轴340可根据几何中心任意转动,其中第一对称轴330以及第二对称轴340相互正交。
根据本发明的一个实施例,多个最低有效位301位于电流源阵列300的几何中心的附近,并且多个最低有效位301对称于第一对称轴330。根据本发明的一个实施例,多个最低有效位301可位于第一区域310以及第二区域320的一个之中。根据本发明的其他实施例,当多个最低有效位301位于电流源阵列300的几何中心时,多个最低有效位301与第二对称轴340重合,并且加入虚拟单元使得第一区域310以及第二区域320具有相同数量的电流源单元。
根据本发明的一个实施例,最高有效位的偶数位位于第一区域310,最高有效位的奇数位则位于第二区域320,其中多个最低有效位301属于偶数位,亦位于第一区域310。根据本发明的另一实施例,最高有效位的偶数位位于第二区域320,最高有效位的奇数位则位于第一区域310,其中多个最低有效位301属于偶数位,亦位于第二区域320。根据本发明的其他实施例,多个最低有效位301不属于第一区域310以及第二区域320,并利用虚拟单元使得奇数位以及偶数位的单元数相等。
根据本发明的一个实施例,第一最高有效位311以及第二最高有效位321为两个相邻的位。第一最高有效位311以及第二最高有效位321各自对称于第一对称轴330,并且第一最高有效位311以及第二最高有效位321中心对称于电流源阵列300的几何中心。根据本发明的一个实施例,第一最高有效位311以及第二最高有效位321分别属于不同的奇数位以及偶数位。
为了简化说明,以下将以10位数字模拟转换器为例进行详细说明,而非以任何形式限定于此,其中10位包括控制最高有效位的6位温度计码以及控制最低有效位的4位二进制代码。
图4为根据本发明的一个实施例所述的10位数字模拟转换器的电流源阵列的电路布局图。根据本发明的多个实施例,数字模拟转换器具有N位温度计码以及M位二进制代码,则数字模拟转换器具有(2M-1)个最低有效位以及(2N-1)个最高有效位。
根据本发明的一个实施例,10位数字模拟转换器具有6位温度计码以及4位二进制代码,其中6位温度计码用以控制最高有效位而4位二进制代码用以控制最低有效位。根据本发明的一个实施例,最低有效位由一各电流源单元所组成,因此图4所显示的多个最低有效位401为4位二进制代码所控制的15个电流源单元加上1个虚拟单元,也就是最低有效位401具有16个电流源单元,其中1个电流源单元为虚拟单元。
由于6位温度计码用以控制最高有效位,因此电流源阵列400共有(26-1=63)个最高有效位,其中每个最高有效位以数字1至数字63所表示。此外,最高有效位中的每一个皆具有16个电流源单元,与多个最低有效位401具有相同的布局面积。换句话说,电流源阵列400共具有(64Х16=1024)个电流源单元,其中1024个电流源单元中包括一个虚拟单元。
如图4所示,第二对称轴440将电流源阵列400划分为第一区域410以及第二区域420,根据本发明的一个实施例,多个最低有效位401位于电流源阵列400的几何中心附近,多个最低有效位401属于第一区域410。根据本发明的另一个实施例,当多个最低有效位401位于几何中心时,多个最低有效位401即位于第二对称轴440之上,可利用虚拟单元而使得第一区域310以及第二区域320具有相同数量的电流源单元。
以最高有效位的数字45以及数字46为例,由于数字45以及数字46分别为最高有效位的第45以及46位,因此数字45以及数字46为最高有效位的相邻二位。如图4所示,数字45以及数字46皆等分为两部分且分别皆对称于第一对称轴430,并且数字45以及数字46中心对称于电流源阵列400的几何中心,也就是第一对称轴430以及第二对称轴440的交点。
根据本发明的一个实施例,除了多个最低有效位401以外,电流源阵列400的最高有效位中的每一个最多划分为两部分,相较于图2的电流源阵列200划分为四部分而言,电流源阵列400能够减少布线的复杂度以及布线的面积,进而降低因布线面积所产生的寄生电容,因而使得电流源阵列400能够操作在更高的工作速度。
此外,相邻二位的最高有效位共中心对称,也就是,相邻的奇数位以及偶数位共中心对称,加上同一位轴对称,能够降低制程漂移的梯度效应,降低多晶硅密度的不均匀所带来的影响,并且降低温度梯度效应的影响,进而提高数字模拟转换器的线性度。
以上叙述许多实施例的特征,使所属技术领域中的技术人员能够清楚理解本说明书的形态。所属技术领域中的技术人员能够理解其可利用本发明揭示内容为基础以设计或更动其他制程及结构而完成相同于上述实施例的目的及/或达到相同于上述实施例的优点。所属技术领域中的技术人员也能够理解不脱离本发明的精神和范围的等效构造可在不脱离本发明的精神和范围内作任意的更动、替代与润饰。
Claims (10)
1.一种电流源装置,其特征在于,上述电流源装置具有电流源阵列,且包括:
多个电流源单元,沿上述电流源阵列的多个列以及多个栏排列;
多个最低有效位,其中上述最低有效位中的每一个包括第一数量的上述电流源单元,且上述最低有效位位于上述电流源阵列的几何中心;以及
多个最高有效位,其中上述最高有效位中的每一个包括第二数量的上述电流源单元,其中上述第二数量为上述第一数量乘上一正整数,其中上述最高有效位的相邻二位中心对称于上述几何中心。
2.根据权利要求1所述的电流源装置,其特征在于,上述电流源阵列包括通过上述几何中心的第一对称轴,上述最高有效位的每一个分为两部分,所述两部分以对称上述第一对称轴的方式排列。
3.根据权利要求2所述的电流源装置,其特征在于,上述电流源阵列还包括通过上述几何中心的第二对称轴,其中上述第二对称轴与上述第一对称轴正交且将上述电流源阵列划分为第一区域以及第二区域,其中上述最高有效位的相邻二位分别位于不同的上述第一区域以及上述第二区域之中。
4.根据权利要求3所述的电流源装置,其特征在于,上述最高有效位划分为多个奇数位以及多个偶数位,其中上述奇数位位于上述第一区域,上述偶数位位于上述第二区域。
5.根据权利要求4所述的电流源装置,其特征在于,上述最高有效位的每一个等分为第一部分以及第二部分,其中上述第一部分以及上述第二部分分别位于上述第一对称轴的两侧。
6.根据权利要求5所述的电流源装置,其特征在于,上述奇数位的第一奇数位与上述偶数位的第一偶数位相邻,其中当上述第一奇数位的上述第一部分以及上述第二部分相连于上述第一对称轴且位于上述第一区域时,上述第一偶数位的上述第一部分以及上述第二部分远离上述第一对称轴且位于上述第二区域。
7.根据权利要求5所述的电流源装置,其特征在于,上述奇数位的第一奇数位与上述偶数位的第一偶数位相邻,其中当上述第一奇数位的上述第一部分以及上述第一奇数位的上述第二部分远离上述第一对称轴且位于上述第一区域时,上述第一偶数位的上述第一部分以及上述第二部分相连于上述第一对称轴且位于上述第二区域。
8.根据权利要求1所述的电流源装置,其特征在于,上述电流源阵列包括N位温度计码以及M位二进制代码,其中上述正整数为(2M-1),上述最低有效位的数目为(2M-1),上述最高有效位的数目为(2N-1),其中上述最低有效位以及上述第一数量的多个虚拟电流源单元形成最低有效位阵列且位于上述几何中心,其中上述最高有效位的相邻二位中心对称于上述最低有效位阵列。
9.根据权利要求3所述的电流源装置,其特征在于,上述第一对称轴为沿着上述列的方向延伸,上述第二对称轴为沿着上述栏的方向延伸。
10.根据权利要求3所述的电流源装置,其特征在于,上述第一对称轴为沿着上述栏的方向延伸,上述第二对称轴为沿着上述列方向延伸。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510885246.6A CN105356882B (zh) | 2015-12-04 | 2015-12-04 | 电流源装置 |
TW105113806A TWI577138B (zh) | 2015-12-04 | 2016-05-04 | 電流源裝置 |
US15/160,755 US9712183B2 (en) | 2015-12-04 | 2016-05-20 | Axially and centrally symmetric current source array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510885246.6A CN105356882B (zh) | 2015-12-04 | 2015-12-04 | 电流源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105356882A true CN105356882A (zh) | 2016-02-24 |
CN105356882B CN105356882B (zh) | 2019-03-15 |
Family
ID=55332781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510885246.6A Active CN105356882B (zh) | 2015-12-04 | 2015-12-04 | 电流源装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9712183B2 (zh) |
CN (1) | CN105356882B (zh) |
TW (1) | TWI577138B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019114639A1 (zh) * | 2017-12-11 | 2019-06-20 | 北京展讯高科通信技术有限公司 | 一种dac电流源阵列的排列方式及共源电流源阵列版图 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1178611A2 (en) * | 2000-06-23 | 2002-02-06 | Matsushita Electric Industrial Co., Ltd. | Current source cell arrangement, method of selecting current cell and current addition type digital-to-analog converter |
CN101127528A (zh) * | 2006-08-16 | 2008-02-20 | 硕颉科技股份有限公司 | 适用于电流源矩阵的电子装置与其布局方法 |
CN102571098A (zh) * | 2011-12-26 | 2012-07-11 | 成都国腾电子技术股份有限公司 | D/a转换器电流源阵列的版图排列结构及其排布方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3995304A (en) * | 1972-01-10 | 1976-11-30 | Teledyne, Inc. | D/A bit switch |
JP2597712B2 (ja) * | 1989-05-22 | 1997-04-09 | 株式会社東芝 | ディジタル・アナログ変換器 |
US6100833A (en) | 1993-11-05 | 2000-08-08 | Lg Semicon Co., Ltd. | Digital to analog converter and bias circuit therefor |
US5760725A (en) * | 1995-03-29 | 1998-06-02 | Kawasaki Steel Corporation | Current cell type digital-analog converter |
US5949362A (en) * | 1997-08-22 | 1999-09-07 | Harris Corporation | Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods |
US6710405B2 (en) | 2001-01-17 | 2004-03-23 | Ixys Corporation | Non-uniform power semiconductor device |
KR100456830B1 (ko) * | 2002-10-22 | 2004-11-10 | 삼성전자주식회사 | 트랜지스터 어레이 및 이 어레이의 배치방법 |
US6720898B1 (en) * | 2003-04-10 | 2004-04-13 | Maxim Integrated Products, Inc. | Current source array for high speed, high resolution current steering DACs |
TW200807890A (en) * | 2006-07-21 | 2008-02-01 | Beyond Innovation Tech Co Ltd | Electronic apparatus for current source array and layout method thereof |
US8013770B2 (en) * | 2008-12-09 | 2011-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoder architecture with sub-thermometer codes for DACs |
KR20110068234A (ko) * | 2009-12-15 | 2011-06-22 | 삼성전기주식회사 | 디지털-아날로그 변환기 |
KR101553320B1 (ko) * | 2010-12-23 | 2015-09-15 | 한국전자통신연구원 | 디지털 아날로그 컨버터 및 디지털 아날로그 컨버터의 전류원 보정 방법 |
CN201966893U (zh) * | 2010-12-31 | 2011-09-07 | 苏州云芯微电子科技有限公司 | 一种二进制电流舵式数模转换器的电流镜阵列版图布局结构 |
KR101831696B1 (ko) | 2011-12-06 | 2018-02-23 | 삼성전자주식회사 | 디지털-아날로그 변환 장치 및 동작 방법 |
CN102522988B (zh) * | 2011-12-30 | 2014-06-04 | 清华大学 | 对称电流源阵列的开关序列的生成方法、装置及其应用 |
CN102638270B (zh) * | 2012-04-10 | 2014-11-12 | 成都国腾电子技术股份有限公司 | 14位集成电路dac电流源阵列及其布局方法 |
CN103929180B (zh) | 2013-01-14 | 2017-04-26 | 华为技术有限公司 | 一种数模转换器以及数模转换器中电流源阵列的控制方法 |
-
2015
- 2015-12-04 CN CN201510885246.6A patent/CN105356882B/zh active Active
-
2016
- 2016-05-04 TW TW105113806A patent/TWI577138B/zh active
- 2016-05-20 US US15/160,755 patent/US9712183B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1178611A2 (en) * | 2000-06-23 | 2002-02-06 | Matsushita Electric Industrial Co., Ltd. | Current source cell arrangement, method of selecting current cell and current addition type digital-to-analog converter |
CN101127528A (zh) * | 2006-08-16 | 2008-02-20 | 硕颉科技股份有限公司 | 适用于电流源矩阵的电子装置与其布局方法 |
CN102571098A (zh) * | 2011-12-26 | 2012-07-11 | 成都国腾电子技术股份有限公司 | D/a转换器电流源阵列的版图排列结构及其排布方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019114639A1 (zh) * | 2017-12-11 | 2019-06-20 | 北京展讯高科通信技术有限公司 | 一种dac电流源阵列的排列方式及共源电流源阵列版图 |
US10756750B2 (en) | 2017-12-11 | 2020-08-25 | Beijing Unisoc Communications Technology Co., Ltd. | Method for arranging current source array of digital-to-analog converter and layout of common-source current source array |
Also Published As
Publication number | Publication date |
---|---|
TW201722087A (zh) | 2017-06-16 |
US20170163280A1 (en) | 2017-06-08 |
US9712183B2 (en) | 2017-07-18 |
CN105356882B (zh) | 2019-03-15 |
TWI577138B (zh) | 2017-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0898374B1 (en) | Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods | |
Jin et al. | New MDS self-dual codes from generalized Reed—Solomon codes | |
US6163283A (en) | Thermometer coding circuitry | |
US6720898B1 (en) | Current source array for high speed, high resolution current steering DACs | |
CN101299610B (zh) | 一种10位电流舵结构的高速数模转换器 | |
CN103620964B (zh) | 用于数/模转换器中的代码范围特定线性度改进的开关定序 | |
CN109902325B (zh) | 一种dac电流源阵列的排列方式及共源电流源阵列版图 | |
CN103095303B (zh) | 一种电流型与电压型组合数模转换器 | |
CN102571098B (zh) | D/a转换器电流源阵列的版图排列结构及其排布方法 | |
US9432036B1 (en) | Radio frequency current steering digital to analog converter | |
CN105356882A (zh) | 电流源装置 | |
US9419636B1 (en) | Clocked current-steering circuit for a digital-to-analog converter | |
CN111106832B (zh) | Dac电路结构和电阻分压式dac | |
Gupta et al. | Improved performance 6-bit 3.5 GS/s unary CS-DAC using glitch reduction | |
JP2016208426A (ja) | 再構成可能な半導体装置 | |
CN105515761B (zh) | 一种高速多模式循环移位的电路 | |
TWI584601B (zh) | 多晶矽密度均勻之電晶體以及電流源裝置 | |
US10862500B1 (en) | Embedded variable output power (VOP) in a current steering digital-to-analog converter | |
KR101226899B1 (ko) | 이차원 INL bounded 스위칭 기법을 사용하는 DAC | |
Van der Plas et al. | Mondriaan: A tool for automated layout synthesis of array-type analog blocks | |
Li et al. | A 14-Bit 2-GS/s DAC with SFDR> 70dB up to 1-GHz in 65-nm CMOS | |
Yang et al. | A Transformation of Repairing Reed-Solomon Codes from Rack-Aware Storage Model to Homogeneous Storage Model | |
Moody et al. | 10 bit current steering DAC in 90 nm technology | |
Kwon et al. | A 6b 1.4 GS/s 11.9 mW 0.11 mm 2 65nm CMOS DAC with a 2-D INL bounded switching scheme | |
Wang et al. | A 6-bit 1GS/s DAC using an area efficient switching scheme for gradient-error tolerance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd. Address before: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd. |