CN105353989A - 存储数据访问方法及相关的控制器、设备、主机和系统 - Google Patents

存储数据访问方法及相关的控制器、设备、主机和系统 Download PDF

Info

Publication number
CN105353989A
CN105353989A CN201510800479.1A CN201510800479A CN105353989A CN 105353989 A CN105353989 A CN 105353989A CN 201510800479 A CN201510800479 A CN 201510800479A CN 105353989 A CN105353989 A CN 105353989A
Authority
CN
China
Prior art keywords
logical address
address
identification information
data
memory controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510800479.1A
Other languages
English (en)
Other versions
CN105353989B (zh
Inventor
周杰
刘光辉
张伟业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201510800479.1A priority Critical patent/CN105353989B/zh
Publication of CN105353989A publication Critical patent/CN105353989A/zh
Priority to EP16865742.7A priority patent/EP3370155B1/en
Priority to PCT/CN2016/106000 priority patent/WO2017084565A1/zh
Priority to KR1020187017018A priority patent/KR102104288B1/ko
Priority to US15/983,592 priority patent/US10783086B2/en
Application granted granted Critical
Publication of CN105353989B publication Critical patent/CN105353989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)

Abstract

本发明实施例提供了一种用于访问存储在存储设备中数据的方法、存储控制器、主机、存储设备和系统，该方法包括：接收第一地址以及指示地址类型的标识信息；当标识信息指示为逻辑地址类型时，将第一地址转换为第一物理地址，访问存储设备中对应的至少一个闪存颗粒；当标识信息指示为物理地址类型时，直接访问存储设备中对应的至少一个闪存颗粒。本发明实施例中，在访问存储设备时，根据标识信息判断访问的地址类型。若为逻辑地址，存储控制器将逻辑地址映射为物理地址并进行访问；若为物理地址，直接访问主机发送的物理地址。这样，存储设备的存储控制器不需要进行额外的操作，提高主机访问存储设备的速度。

Description

存储数据访问方法及相关的控制器、设备、主机和系统
技术领域
本发明实施例涉及数据存储领域，并且更具体地，涉及用于访问存储在存储设备中数据的方法、存储控制器、主机、存储设备和存储系统。
背景技术
智能终端设备包括内置存储设备用来存储数据。例如，智能手机一般采用内嵌式多媒体存储卡(EmbeddedMulti-MediaCard，eMMC)芯片作为内置存储芯片。eMMC芯片由eMMC存储控制器和Nand闪存颗粒封装得到，并在eMMC存储控制器中集成中央处理器(CentralProcessingUnit，CPU)、只读存储器(ReadOnlyMemory，ROM)和随机存取存储器(RandomAccessMemory，RAM)。
内置的存储设备的固件(Firmware)主要解决Flash颗粒固有的坏块、读干扰等问题来提高Flash颗粒使用的可靠性，同时能够对主机(例如智能手机中的CPU)屏蔽厂商及工艺不同带来的Flash的差异。为此，存储设备的Firmware通常采用闪存转换层(FlashTranslationLayer，FTL)算法管理Flash颗粒。经过FTL算法的映射，存储设备对主机(Host)呈现的是逻辑地址，Host在访问存储设备时，看不到实际的物理地址。
但是，现有的存储设备的面积较小，资源相应也较小，CPU的运算能力不强，存储设备的处理性能较低。因此，主机对于存储设备的访问速度较低。
发明内容
本发明实施例提供一种用于访问存储在存储设备中数据的方法、存储控制器、主机、存储设备和系统，用于提升主机对于存储设备的访问速度。
第一方面，本发明实施例公开了一种用于访问存储在存储设备中数据的方法，由位于存储设备中的存储控制器来执行，存储设备还包括与存储控制器通信的至少一个闪存颗粒，包括：
接收主机发送的用于访问闪存颗粒的第一地址以及用于指示第一地址的地址类型的标识信息，标识信息为第一标识信息或者第二标识信息；第一地址由位于主机中的软件底层的逻辑地址处理模块发送，其中，逻辑地址处理模块接收到位于主机中的软件上层的逻辑地址发送模块发送的第一逻辑地址后，判断第一逻辑地址属于操作系统数据对应的逻辑地址还是属于用户数据对应的逻辑地址；当判断第一逻辑地址属于操作系统数据对应的逻辑地址时，将第一逻辑地址发送给存储控制器，并向存储控制器发送第一标识信息，此时，第一地址为第一逻辑地址；当判断第一逻辑地址属于用户数据对应的逻辑地址时，将第一逻辑地址转换成第二物理地址后发送给存储控制器，并向存储控制器发送用于第二标识信息，此时，第一地址为第二物理地址；
当判断标识信息为第一标识信息时，将第一地址转换为第一物理地址，并根据第一物理地址访问闪存颗粒；
当判断标识信息为第二标识信息时，根据接收到的第一地址访问闪存颗粒。
第二方面，本发明实施例公开了一种用于数据存储的方法，由位于主机中的软件底层的逻辑地址处理模块来执行，包括：
接收位于主机中的软件上层的逻辑地址发送模块发送的第一逻辑地址；
判断逻辑地址属于操作系统数据对应的逻辑地址还是属于用户数据对应的逻辑地址；
当判断逻辑地址属于操作系统数据对应的逻辑地址时，将逻辑地址发送给存储控制器，并向存储控制器发送第一标识信息，其中，第一标识信息为能够使得存储控制器收到第一标识信息后将第一逻辑地址转换为第一物理地址并根据第一物理地址访问闪存颗粒中的数据的信息；
当判断逻辑地址属于用户数据对应的逻辑地址时，将第一逻辑地址转换成第二物理地址后发送给存储控制器，并向存储控制器发送用于指示发送第二标识信息，其中，第二标识信息为能够使得存储控制器根据收到的第二标识信息使用第二物理地址访问闪存颗粒中的数据的信息。
第三方面，本发明实施例公开了一种存储控制器，位于存储设备，存储设备还包括与存储控制器通信的至少一个闪存颗粒，存储控制器包括：接收单元、判断单元、转换单元和访问单元，其中：
接收单元用于接收主机发送的用于访问闪存颗粒的第一地址以及用于指示第一地址的地址类型的标识信息，标识信息为第一标识信息或者第二标识信息；第一地址由位于主机中的软件底层的逻辑地址处理模块发送，其中，逻辑地址处理模块接收到位于主机中的软件上层的逻辑地址发送模块发送的第一逻辑地址后，判断第一逻辑地址属于操作系统数据对应的逻辑地址还是属于用户数据对应的逻辑地址；当判断第一逻辑地址属于操作系统数据对应的逻辑地址时，将第一逻辑地址发送给存储控制器，并向存储控制器发送第一标识信息，此时，第一地址为第一逻辑地址；当判断第一逻辑地址属于用户数据对应的逻辑地址时，将第一逻辑地址转换成第二物理地址后发送给存储控制器，并向存储控制器发送用于第二标识信息，此时，第一地址为第二物理地址；
判断单元用于判断接收到的标识信息为第一标识信息还是第二标识信息；
当判断单元判断标识信息为第一标识信息时，转换单元用于将接收单元接收到的第一地址转换为第一物理地址，访问单元用于根据转换单元转换得到的第一物理地址访问闪存颗粒；
当判断单元判断标识信息为第二标识信息时，访问单元用于根据接收单元接收到的第一地址访问闪存颗粒。
第四方面，本发明实施例公开了一种主机，包括处理器、存储器，存储器存储有用于被处理器执行的指令，处理器通过读取指令执行软件程序，软件程序包括位于软件上层的逻辑地址发送模块以及位于软件底层的逻辑地址处理模块，其中：
逻辑地址发送模块用于向逻辑地址处理模块发送第一逻辑地址；
逻辑地址处理模块用于接收位于逻辑地址发送模块发送的第一逻辑地址；
逻辑地址处理模块还用于判断逻辑地址属于操作系统数据对应的逻辑地址还是属于用户数据对应的逻辑地址；
逻辑地址处理模块还用于当判断逻辑地址属于操作系统数据对应的逻辑地址时，将逻辑地址发送给存储控制器，并向存储控制器发送第一标识信息，其中，第一标识信息为能够使得存储控制器收到第一标识信息后将第一逻辑地址转换为第一物理地址并根据第一物理地址访问闪存颗粒中的数据的信息；
逻辑地址处理模块还用于当判断逻辑地址属于用户数据对应的逻辑地址时，将第一逻辑地址转换成第二物理地址后发送给存储控制器，并向存储控制器发送用于指示发送第二标识信息，其中，第二标识信息为能够使得存储控制器根据收到的第二标识信息使用第二物理地址访问闪存颗粒中的数据的信息。
第五方面，本发明实施例公开了一种存储设备，包括第三方面提到的存储控制器以及至少一个闪存颗粒。
第六方面，本发明实施例公开了一种通信系统，包括第五方面提到的存储设备以及第四方面提到的主机。
在这些方面的实施例中，主机在访问存储设备时，存储设备中的存储控制器可以根据标识信息判断所访问的地址类型。若为逻辑地址，则该存储控制器将逻辑地址映射为物理地址并进行访问；若为物理地址，则直接访问主机发送的物理地址。该物理地址由主机根据预设的地址区域信息将来自软件上层的逻辑地址转换所得。这样，若为物理地址时，该转换过程由主机执行，存储设备的存储控制器不需要进行再次转换。由于主机的处理能力比存储控制器高，从而能够提高主机访问存储设备的速度。
在这些方面的实施例中，操作数据为操作系统软件本身的数据以及操作系统在运行过程中产出的一些数据；
用户数据为安装完操作系统后，由用户写到存储设备中的数据。
同时，这些方面的实施例中，存储控制器在上电后，如果没有收到标识信息，将收到的访问请求中的地址当作逻辑地址并转成第三物理地址后根据第三物理地址访问闪存颗粒。这样可以兼容基于现有的引导加载器应用的场景，这是因为引导加载器通常是固化的程序，且使用逻辑地址来访问，存储控制器在引导加载器的访问请求后，由于不会收到标识信息，因此，将访问请求中的逻辑地址转成物理地址，从而可以准确地访问闪存颗粒。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中eMMC芯片结构示意图；
图2为本发明实施例一流程示意图；
图3为本发明实施例四存储设备结构示意图；
图4为本发明实施例五主机结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
图1是可应用的存储设备的示意框图。
图1所示的存储设备100为现有技术中存在着的一种eMMC芯片。该eMMC芯片可以作为智能终端的内置存储芯片。如图1所示，该存储设备(例如eMMC芯片)包括eMMC存储控制器110和Nand闪存颗粒120(以下也简称闪存颗粒)。其中，eMMC存储控制器110包括中央处理器(CentralProcessingUnit，CPU)111、随机存取存储器(RandomAccessMemory，RAM)112、只读存储器(ReadOnlyMemory，ROM)113、eMMC接口114和Nand接口115。
eMMC接口114用于与主机Host连接，从而实现存储设备100和主机的连接。通过eMMC接口114，Host可以发送eMMC协议规定的命令信息以及该命令信息对应的地址和数据。本发明实施例中的主机Host可以为终端设备中的处理器，例如智能手机中的CPU等。
Nand接口115可以用于连接eMMC存储控制器110与Nand闪存颗粒120，Nand闪存颗粒120可以有一个或者多个，为了说明方便图中只标识出了一个。具体地，eMMC存储控制器110可以通过Nand接口115向Nand闪存颗粒120发送命令信息来完成访问操作。该访问操作可以为对Nand闪存颗粒120的数据的读操作，写操作，也可以为擦除操作等。
eMMC存储控制器110可以通过FTL算法管理Nand闪存颗粒120。经过FTL算法的映射，存储设备100对于主机来说呈现的都是逻辑地址。也就是说，现有技术在主机在访问时，看不到实际的物理地址。
另外，在现有的eMMC芯片的固件中，还会提供垃圾回收(GarbageCollection，GC)和磨损均衡(WearLeveling，WL)等功能，以提高NandFlash颗粒的可靠性和寿命。然而，这些算法在eMMC芯片的使用过程中是自动运行的，主机感知不到。而且，为了降低功耗，主机在不需要读写存储空间时，会让eMMC芯片进行休眠。在休眠时，上述算法都不会运行。这样，eMMC芯片没有足够的时间进行GC和WL等操作，使用一段时间之后导致芯片的性能下降，用户体验变差。而且，主机对eMMC芯片的内部实现不可见，当出现故障时难以定位。这也是现有eMMC芯片的其他弊端。
此外，其他类似的架构也有基于SD(SecureDigital)卡应用，基于SD卡的应用场景与图1类似，只需要将图1中的eMMC接口换成SD接口，将图1中的eMMC控制器换成SD控制器即可。
实施例一
基于上述现有的硬件结构，参见图2，本发明实施例一提供了一种访问存储设备数据的方法，包括如下步骤：
S11、位于主机中的软件底层的逻辑地址处理模块接收位于主机中的软件上层的逻辑地址发送模块发送的逻辑地址；
主机在软件层面一般可以包括以下几个部分：最上层是应用，依次往下是文件系统以及内核。通常，软件底层是指“内核”层，本步骤中的逻辑地址处理模块可以位于内核，即在主机层面，相比于现有技术，需要修改内核层的代码。相应地，软件上层通常是指“应用”以及“文件系统”这两层，即逻辑地址发送模块可以指位于应用或者文件系统中用于发送逻辑地址的软件模块。一般来说，一个相对完善的操作系统都会包括文件系统，用来组织管理系统中的文件，来自应用层的、用于访问存储设备的请求会先发给文件系统，然后由文件系统再转发给逻辑地址处理模块，此时，文件系统中用于发送逻辑地址的软件模块就可以认为是“逻辑地址发送模块”。如果没有文件系统，也可以应用直接发送逻辑地址给逻辑地址处理模块，则应用中用于发送逻辑地址的模块称为“逻辑地址发送模块”。
同时，可以理解的是，软件上层发送逻辑地址的最终目的是为了访问存储设备，为了达到这个目的，结合不同的访问类型，以及采用的不同的访问协议，实际中，可能还需要增加其他一些额外的信息来达到最终的目的。例如，采用eMMC协议进行访问时，还需要操作类型(如读、写)、操作数、长度等一些基本操作信息以及校验位、起始位、结束位等一些协议定义的信息)。这些都属于本领域技术人员所公知的技术，这里不详细描述，本实施例中，重点针对逻辑地址相关的处理进行详细说明。
S12、逻辑地址处理模块判断收到的逻辑地址属于操作系统数据对应的地址还是属于用户数据对应的地址；
本实施例中，主机需要管理存储设备的物理地址空间以及逻辑地址空间，即主机要知道存储设备有哪些物理地址空间并且需要进行物理地址与逻辑地址之间的映射。同时，主机还需要对存储设备的物理地址空间进行划分，将其中一部分用于存储操作系统数据，另一部分存储用户数据。其中，操作数据包括操作系统软件本身的数据以及操作系统在运行过程中产出的一些数据(如：日志文件、文件系统相关的文件)；用户数据是指在安装完操作系统后，由用户写到存储设备中的数据，典型的如用户安装的一些应用软件，以及这些应用软件在运行过程中产生的数据。
现有技术中，管理存储设备地址空间(包括逻辑地址以及物理地址)是全部由存储控制器来完成的，本实施例中，相当于让主机也具有这部分的功能，主机和存储控制器各完成一部分地址转换的功能。主机完成这部分功能的方法跟现有技术中存储控制器完成这部分功能的方法类似，以存储设备包括16G物理地址空间、主机与存储控制器基于eMMC协议通信为例，主要包括以下几个步骤：
S301、主机向存储控制器发送命令(如CMD6命令)来配置相关的寄存器，定义逻辑地址空间的范围是0-2G(对应于操作系统数据)；
S302、存储控制器根据寄存器将一部分物理地址映射到0-2G逻辑地址(由于需要一部分管理信息，这部分物理地址会大于2G，如2.5G)；
S303、存储控制器将剩下可用的物理地址空间(如13.5G，对应于用户数据)的范围配置到另一相关的寄存器；
S304、主机读取另一相关的寄存器(如通过CMD8命令来读取)来知道多少物理地址可用，并将这些物理地址与逻辑地址进行映射；
其中，这部分的配置的具体实现(如命令的具体格式，寄存器的选择等)都是本领域技术人员所公知的技术，这里不再赘述。同时，本领域技术人员也知道如果基于其他协议时，可以根据其他协议的特性进行适应性修改，来完成类似的功能。
通过上述步骤可以看到，对于逻辑地址为0-2G地址空间，由存储控制器来完成逻辑地址与物理之间的映射，主机并不参与；即主机只能知道0-2G的逻辑地址，但并不了解0-2G逻辑地址映射到了哪些物理地址；
反之，对于剩下部分的物理地址(如剩下的13.5G空间)，由主机来完成逻辑地址到物理地址之间的映射，存储控制器并不参与；即主机知道这部分哪些逻辑地址被映射到了哪些物理地址，但存储控制器并不知道。
需要说明的是，本实施例中，并不需要对应用、文件系统等软件模块进行修改，因此，能够最大化地兼容现有的系统，便于实现。
S13、当判断逻辑地址属于操作系统数据对应的地址时，将逻辑地址发送给存储控制器，并向存储控制器发送第一标识信息；
这个步骤可简单理解成将逻辑地址“透传”给存储控制器，即逻辑地址处理模块“不对逻辑地址进行处理”，而直接传给了存储控制器。当然，这里的“不对逻辑地址进行处理”是一个相对的(相比S14中涉及的将逻辑地址转成物理地址的步骤)、并且口语化的概念，实际当中，严格来说，由于涉及到具体的接口协议，需要调用对应协议中的命令来传递“逻辑地址”，而并不是不进行任何处理后转发，不过由于这个过程是属于基于协议进行标准化操作的一个过程，并不涉及对真正要传输的数据进行更改，因此，通常这个过程都被认为是没有更改数据，而是“透传”的一个过程。
需要说明的是，上述“命令”可以是一种通信双方用于交互的信息，在有些协议中可能并不叫命令，而是被称为“报文”、“消息”之类的术语。本领域技术人员都了解这些东西本质上都是用于按照某些约定的格式进行信息传递，因此，后续涉及基于某种特定协议进行相互交互的过程(如传递命令或者传递报文，或者传递消息等)在本实施例中就不进行详述。
本步骤中的“第一标识信息”中的“第一”仅用于与其他标识信息进行区分，并不代表特殊的含义，同理，本实施例中出现的其他含“第一”(如第一物理地址)、“第二”(如第二物理地址)也都表示类似的含义。
此外，还需要说明的是，本步骤中，发送逻辑地址以及发送第一标识信息的两个过程并不严格按先后顺序执行，可以其中一个先发，另一个后发，或者也可以同时通过一个协议定义消息或者命令或者报文等形式进行发送。
S14、当判断逻辑地址属于用户数据对应的地址时，将逻辑地址转换成第二物理地址后发送给所述存储控制器，并向存储控制器发送第二标识信息；
本步骤为跟S13并列的一个分支，当判断属于用户数据对应的地址时，就不能像S13那样进行“透传”，而是将逻辑地址转成第二物理地址后再发送给存储控制器(当然，也会涉及到步骤13中介绍的基于具体协议的一些标准化的命令的封装、发送等操作)。
具体如何转换的方法跟现有技术实现转换的方法类似，本实施例并不对此进行详细描述。
需要说明的是，与S13类似，本步骤中，发送第二物理地址以及发送第二标识信息的步骤的执行顺序也不限定。
S15、存储控制器收到第一标识信息时，将收到的逻辑地址转换为第一物理地址并根据第一物理地址访问闪存颗粒中的数据的信息；存储控制器收到第二标识信息时，使用收到的第二物理地址访问所述闪存颗粒中的数据的信息。
存储控制器通过标准的协议接口(如eMMC协议)接收来自主机的逻辑地址处理模块发送的信息，本实施例中，对于存储控制器，仅根据收到的“地址”，其并不能知道这个地址表示的是“逻辑地址”还是转换后的“物理地址”，也不知道如何对逻辑地址或者物理地址进行处理。因此，需要一个信息去告诉存储控制器如何进行处理，这个信息就是第一标识信息以及第二标识信息，存储控制器通过判断接收到的是哪个标识信息来采取对应的处理策略，即，收到第一标识信息后，进行地址转换，根据转换后的第一物理地址访问闪存颗粒中的数据；收到第二标识信息后，直接根据收到的第二物理地址访问闪存颗粒中的数据。
标识信息(包括第一标识信息以及第二标识信息)可以基于现有的协议或者使用私有协议来实现。通常为了方便实现，可以基于现有的协议，例如，基于协议的一些预留的字段进行扩展，或者使用预留的命令等。
以主机与存储控制器使用eMMC协议进行通信为例，可以利用eMMC坟预留的命令来实现标识信息的传递。在eMMC协议中，通信双方基于命令(Command，CMD)进行，其中，CMD60-63为预留的命令，因此，可以使用这些命令来传递标识信息。
例如，S13中，逻辑地址处理模块需要发送逻辑地址时，可以首先发送一个CMD60命令，同时携带参数0x754C4241，表示发送了第一标识信息；类似的，步骤504中，逻辑地址处理模块需要发送第二物理地址时，可以首先发送一个CMD60命令，该CMD60携带参数0x7550504E，表示发送了第二标识信息。
这些用于传递标识信息的命令(如CMD60)可以在每个访问请求前都发送，也可以在第一次访问不同类型的请求时发送，后续的访问访求使用前一次的结果。例如，刚开始通过CMD60发了一个第一标识信息，后续如果不发送CMD60命令，而直接发送访问命令，则默认这些后续访问命令都是第一标识信息，除非再次发送CMD60命令来表示发送第二标识信息，这样后续的访问命令又默认变成了第二标识信息。
当存储控制器收到这些命令后，就知道接下来如何对收到的命令中的“地址”进行处理(如直接根据地址访问还是进行地址转换)。
需要再次说明的是，如上述S13、S14中最后提到的一样，这个指示标识的发送并不一定严格限定在发送逻辑地址前面执行，根据不同协议对各种命令(或报文、或消息)的不同定义，也可以选择在发送逻辑地址后再执行，或者同时执行(如封装到一个命令，或者封装到一个报文后发送)。
此外，还需要说明的是，上述步骤都是逻辑层面的步骤，在真正实现的代码层面，可能并没有跟步骤一一对应的，从代码字面意义看跟步骤完全符合的代码，但这些代码背后所表示的逻辑含义是符合上述步骤的。例如，对于S12，在代码层面，可以只进行一次判断，即判断收到的逻辑地址是否属于范围A，如果属于这个范围A，执行一种操作，否则执行另一种操作；从字面上看，似乎并不和S12完全一致，但结合其他条件(例如，只定义两种地址，将A范围定义为操作系统数据对应的逻辑地址，那么剩下的自然就是用户数据对应的逻辑地址了)，就能发现在逻辑层面是跟S12一样的。这些在软件层面具体的实现比较灵活，也属于本领域技术人员所公知的技术，本发明各实施例不对此进行详细描述。
本发明实施例中，将原来存储控制器实现的逻辑地址到物理地址转换功能中的一部分移到主机来做，由于主机的处理能力通常都会比存储控制器高，从而能够提高主机访问存储设备的速度。
此外，由于在主机实现了对对闪存颗粒物理地址以及逻辑地址的映射管理，主机能够更直接地管理闪存颗粒的物理地址和各类算法(如地址映射算法)的运行过程，并可以根据主机自身的运行状态，在合适的时机发起垃圾回收和磨损均衡等操作，提高对存储设备的管理，降低Nand坏块和数据碎片化对存储性能的影响。而且，当出现故障时，可以更清楚地对故障进行定位。
实施例二
基于实施例一，本实施例通过两个具体的示例来对上述实施例进行说明，本实施例中，假设主机与存储控制器基于eMMC协议，假设闪存颗粒总的物理空间为10000Byte(仅用于示例，实际物理空间会远大于这个数)，其中前2000用于操作系统数据(包含管理信息)，剩下的8000物理空间分配给用户数据；同时，假设在主机(内核)侧，将2000的物理空间映射到了逻辑地址空间100-2099；在存储控制器侧，将8000物理空间映射到逻辑地址空间2100-10099；具体如表一所示：
表一
位置 逻辑地址空间 物理地址空间
主机(内核) 100-2099 0-1999
存储控制器 2100-10099 2000-9999
示例一：
S21、应用向文件系统发送访问文件的第一请求；
S22、文件系统将第一请求转成通过逻辑地址来进行访问的第二请求，第二请求中携带的要访问的逻辑地址是2201-2300之间的逻辑地址，并将第二请求发送给内核；
S23、内核判断2201-2300之间的逻辑地址属于用户数据对应的地址，将逻辑地址2201-2300转成物理地址2101-2200，并将第二请求重新根据eMMC协议要求封装后发送给存储控制器，并发送一个标识信息，指示类型是物理地址(也即指示后续存储器不需要再进行转换)；
S24、存储控制器收到基于物理地址2101-2200的访问请求后，直接访问闪存颗粒的物理地址2101-2200。
示例二：
S31、应用向文件系统发送访问文件的第一请求；
S32、文件系统将第一请求转成通过逻辑地址来进行访问的第二请求，第二请求中携带的要访问的逻辑地址是100-199之间的逻辑地址，并将第二请求发送给内核；
S33、内核判断100-199之间的逻辑地址属于操作系统数据对应的地址，根据eMMC协议要求封装后将包括逻辑地址100-199的第三请求“透传”给存储控制器，并发送一个标识信息，指示类型是逻辑地址(也即指示后续存储器进行转换)；
S34、内存存储控制器收到第三请求后将逻辑地址100-199转成物理地址0-99，并通过物理地址0-99访问闪存颗粒。
实施例三
基于上述各实施例，本实施例公开了一种使用bootloader的通信设备(如手机、平板等终端设备)以及该通信设备访问存储设备的方法。本实施例中的通信设备包括主机以及前述实施例中的存储设备，主机与存储设备之间通过例如eMMC等协议进行通信。主机主要包括CPU，当然，为了CPU能够更好地运行，还可以包括用于数据存储的内存，同时，还需要一些外围电路(如电源管理相关的电路、与外围设备通信的接口电路等)。
本实施例中的通信设备在使用过程中会用到引导加载器(通常用英文bootloader或者bootloader表示)，这是一个用于引导操作系统的一个程序。这个程序是跟CPU适配的一个固化的程序，一般由CPU厂家提供，使用该CPU的其他厂家不会对该程序进行修改。
同时，现有的引导加载器都使用逻辑地址来访问存储颗粒中存储的操作系统数据，在上述各实施例中，由于存储控制器对操作系统数据仍然可以进行逻辑地址到物理地址的转换，这样，现有的引导加载器仍然能够工作，起到了兼容的作用。
在这过程当中，需要对存储控制器进行一些适配性的工作，具体的：
由于引导加载器本身不具有上述实施例提到的发送上述实施例中提到的标识信息的能力，也就无法让存储控制器知道在收到地址时进行何种处理。此时，可以让存储控制器上电后默认对收到的地址按逻辑地址进行处理，即存储控制器在上电后，如果没有收到标识信息，则默认收到的地址是逻辑地址，然后对逻辑地址进行转换，转成物理地址后访问闪存颗粒。具体实现方法可以根据传递标识信息方式的不同而不同，例如，如果是通过一个消息的一个预定义字段携带标识信息时，那么通过读取这个字段就可知道是否有标识信息；如果传递标识信息的方式是基于一个单独的命令(如在上文举例的通过CMD60来传递)，那么如果没有收到这个命令，就可认为没有收到标识信息。
实施例四
基于上述各实施例，本发明实施例公开了一种存储控制器，位于存储设备，存储设备还包括与存储控制器通信的至少一个闪存颗粒，参见图3，存储控制器包括接收单元41、判断单元42、转换单元43以及访问单元44；这些单元用于执行实施例一中的各个步骤，具体的：
接收单元用于接收主机发送的用于访问闪存颗粒的第一地址以及用于指示第一地址的地址类型的标识信息，标识信息为第一标识信息或者第二标识信息；第一地址由位于主机中的软件底层的逻辑地址处理模块发送，其中，逻辑地址处理模块接收到位于主机中的软件上层的逻辑地址发送模块发送的第一逻辑地址后，判断第一逻辑地址属于操作系统数据对应的逻辑地址还是属于用户数据对应的逻辑地址；当判断第一逻辑地址属于操作系统数据对应的逻辑地址时，将第一逻辑地址发送给存储控制器，并向存储控制器发送第一标识信息，此时，第一地址为第一逻辑地址；当判断第一逻辑地址属于用户数据对应的逻辑地址时，将第一逻辑地址转换成第二物理地址后发送给存储控制器，并向存储控制器发送用于第二标识信息，此时，第一地址为第二物理地址；
判断单元用于判断接收到的标识信息为第一标识信息还是第二标识信息；
当判断单元判断标识信息为第一标识信息时，转换单元用于将接收单元接收到的第一地址转换为第一物理地址，访问单元用于根据转换单元转换得到的第一物理地址访问闪存颗粒；
当判断单元判断标识信息为第二标识信息时，访问单元用于根据接收单元接收到的第一地址访问闪存颗粒。
各单元具体执行方法可参见上述各实施例(如实施例一、二、三)中的相关步骤，这里不再赘述。
需要说明的是，上述各单元是逻辑上的划分，在具体硬件结构上，可以基于图1的硬件结构，即通过处理器(如CPU)来读取存储在存储器(RAM+ROM)中的代码执行相应的软件程序。
实施例五
参见图4，基于上述各实施例，本发明实施例公开了一种主机50，本发明实施例中的主机包括处理器(如CPU)51以及存储器(如可以包括ROM以及RAM)，其中，存储器中存储用于供处理器执行的指令，处理器通过读取存储器中的指令来执行上述各相关实施例(如实施例一、二)中的相关步骤，实现与存储设备之间的通信。
以上所述仅为本发明技术方案的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种用于访问存储设备中的数据的方法，其特征在于，由位于存储设备中的存储控制器来执行，所述存储设备还包括与所述存储控制器通信的至少一个闪存颗粒，包括：
接收主机发送的用于访问闪存颗粒的第一地址以及用于指示所述第一地址的地址类型的标识信息，所述标识信息为第一标识信息或者第二标识信息；所述第一地址由位于所述主机中的软件底层的逻辑地址处理模块发送，其中，所述逻辑地址处理模块接收到位于所述主机中的软件上层的逻辑地址发送模块发送的第一逻辑地址后，判断所述第一逻辑地址属于操作系统数据对应的逻辑地址还是属于用户数据对应的逻辑地址；当判断所述第一逻辑地址属于所述操作系统数据对应的逻辑地址时，将所述第一逻辑地址发送给存储控制器，并向所述存储控制器发送所述第一标识信息，此时，所述第一地址为所述第一逻辑地址；当判断所述第一逻辑地址属于所述用户数据对应的逻辑地址时，将所述第一逻辑地址转换成第二物理地址后发送给所述存储控制器，并向所述存储控制器发送用于所述第二标识信息，此时，所述第一地址为所述第二物理地址；
当判断所述标识信息为所述第一标识信息时，将所述第一地址转换为第一物理地址，并根据所述第一物理地址访问所述闪存颗粒；
当判断所述标识信息为所述第二标识信息时，根据接收到的所述第一地址访问所述闪存颗粒。
2.根据权利要求1所述的方法，其特征在于：
所述操作数据为操作系统软件本身的数据以及操作系统在运行过程中产出的一些数据；
所述用户数据为安装完操作系统后，由用户写到所述存储设备中的数据。
3.根据权利要求1-2中任一项所述的方法，其特征在于，所述方法还包括：
上电后，如果没有收到标识信息，将收到的访问请求中的地址当作逻辑地址并转成第三物理地址后根据所述第三物理地址访问闪存颗粒。
4.一种用于数据存储的方法，其特征在于，由位于主机中的软件底层的逻辑地址处理模块来执行，包括：
接收位于所述主机中的软件上层的逻辑地址发送模块发送的第一逻辑地址；
判断所述逻辑地址属于操作系统数据对应的逻辑地址还是属于用户数据对应的逻辑地址；
当判断所述逻辑地址属于所述操作系统数据对应的逻辑地址时，将所述逻辑地址发送给存储控制器，并向所述存储控制器发送第一标识信息，其中，所述第一标识信息为能够使得所述存储控制器收到所述第一标识信息后将所述第一逻辑地址转换为第一物理地址并根据所述第一物理地址访问闪存颗粒中的数据的信息；
当判断所述逻辑地址属于所述用户数据对应的逻辑地址时，将所述第一逻辑地址转换成第二物理地址后发送给所述存储控制器，并向所述存储控制器发送用于指示发送第二标识信息，其中，所述第二标识信息为能够使得所述存储控制器根据收到的所述第二标识信息使用所述第二物理地址访问所述闪存颗粒中的数据的信息。
5.根据权利要求4所述的方法，其特征在于：
所述操作数据为操作系统软件本身的数据以及操作系统在运行过程中产出的一些数据；
所述用户数据为安装完操作系统后，由用户写到所述存储设备中的数据。
6.一种存储控制器，位于存储设备，所述存储设备还包括与所述存储控制器通信的至少一个闪存颗粒，其特征在于，所述存储控制器包括：接收单元、判断单元、转换单元和访问单元，其中：
所述接收单元用于接收主机发送的用于访问闪存颗粒的第一地址以及用于指示所述第一地址的地址类型的标识信息，所述标识信息为第一标识信息或者第二标识信息；所述第一地址由位于所述主机中的软件底层的逻辑地址处理模块发送，其中，所述逻辑地址处理模块接收到位于所述主机中的软件上层的逻辑地址发送模块发送的第一逻辑地址后，判断所述第一逻辑地址属于操作系统数据对应的逻辑地址还是属于用户数据对应的逻辑地址；当判断所述第一逻辑地址属于所述操作系统数据对应的逻辑地址时，将所述第一逻辑地址发送给存储控制器，并向所述存储控制器发送所述第一标识信息，此时，所述第一地址为所述第一逻辑地址；当判断所述第一逻辑地址属于所述用户数据对应的逻辑地址时，将所述第一逻辑地址转换成第二物理地址后发送给所述存储控制器，并向所述存储控制器发送用于所述第二标识信息，此时，所述第一地址为所述第二物理地址；
所述判断单元用于判断接收到的标识信息为第一标识信息还是第二标识信息；
当所述判断单元判断所述标识信息为所述第一标识信息时，所述转换单元用于将所述接收单元接收到的所述第一地址转换为第一物理地址，所述访问单元用于根据所述转换单元转换得到的所述第一物理地址访问所述闪存颗粒；
当所述判断单元判断所述标识信息为所述第二标识信息时，所述访问单元用于根据所述接收单元接收到的所述第一地址访问所述闪存颗粒。
7.根据权利要求6所述的方法，其特征在于：
所述操作数据为操作系统软件本身的数据以及操作系统在运行过程中产出的一些数据；
所述用户数据为安装完操作系统后，由用户写到所述存储设备中的数据。
8.根据权利要求6-7中任一项所述的方法，其特征在于：
所述判断单元还用于在上电后判断有没有收到标识信息；
所述转换单元还用于当所述判断单元判断没有收到标识信息时，将收到的访问请求中的地址当作逻辑地址并转成第三物理地址；
所述访问单元还用于根据所述转换单元转换得到的所述第三物理地址访问闪存颗粒。
9.一种主机，其特征在于：包括处理器、存储器，所述存储器存储有用于被所述处理器执行的指令，所述处理器通过读取所述指令执行软件程序，所述软件程序包括位于软件上层的逻辑地址发送模块以及位于软件底层的逻辑地址处理模块，其中：
所述逻辑地址发送模块用于向所述逻辑地址处理模块发送第一逻辑地址；
所述逻辑地址处理模块用于接收位于所述逻辑地址发送模块发送的所述第一逻辑地址；
所述逻辑地址处理模块还用于判断所述逻辑地址属于操作系统数据对应的逻辑地址还是属于用户数据对应的逻辑地址；
所述逻辑地址处理模块还用于当判断所述逻辑地址属于所述操作系统数据对应的逻辑地址时，将所述逻辑地址发送给存储控制器，并向所述存储控制器发送第一标识信息，其中，所述第一标识信息为能够使得所述存储控制器收到所述第一标识信息后将所述第一逻辑地址转换为第一物理地址并根据所述第一物理地址访问闪存颗粒中的数据的信息；
所述逻辑地址处理模块还用于当判断所述逻辑地址属于所述用户数据对应的逻辑地址时，将所述第一逻辑地址转换成第二物理地址后发送给所述存储控制器，并向所述存储控制器发送用于指示发送第二标识信息，其中，所述第二标识信息为能够使得所述存储控制器根据收到的所述第二标识信息使用所述第二物理地址访问所述闪存颗粒中的数据的信息。
10.如权利要求9所述的主机，其特征在于：
所述操作数据为操作系统软件本身的数据以及操作系统在运行过程中产出的一些数据；
所述用户数据为安装完操作系统后，由用户写到所述存储设备中的数据。
11.一种存储设备，其特征在于，包括如权利要求6-8中任一项所述的存储控制器，包括至少一个闪存颗粒。
12.一种存储系统，其特征在于，包括如权利要求11存储设备，如权利要求9-10中任一项所述的主机。
CN201510800479.1A 2015-11-19 2015-11-19 存储数据访问方法及相关的控制器、设备、主机和系统 Active CN105353989B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201510800479.1A CN105353989B (zh) 2015-11-19 2015-11-19 存储数据访问方法及相关的控制器、设备、主机和系统
EP16865742.7A EP3370155B1 (en) 2015-11-19 2016-11-16 Storage data access method, related controller, device, host, and system
PCT/CN2016/106000 WO2017084565A1 (zh) 2015-11-19 2016-11-16 存储数据访问方法及相关的控制器、设备、主机和系统
KR1020187017018A KR102104288B1 (ko) 2015-11-19 2016-11-16 저장된 데이터에 액세스하기 위한 방법, 및 관련 컨트롤러, 장치, 호스트와 시스템
US15/983,592 US10783086B2 (en) 2015-11-19 2018-05-18 Method and apparatus for increasing a speed of accessing a storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510800479.1A CN105353989B (zh) 2015-11-19 2015-11-19 存储数据访问方法及相关的控制器、设备、主机和系统

Publications (2)

Publication Number Publication Date
CN105353989A true CN105353989A (zh) 2016-02-24
CN105353989B CN105353989B (zh) 2018-12-28

Family

ID=55329967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510800479.1A Active CN105353989B (zh) 2015-11-19 2015-11-19 存储数据访问方法及相关的控制器、设备、主机和系统

Country Status (5)

Country Link
US (1) US10783086B2 (zh)
EP (1) EP3370155B1 (zh)
KR (1) KR102104288B1 (zh)
CN (1) CN105353989B (zh)
WO (1) WO2017084565A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106339182A (zh) * 2016-08-25 2017-01-18 曾美枝 存储器管理方法和装置
WO2017084565A1 (zh) * 2015-11-19 2017-05-26 华为技术有限公司 存储数据访问方法及相关的控制器、设备、主机和系统
CN110175138A (zh) * 2018-02-20 2019-08-27 三星电子株式会社 支持高速缓存的物理地址验证的存储装置及操作其的方法
CN111913900A (zh) * 2020-07-21 2020-11-10 大唐微电子技术有限公司 一种主机与外接设备通信的方法、存储介质和电子装置
CN111949557A (zh) * 2019-05-16 2020-11-17 北京兆易创新科技股份有限公司 一种数据读取方法、装置及存储设备
CN111949213A (zh) * 2020-07-28 2020-11-17 新华三半导体技术有限公司 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法
CN112445766A (zh) * 2019-08-31 2021-03-05 华为技术有限公司 一种终端碎片整理方法、装置以及终端
CN113127402A (zh) * 2021-04-29 2021-07-16 广东湾区智能终端工业设计研究院有限公司 一种spi访问控制方法、系统、计算设备及存储介质
CN114756488A (zh) * 2022-06-15 2022-07-15 珠海妙存科技有限公司 一种eMMC总线调度方法、系统、装置及存储介质

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110362509B (zh) * 2018-04-10 2024-04-12 北京忆恒创源科技股份有限公司 统一地址转换方法与统一地址空间
KR20200122685A (ko) * 2019-04-18 2020-10-28 에스케이하이닉스 주식회사 메모리 시스템 내에서 서로 다른 종류의 데이터를 처리하기 위한 장치 및 방법
US12001727B2 (en) * 2020-08-28 2024-06-04 Micron Technology, Inc. Techniques for managed NAND translation with embedded memory systems
CN114124883B (zh) * 2021-10-12 2023-09-12 鸬鹚科技(深圳)有限公司 基于云存储地址的数据访问方法、装置、计算机设备及介质
CN114489510A (zh) * 2022-01-28 2022-05-13 维沃移动通信有限公司 数据读取方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023817A (zh) * 2010-12-03 2011-04-20 深圳市江波龙电子有限公司 一种存储设备数据的读写控制方法及系统
US20130120925A1 (en) * 2011-11-10 2013-05-16 Young-Jin Park Memory module, board assembly and memory system including the same, and method of operating the memory system
CN103914395A (zh) * 2013-01-06 2014-07-09 北京忆恒创源科技有限公司 用于存储设备的地址映射方法
CN103946828A (zh) * 2013-10-29 2014-07-23 华为技术有限公司 数据处理系统和数据处理的方法
CN104252429A (zh) * 2014-09-03 2014-12-31 英业达科技有限公司 存储控制装置与供其调用其地址的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6907600B2 (en) * 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
US8307194B1 (en) * 2003-08-18 2012-11-06 Cray Inc. Relaxed memory consistency model
US7644239B2 (en) * 2004-05-03 2010-01-05 Microsoft Corporation Non-volatile memory cache performance improvement
WO2006018307A2 (en) * 2004-08-18 2006-02-23 Jaluna Sa Operating systems
US7490214B2 (en) * 2006-06-12 2009-02-10 Sun Microsystems, Inc. Relocating data from a source page to a target page by marking transaction table entries valid or invalid based on mappings to virtual pages in kernel virtual memory address space
KR100823171B1 (ko) * 2007-02-01 2008-04-18 삼성전자주식회사 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
CN101324867B (zh) * 2007-06-16 2011-07-20 深圳市硅格半导体有限公司 基于半导体存储介质的数据管理装置及管理方法
US20090271562A1 (en) * 2008-04-25 2009-10-29 Sinclair Alan W Method and system for storage address re-mapping for a multi-bank memory device
US8024620B2 (en) * 2008-07-25 2011-09-20 Freescale Semiconductor, Inc. Dynamic address-type selection control in a data processing system
US8327066B2 (en) * 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
KR20100082185A (ko) * 2009-01-08 2010-07-16 삼성전자주식회사 플래시 메모리, 캐시 메모리, 그리고 제어기를 포함하는 사용자 장치
KR101736384B1 (ko) * 2010-09-29 2017-05-16 삼성전자주식회사 비휘발성 메모리 시스템
JP5323030B2 (ja) * 2010-12-01 2013-10-23 株式会社東芝 メモリ装置及びメモリ制御方法
KR20140057454A (ko) * 2012-11-02 2014-05-13 삼성전자주식회사 비휘발성 메모리 장치 및 이와 통신하는 호스트 장치
US9575884B2 (en) * 2013-05-13 2017-02-21 Qualcomm Incorporated System and method for high performance and low cost flash translation layer
JP6307962B2 (ja) * 2014-03-19 2018-04-11 日本電気株式会社 情報処理システム、情報処理方法、及び、情報処理プログラム
CN105005536B (zh) * 2015-07-01 2019-08-06 忆正科技（武汉）有限公司 固态存储设备、主机的工作方法及固态存储设备、主机
US10331364B2 (en) * 2015-10-16 2019-06-25 Cnex Labs, Inc. Method and apparatus for providing hybrid mode to access SSD drive
CN105353989B (zh) * 2015-11-19 2018-12-28 华为技术有限公司 存储数据访问方法及相关的控制器、设备、主机和系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023817A (zh) * 2010-12-03 2011-04-20 深圳市江波龙电子有限公司 一种存储设备数据的读写控制方法及系统
US20130120925A1 (en) * 2011-11-10 2013-05-16 Young-Jin Park Memory module, board assembly and memory system including the same, and method of operating the memory system
CN103914395A (zh) * 2013-01-06 2014-07-09 北京忆恒创源科技有限公司 用于存储设备的地址映射方法
CN103946828A (zh) * 2013-10-29 2014-07-23 华为技术有限公司 数据处理系统和数据处理的方法
CN104252429A (zh) * 2014-09-03 2014-12-31 英业达科技有限公司 存储控制装置与供其调用其地址的方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017084565A1 (zh) * 2015-11-19 2017-05-26 华为技术有限公司 存储数据访问方法及相关的控制器、设备、主机和系统
US10783086B2 (en) 2015-11-19 2020-09-22 Huawei Technologies Co., Ltd. Method and apparatus for increasing a speed of accessing a storage device
CN106339182A (zh) * 2016-08-25 2017-01-18 曾美枝 存储器管理方法和装置
CN110175138B (zh) * 2018-02-20 2023-07-21 三星电子株式会社 支持高速缓存的物理地址验证的存储装置及操作其的方法
CN110175138A (zh) * 2018-02-20 2019-08-27 三星电子株式会社 支持高速缓存的物理地址验证的存储装置及操作其的方法
CN111949557A (zh) * 2019-05-16 2020-11-17 北京兆易创新科技股份有限公司 一种数据读取方法、装置及存储设备
CN111949557B (zh) * 2019-05-16 2024-01-23 兆易创新科技集团股份有限公司 一种数据读取方法、装置及存储设备
CN112445766A (zh) * 2019-08-31 2021-03-05 华为技术有限公司 一种终端碎片整理方法、装置以及终端
CN111913900A (zh) * 2020-07-21 2020-11-10 大唐微电子技术有限公司 一种主机与外接设备通信的方法、存储介质和电子装置
CN111913900B (zh) * 2020-07-21 2024-05-31 大唐微电子技术有限公司 一种主机与外接设备通信的方法、存储介质和电子装置
CN111949213B (zh) * 2020-07-28 2022-08-30 新华三半导体技术有限公司 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法
CN111949213A (zh) * 2020-07-28 2020-11-17 新华三半导体技术有限公司 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法
WO2022227473A1 (zh) * 2021-04-29 2022-11-03 广东湾区智能终端工业设计研究院有限公司 一种spi访问控制方法、系统、计算设备及存储介质
CN113127402A (zh) * 2021-04-29 2021-07-16 广东湾区智能终端工业设计研究院有限公司 一种spi访问控制方法、系统、计算设备及存储介质
CN113127402B (zh) * 2021-04-29 2024-05-14 广东湾区智能终端工业设计研究院有限公司 一种spi访问控制方法、系统、计算设备及存储介质
CN114756488A (zh) * 2022-06-15 2022-07-15 珠海妙存科技有限公司 一种eMMC总线调度方法、系统、装置及存储介质

Also Published As

Publication number Publication date
KR20180082579A (ko) 2018-07-18
EP3370155A4 (en) 2018-11-14
US10783086B2 (en) 2020-09-22
CN105353989B (zh) 2018-12-28
EP3370155A1 (en) 2018-09-05
US20180267901A1 (en) 2018-09-20
EP3370155B1 (en) 2021-12-22
WO2017084565A1 (zh) 2017-05-26
KR102104288B1 (ko) 2020-04-24

Similar Documents

Publication Publication Date Title
CN105353989A (zh) 存储数据访问方法及相关的控制器、设备、主机和系统
EP3377965B1 (en) Data processing method, device, and system
CN110297608B (zh) 数据的处理方法、装置和存储介质
CN101216781B (zh) 一种多处理器系统、装置及方法
CN115357540B (zh) 存储系统及其计算存储处理器、固体硬盘和数据读写方法
CN105335309A (zh) 一种数据传输方法及计算机
CN103365717A (zh) 内存访问方法、装置及系统
CN109451098A (zh) Fpga加速卡mac地址配置方法、装置及加速卡
CN108647131B (zh) 运行日志的输出系统
CN111756858B (zh) 嵌入式设备的远程开发处理系统、方法及装置
CN110704365A (zh) 一种基于fpga的重构装置
CN105630727A (zh) 多SoC节点之间的访问方法、装置和系统
CN116860391A (zh) Gpu算力资源调度方法、装置、设备和介质
CN104915302A (zh) 数据传输处理方法和数据传输器
CN105094742A (zh) 一种写数据的方法和设备
CN105512091A (zh) 一种内存分配方法及装置
CN115883022B (zh) Dma传输控制方法、装置、电子设备及可读存储介质
CN107408071A (zh) 一种内存访问方法、装置和系统
CN101488119B (zh) 地址译码方法、装置及单板
CN108182157A (zh) 一种实现异构混合内存的方法、bmc、装置及存储介质
CN105068965A (zh) 基于I2C总线的NAND Flash存储方法及系统
CN104394100A (zh) 信用分配方法和交换机
CN112770356B (zh) 数据传输方法和电子设备
CN103812893A (zh) 虚拟桌面外部设备传输方法及系统
CN101206620A (zh) 嵌入式系统及其接口装置与非易失性存储器的更新方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant