CN110175138B - 支持高速缓存的物理地址验证的存储装置及操作其的方法 - Google Patents

支持高速缓存的物理地址验证的存储装置及操作其的方法 Download PDF

Info

Publication number
CN110175138B
CN110175138B CN201811454417.XA CN201811454417A CN110175138B CN 110175138 B CN110175138 B CN 110175138B CN 201811454417 A CN201811454417 A CN 201811454417A CN 110175138 B CN110175138 B CN 110175138B
Authority
CN
China
Prior art keywords
meta
information
signature information
value
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811454417.XA
Other languages
English (en)
Other versions
CN110175138A (zh
Inventor
金东佑
卢载善
尹松虎
李京伯
郑郁翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180064106A external-priority patent/KR102651408B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110175138A publication Critical patent/CN110175138A/zh
Application granted granted Critical
Publication of CN110175138B publication Critical patent/CN110175138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0873—Mapping of cache memory to specific storage devices or parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Storage Device Security (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

公开了一种支持高速缓存的物理地址验证的存储装置及操作其的方法。所述存储装置包括：解扰模块，被配置为将包括逻辑区块地址(LBA)信息和第一元信息的读取命令的至少部分解扰为第一签名信息和用于访问闪存的第一物理地址(PA)信息。比较模块被设置，其中，所述比较模块被配置为比较第一签名信息与存储的签名信息，从而确定第一签名信息与存储的签名信息之间相等或不等。访问模块被设置，其中，访问模块被配置为在所述比较模块确定相等时，使用第一PA信息来访问闪存的数据区域。

Description

支持高速缓存的物理地址验证的存储装置及操作其的方法
本申请要求于2018年2月20日提交到韩国知识产权局的第10-2018-0019784号韩国专利申请的优先权和2018年6月4日提交到韩国知识产权局的第10-2018-0064106号韩国专利申请的优先权，所述韩国专利申请的公开通过整体引用包含于此。
技术领域
本公开涉及存储装置以及操作该存储装置的方法。
背景技术
为了读取存储在包括闪存的存储装置中的数据，主机可将要读取的数据的逻辑区块地址(LBA)传送到存储装置。然后，在存储装置例如使用FTL(闪存转换层)将从主机接收的LBA转换为用于访问闪存的物理地址(PA)之后，存储装置可向主机提供寻址到PA的数据。
在另一种情况下，主机可包括缓存表以高速缓存关于在存储装置中使用的PA的信息。基于这样的配置，主机将LBA和映射到LBA的高速缓存的PA发送至存储装置，存储装置可使用从主机接收的高速缓存的PA来直接访问闪存，而不需要LBA到PA的转换。
然而，在这样的后一种情况下，由于不能保证高速缓存在主机中的PA一直有效，所以存储装置需要检查从主机接收的PA是否具有在LBA-PA映射关系中的有效值。
发明内容
本公开的多个方面提供一种存储装置，所述存储装置用于在主机高速缓存存储装置的PA(物理地址)的架构中，以简单且有效率的方式检查从主机提供的高速缓存的PA的有效性。
本公开的多个方面还提供一种操作存储装置的方法，所述存储装置用于在主机高速缓存存储装置的PA的架构中，以简单且有效率的方式检查从主机提供的高速缓存的PA的有效性。
本公开的多个方面不限于以上提到的那些，本领域的技术人员将从以下描述清楚地理解没有提到的另外的方面。
根据本公开的一个方面，提供一种存储装置，所述存储装置包括：解扰模块，从主机接收包括逻辑区块地址(LBA)信息和第一元信息的读取命令，并对第一元信息进行解扰，以获得第一签名信息和用于访问闪存的第一物理地址(PA)信息。比较模块被设置，以比较第一签名信息的值与第二签名信息(例如，预先存储的)的值，以确定第一签名信息的值与第二签名信息的值是否彼此相等。访问模块被设置，其中，当第一签名信息的值与第二签名信息的值彼此相等时，访问模块使用第一PA信息来访问闪存的数据区域。
根据本公开的另一方面，提供一种存储装置，所述存储装置包括：解扰模块，从主机接收包括逻辑区块地址(LBA)信息和第一元信息的读取命令，并对第一元信息进行解扰，以获得第一签名信息和用于访问闪存的第一物理地址(PA)信息。比较模块被设置，其中，比较模块比较第一签名信息的值与预先存储的第二签名信息的值，以确定第一PA信息的有效性。
根据本公开的另一方面，提供一种存储装置，所述存储装置包括：解扰模块，从主机接收包括逻辑区块地址(LBA)信息和第一元信息的读取命令，并对第一元信息进行解扰，以获得第一签名信息和用于访问闪存的第一物理地址(PA)信息。比较模块被设置，其中，比较模块比较第一签名信息的值与闪存的元区域中的第二签名信息的值，以确定第一PA信息的有效性。
根据本公开的另一方面，提供一种用于操作存储装置的方法，所述方法包括：从主机接收包括逻辑区块地址(LBA)信息和第一元信息的读取命令，并对第一元信息进行解扰，以获得第一签名信息和用于访问闪存的第一物理地址(PA)信息。还执行用于比较第一签名信息的值与预先存储的第二签名信息的值以确定第一PA信息的有效性的操作。
附图说明
通过参照附图详细描述本公开的示例实施例，本公开的以上和其他方面和特征将变得更加明显，其中：
图1是示出根据本公开的实施例的半导体系统的框图；
图2是示出根据本公开的实施例的主机和存储装置的详细框图；
图3是示出根据本公开的实施例的由图2的主机和存储装置执行的一系列的操作的示意图；
图4是用于解释图2的元区域的实施例的示意图；
图5是示出由图2的加扰模块执行的操作的示意图；
图6是示出根据本公开的实施例的主机和存储装置的配置和操作的框图；
图7是示出根据本公开的实施例的主机和存储装置的配置和操作的框图；
图8是示出根据本公开的实施例的主机和存储装置的配置和操作的框图；
图9是示出根据本公开的实施例的主机和存储装置的配置和操作的框图；
图10是示出根据本公开的实施例的主机和存储装置的配置和操作的框图；
图11是示出根据本公开的实施例的主机和存储装置的配置和操作的框图；
图12是示出根据本公开的实施例的主机和存储装置的配置和操作的框图；
图13是用于解释图12的元区域的示例的示意图；
图14是示出根据本公开的实施例的主机和存储装置的配置和操作的框图。
具体实施方式
现在将参照示出本发明的优选实施例的附图更全面地描述本发明。然而，本发明可以以许多不同的形式实现，并且不应被解释为限于在此阐述的实施例；相反，提供这些实施例使得本公开将是彻底和完整的，并将向本领域的技术人员全面地传达本发明的范围。相同的参考标号始终表示相同的元件。
将理解，虽然术语第一、第二、第三等在此可用于描述各种元件、组件、区域、层、和/或部分，但是这些元件、组件、区域、层、和/或部分不应被这些术语限制。这些术语仅用于将一个元件、一个组件、一个区域、一个层、或一个部分与另一个元件、另一个组件、另一个区域、另一个层、或另一个部分区分开来。因此，在不脱离本发明的教导下，以下讨论的第一元件、第一组件、第一区域、第一层、或第一部分可被称为第二元件、第二组件、第二区域、第二层、或第二部分。
在此使用的术语仅用于描述特定实施例的目的而不意在限制本发明。除非上下文另外清楚地指示，否则如在此所使用的单数形式也意在包括复数形式。还将理解，当在本说明书中使用术语“包括”、“包含”、“具有”及其变形时，说明存在陈述的特征、步骤、操作、元件、和/或组件，但不排除存在或添加一个或多个其他特征、步骤、操作、元件、组件、和/或它们的组合。相反，当在本说明书中使用术语“由……组成”时，说明陈述的特征、步骤、操作、元件、和/或组件，并排除额外的特征、步骤、操作、元件、和/或组件。
除非另外定义，否则在此使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解，除非在此处清楚地定义，否则诸如通用词典中定义的术语应被解释为具有与在相关领域的上下文中的含义一致的含义，并且不被理想化或过于形式化地解释。
图1是用于解释根据本公开的实施例的半导体系统的示意图。参照图1，根据本公开的实施例的半导体系统1包括主机100和存储装置200。在本公开的一些实施例中，主机100和存储装置200可通过电气接口(例如，UFS(通用闪存)、SCSI(小型计算机系统接口)、SAS(串行连接SCSI)、SATA(串行高级技术附件)、PCIe(高速外围组件互连)、eMMC(嵌入式多媒体卡)、FC(光纤通道)、ATA(先进技术附件)、IDE(集成驱动器电子装置)、USB(通用串行总线)、和IEEE 1394(火线))彼此连接。然而，本公开的范围不限于此，并且可应用于允许在主机100和存储装置200之间发送数据和接收数据的另外类型的接口。
在下文中，贯穿本公开的核心为了解释清楚和方便的目的，将假设主机100和存储装置200通过UFS电气接口彼此电耦合/电连接来给出描述，主机100是UFS主机，存储装置200是UFS存储器装置，但是本公开的范围不限于此，并且适用于使用包括以上描述的电气接口的其他类型的接口的其他类型的存储装置。
如图1所示，主机100包括应用程序110、驱动器120、主机控制器130、和作为主机接口操作的UIC(通用闪存存储互连层)140。在本公开的一些实施例中，主机100还可包括缓冲存储器。缓冲存储器可用作主机100的主存储器，和/或可用作用于暂时存储数据的高速缓冲存储器、暂存器等。在本公开的一些实施例中，缓冲存储器可包括：包括DRAM(动态随机存取存储器)的易失性存储器，但本公开的范围不限于此。
应用程序110可基于由主机100执行且能在半导体系统1中使用的命令的集合来控制半导体系统1。驱动器120可驱动连接到主机100的存储装置200。例如，驱动器120可：(ⅰ)从应用程序110接收用于控制存储装置200的命令，(ⅱ)使用主机控制器130处理命令，然后(ⅲ)向应用程序110提供其处理结果。应用程序110和驱动器120可以以硬件或软件实现，或被实现为硬件/软件的组合，但本公开的范围不限于此。
主机控制器130控制主机100内的整体操作。例如，响应于从驱动器120接收的写入命令，主机控制器130可通过主机接口140将存储在缓冲存储器中的数据发送至存储装置200。此外，响应于从驱动器120接收的读取命令，主机控制器130还可通过主机接口140从存储装置200接收数据。
主机接口140可通过数据线DIN、DOUT与对应于存储装置200的装置接口的UIC 240交换数据。或者，主机接口140可向存储装置200的UIC 240提供可用于存储装置200的至少部分操作的参考时钟REFCLK。在本公开的一些实施例中，主机100的UIC 140和存储装置200的UIC 240处理主机100和存储装置200之间的连接，并可采用例如MIPI UniPro或MIPI M-PHY。
如所示出的，存储装置200可包括装置控制器230、UIC 240、和非易失性存储器(NVM)250。装置控制器230控制存储装置200内的整体操作。例如，装置控制器230可执行由主机100请求的用于非易失性存储器250的写入数据的操作、读取数据的操作、或擦除数据的操作。因此，与主机100类似，存储装置200还可包括缓冲存储器。
非易失性存储器250可包括闪存、MRAM(磁阻随机存取存储器)、PRAM(相变随机存取存储器)、FeRAM(铁电随机存取存储器)等，但本公开的范围不限于此。然而，为了解释方便的目的，非易失性存储器250将被描述为具有闪存型存储器架构。
图2是用于解释根据本公开的实施例的主机和存储装置的框图。图3是用于解释图2的解扰模块(descramble module)232的操作示例的框图。图4是用于解释图2的元区域(meta region)254的实施例的框图。图5是用于解释图2的加扰模块(scramble module)238的操作示例的框图。
参照图2，根据本公开的实施例的主机100包括命令生成模块132和缓存表134。
在本公开的一些实施例中，命令生成模块132可被实现为图1的主机控制器130的部分，但是本公开的范围不限于此，命令生成模块132可被实现为电连接到主机控制器130的单独的模块。另一方面，在本公开的一些实施例中，缓存表134被加载到图1中描述的缓冲存储器中，主机控制器130或命令生成模块132可通过缓冲存储器访问缓存表134。
命令生成模块132生成包括例如读取命令READ CMD和写入命令WRITE CMD的数据访问命令，并将数据访问命令发送至存储装置200。例如，读取命令READ CMD对应于用于向主机100提供存储在存储装置200的闪存250中的数据的命令，写入命令WRITE CMD对应于用于将与写入命令WRITE CMD一起被主机100提供给存储装置200的数据存储到闪存250的命令。
具体地，当命令生成模块132将读取命令READ CMD发送至存储装置200时，读取命令READ CMD包括关于主机100意图读取的数据的LBA(逻辑区块地址)信息。例如，为了使主机100读取寻址到LBA#5的数据，当主机100将具有LBA#5的值的LBA信息作为读取命令READCMD发送至存储装置200时，存储装置200确定映射到LBA#5的实际PA(物理地址)，并基于PA访问闪存250。
以这样的方式映射到LBA信息的PA信息通过主机100的缓存表134被高速缓存。例如，当映射到LBA#5的PA#5被确定为存储装置200中的值15时，存储装置200可向主机100提供映射到LBA#5的PA#5是15的信息。然后，主机100将映射到LBA#5的PA#5是15的信息插入到缓存表134中。此后，当生成用于读取寻址到LBA#5的数据的读取命令READ CMD时，主机100的命令生成模块132可包括关于读取命令READ CMD中的15的PA#5的信息，并可将该信息发送至存储装置200。以这样的方式，已经接收到主机100上的高速缓存的PA信息的存储装置200可直接和有利地使用高速缓存的PA信息，而不需要为了访问数据进行LBA到PA的转换。
然而，在主机100中管理的缓存表134可能无法总是具有最新的LBA-PA映射信息。例如，当映射到LBA#5的PA#5的值被高速缓存到缓存表134中时，存储装置200的LBA-PA映射关系可能尽可能的改变。因此，当存储装置200从主机100接收到高速缓存的PA信息的提供时，必须确定高速缓存的PA信息的有效性。
组合参照图2和图3，为此(即，确定有效性)，在本实施例中，命令生成模块132生成包括LBA信息LBA 300a和第一元信息META_H 300b的读取命令READ CMD(300)。这里，LBA信息LBA包括要被主机100读取的数据的LBA值，例如，LBA#5的值。
第一元信息META_H被输入到缓存表134中，然后可被提供给命令生成模块132。第一元信息META_H包括第一签名信息SGN_H和第一PA信息PA_H。特别地，第一签名信息SGN_H可包括用于存储装置200确定第一PA信息PA_H的有效性的值，第一PA信息PA_H包括映射到LBA信息LBA的PA值。
在本实施例中，第一元信息META_H是通过对第一签名信息SGN_H和第一PA信息PA_H进行加扰生成的加扰数据，并且第一元信息META_H可在存储装置200中被生成并可被发送至主机100。从而，命令生成模块132将包括LBA信息LBA和从缓存表134提供的第一元信息META_H的读取命令READ CMD发送至存储装置200。
或者，根据本公开的实施例的存储装置200包括解扰模块232、比较模块234、访问模块236和加扰模块238。并且，在这些实施例的一些中，解扰模块232、比较模块234、访问模块236和加扰模块238可被实现为装置控制器230的一部分，但是本公开的范围不限于此，它们可被实现为电连接到装置控制器230的另外的模块。
解扰模块232从主机100接收读取命令READ CMD，并对包括在读取命令READ CMD中的第一元信息META_H进行解扰，以获得第一签名信息SGN_H和用于访问闪存250的第一PA信息PA_H。例如，如图3所示，解扰模块232可使用LBA信息LBA和全局签名信息GSGN(在下文中描述)对第一元信息META_H进行解扰。然而，在本公开的一些实施例中，除了第一签名信息SGN_H 310b和第一PA信息PA_H 310c之外，从第一元信息META_H解扰出的元数据310还可包括校验信息310a。此外，参照图2，闪存250还包括：存储全局签名信息GSGN的全局签名信息存储区域256。
比较模块234(参见例如图2)比较第一签名信息SGN_H的值与先前存储的第二签名信息SGN_D的值，以确定第一PA信息PA_H的有效性。为此，在本公开的一些实施例中，比较模块234可比较第一签名信息SGN_H的值与先前存储的第二签名信息SGN_D的值，以确定值是否彼此相等。
具体地，当第一签名信息SGN_H的值等于第二签名信息SGN_D的值时，比较模块234可确定第一PA信息PA_H的值有效。或者，当第一签名信息SGN_H的值和第二签名信息SGN_D的值彼此不同时，比较模块234可确定第一PA信息PA_H的值无效。
当确定第一PA信息PA_H有效时，访问模块236可使用第一PA信息PA_H访问闪存250的数据区域252。但是，当确定第一PA信息PA_H无效时，访问模块236从闪存250加载第二PA信息，并可使用第二PA信息访问数据区域252。
特别地，当第一签名信息SGN_H的值和第二签名信息SGN_D的值彼此相等时，访问模块236可使用第一PA信息PA_H访问闪存250的数据区域252。但是，当第一签名信息SGN_H的值和第二签名信息SGN_D的值彼此不同时，访问模块236可从闪存250加载第二PA信息，并可使用第二PA信息访问数据区域252。有利地的是，通过以这样的方式比较第一签名信息SGN_H的值与第二签名信息SGN_D的值，可以以简单且高效的方式检查高速缓存的PA的有效性。
加扰模块238对第二签名信息SGN_D和第二PA信息进行加扰，以生成第二元信息META_D。即，加扰模块238可向主机100的缓存表134提供当时存储在存储装置200中的第二签名信息SGN_D和有效的第二PA信息作为第二元信息META_D。
特别地，同时参照图5，加扰模块238可使用LBA信息LBA和稍后要描述的全局签名信息GSGN来对第二签名信息SGN_D 320b和第二PA信息PA 320c进行加扰。另一方面，在本公开的一些实施例中，除了第二签名信息SGN_D和第二PA信息PA，要被加扰的元数据320还可包括校验信息320a。
第二签名信息SGN_D可被存储在闪存250的元区域254中。在这种情况下，比较模块234可比较第一签名信息SGN_H的值与存储在元区域254中的第二签名信息SGN_D的值，以确定值是否彼此相等。
现在参照图1到图4，元区域254可包括多个元区域，例如，第一元区域2542和第二元区域2544。第一元区域2542可存储第一LBA集合的第一元区域签名信息SGN_D1。换言之，第一区域2542可存储在包括LBA#1到LBA#5的第一LBA集合中具有相同的值(例如，1)的第一元区域签名信息SGN_D1。此外，第一元区域签名信息SGN_D1还可在与LBA#1到LBA#5对应的PA#1到PA#5中具有相同的值。
第二元区域2544可存储不同于第一LBA集合的第二LBA集合的第二元区域签名信息SGN_D2。换言之，第二区域2544可存储在包括LBA#6到LBA#10的第二LBA集合中具有相同的值(例如，5)的第二元区域签名信息SGN_D2。此外，第二元区域签名信息SGN_D2还可在与LBA#6到LBA#10对应的PA#6到PA#10中具有相同的值。
根据LBA信息LBA的值，预先存储在存储装置200中的第二签名信息SGN_D可被确定为第一元区域签名信息SGN_D1或第二元区域签名信息SGN_D2。例如，当LBA信息LBA对应于LBA#5时，第二签名信息SGN_D可被确定为第一元区域签名信息SGN_D1，当LBA信息LBA对应于LBA#8时，第二签名信息SGN_D可被确定为第二元区域签名信息SGN_D2。
在本公开的一些实施例中，主机100和存储装置200可通过图1中描述的数据线DIN、DOUT彼此发送和接收数据访问命令和数据。现在将参照图6到图14的实施例描述根据本公开的各种实施例的存储装置200的操作。
图6是用于解释根据本公开的实施例的主机和存储装置的操作的框图。参照图6，在本实施例中，存储装置200可生成LBA#5的第二元信息META_D，并向主机100的缓存表134提供第二元信息META_D。首先，假设存储装置200的元区域254中的第一元区域2542是对应于LBA#5的元区域。加扰模块238对第一元区域2542的第一元区域签名信息SGN_D1(即，第二签名信息SGN_D)和第二PA信息进行加扰，以生成第二元信息META_D。
例如，当在当前的存储装置200上的第一元区域2542的第一元区域签名信息SGN_D1的值是1，并且存储在第一元区域2542中的第二PA信息的值是15时，加扰模块238在假设映射到LBA#5的PA#5的值15是有效的情况下，执行加扰。
特别地，如上所述，加扰模块238可一起使用LBA信息和具有值10的全局签名信息GSGN，来生成第二元信息META_D。
由加扰模块238生成的第二元信息META_D可被发送至主机100，并被插入到缓存表134中。如图6所示，缓存表134可包括包含LBA字段134a、元信息字段134b、有效标记字段134c的记录，但本公开的范围不限于此，记录的内部形式可以是各种各样的。在本实施例中，有效标记字段134c具有第一值(例如，“V”)，第一值的意义为：与LBA#5一起存储在缓存表134中的META#5具有有效值。
图7是用于解释根据本公开的实施例的主机和存储装置的操作的框图。参照图7，在本实施例中，主机100的命令生成模块132生成包括LBA#5的LBA信息300a和从缓存表134提供的第一元信息META_H 300b的读取命令READ CMD。此外，命令生成模块132将读取命令READ CMD发送至存储装置200。
存储装置200的解扰模块232从主机100接收读取命令READ CMD，并对第一元信息META_H进行解扰，以获得第一签名信息SGN_H和用于访问闪存250的第一PA信息PA_H。在本实施例中，假设通过对第一元信息META_H进行解扰获得的第一签名信息SGN_H的值是1，第一PA信息PA_H的值是15。
存储装置200的比较模块234比较通过对第一元信息META_H进行解扰获得的第一签名信息SGN_H的值与预先存储的第二签名信息SGN_D的值。在本实施例中，假设元区域254中的第一元区域2542是对应于LBA#5的元区域，比较模块234比较作为第一签名信息SGN_H的值的1与作为第一元区域签名信息SGN_D1(即，第二签名信息META_D)的值的1，以确定通过对第一元信息META_H进行解扰获得的第一PA信息PA_H的有效性。
由于第一签名信息SGN_H的值与第二签名信息SGN_D的值相同，所以存储装置200的访问模块236认为通过对第一元信息META_H进行解扰获得的第一PA信息PA_H有效，使用第一PA信息PA_H来访问闪存250的数据区域252，并将访问到的数据发送至主机100。
图8是用于解释根据本公开的实施例的主机和存储装置的操作的框图。参照图8，本实施例与图7的实施例的不同之处在于：第二签名信息SGN_D的值变为2。作为第二签名信息SGN_D的值的改变的原因，例如，存在主机100将写入命令WRITE CMD发送至存储装置200的情况、在存储装置200内执行垃圾回收的情况等。这将在后面参照图9到图14进行描述。
与图7的实施例相似，主机100的命令生成模块132生成包括LBA#5的LBA信息300a和从缓存表134提供的第一元信息META_H 300b的读取命令READ CMD，并将读取命令READCMD发送至存储装置200。
存储装置200的解扰模块232从主机100接收读取命令READ CMD，并对第一元信息META_H进行解扰，以获得第一签名信息SGN_H和用于访问闪存250的第一PA信息PA_H。在本实施例中，假设通过对第一元信息META_H进行解扰获得的第一签名信息SGN_H的值是1，第一PA信息PA_H的值是15。
存储装置200的比较模块234比较通过对第一元信息META_H进行解扰获得的第一签名信息SGN_H的值与预先存储的第二签名信息SGN_D的值。在本实施例中，假设元区域254中的第一元区域2542是对应于LBA#5的元区域，比较模块234比较作为第一签名信息SGN_H的值的1与作为第一元区域签名信息SGN_D1(即，第二签名信息SGN_D)的值的2，以确定通过对第一元信息META_H进行解扰获得的第一PA信息PA_H的有效性。
由于第一签名信息SGN_H的值与第二签名信息SGN_D的值彼此不同，所以存储装置200的访问模块236认为通过对第一元信息META_H进行解扰获得的第一PA信息PA_H无效。结果，访问模块236使用从闪存250新加载的第二PA信息而不是第一PA信息PA_H，来访问数据区域252，并将访问到的数据发送至主机100。
图9是用于解释根据本公开的实施例的主机和存储装置的操作的框图。参照图9，在本实施例中，主机100可将写入命令WRITE CMD发送至存储装置200。例如，主机100可将要写入的数据的LBA信息和要写入的数据发送至存储装置200。
在这种情况下，由于在存储装置200内定义的LBA-PA映射关系被重新形成，所以主机100可在将写入命令WRITE CMD发送至存储装置200的同时，通过将缓存表134中的记录的有效标记字段134c改变为第二值(例如，“IV”)来使高速缓存的记录无效。
在本实施例中，存储装置200还包括WMC管理模块239。WMC管理模块239是这样的模块：当从主机100接收到写入命令WRITE CMD时，使用写映射缓存(WMC)表260来管理与包含在写入命令WRITE CMD中的LBA信息相关联的PA信息和签名信息。
例如，当从主机100接收到LBA#5的写入命令WRITE CMD时，WMC管理模块239将在与LBA#5关联的同时新确定的PA#5的值以及通过改变(例如，增加1)与LBA#5对应的第一元区域2542的第一元区域签名信息SGN_D1获得的值，插入写映射缓存表260中。如图9所示，写映射缓存表260可包括包含LBA字段260a、PA字段260b、和第二签名信息字段260c的记录，但本公开的范围不限于此，记录的内部形式可以是各种各样的。
图10是用于解释根据本公开的实施例的主机和存储装置的操作的框图。参照图10，在本实施例中，主机100的命令生成模块132生成包括LBA#5的LBA信息300a和从缓存表134提供的第一元信息META_H 300b的读取命令READ CMD。此外，命令生成模块132将读取命令READ CMD发送至存储装置200。
存储装置200的解扰模块232从主机100接收读取命令READ CMD，并对第一元信息META_H进行解扰，以获得第一签名信息SGN_H和用于访问闪存250的第一PA信息PA_H。在本实施例中，假设通过对第一元信息META_H进行解扰获得的第一签名信息SGN_H的值是2，第一PA信息PA_H的值是21。
存储装置200的比较模块234比较通过对第一元信息META_H进行解扰获得的第一签名信息SGN_H的值与预先存储的第二签名信息SGN_D的值。与图7的情况不同，在本实施例中，比较模块234比较作为第一签名信息SGN_H的值的2与作为存储在写映射缓存表260中的值的2，以确定通过对第一元信息META_H进行解扰获得的第一PA信息PA_H的有效性。
由于第一签名信息SGN_H的值与存储在写映射缓存表260中的第二签名信息SGN_D的值相同，所以存储装置200的访问模块236认为通过对第一元信息META_H进行解扰获得的第一PA信息PA_H有效，使用第一PA信息PA_H来访问闪存250的数据区域252，并将访问到的数据发送至主机100。
图11是用于解释根据本公开的实施例的主机和存储装置的操作的框图。参照图11，本实施例与图10的实施例的不同之处在于：通过对第一元信息META_H进行解扰获得的第一签名信息SGN_H的值是1，第一PA信息PA_H的值是15。
如在图10的实施例中那样，主机100的命令生成模块132生成包括LBA#5的LBA信息300a和从缓存表134提供的第一元信息META_H 300b的读取命令READ CMD，并将读取命令READ CMD发送至存储装置200。
存储装置200的解扰模块232从主机100接收读取命令READ CMD，并对第一元信息META_H进行解扰，以获得第一签名信息SGN_H和用于访问闪存250的第一PA信息PA_H。
存储装置200的比较模块234比较通过对第一元信息META_H进行解扰获得的第一签名信息SGN_H的值与预先存储的第二签名信息SGN_D的值。与图8的情况不同，在本实施例中，比较模块234比较作为第一签名信息SGN_H的值的1与作为存储在写映射缓存表260中的值的2，以确定通过对第一元信息META_H进行解扰获得的第一PA信息PA_H的有效性。
由于第一签名信息SGN_H的值与第二签名信息SGN_D的值彼此不同(即，1≠2)，所以存储装置200的访问模块236认为通过对第一元信息META_H进行解扰获得的第一PA信息PA_H无效。结果，访问模块236使用从闪存250新加载的第二PA信息而不是第一PA信息PA_H来访问数据区域252，并将访问到的数据发送至主机100。
图12是用于解释根据本公开的实施例的主机和存储装置的操作的框图，
图13是用于解释图12的元区域的示例的框图。参照图12，可对存储装置200的数据区域252执行垃圾回收。可在数据区域252的整个区域中执行垃圾回收，或可在数据区域252的一些区域中执行垃圾回收。在这种情况下，在其中执行垃圾回收的数据区域252的区域上的先前的LBA-PA映射关系可被全部无效。
在本实施例中，存储装置250还可包括垃圾回收模块(GC模块)270。当对数据区域252的至少部分执行垃圾回收时，垃圾回收模块270改变第一元区域签名信息SGN_D1的值或第二元区域签名信息SGN_D2的值。例如，同时参照图12和图13，可知：与第一元区域2542对应的LBA#1到LBA#5的PA#1到PA#5的值被改变，因此垃圾回收模块270将第一元区域签名信息SGN_D1的值从1改变为2。
结果，针对受到垃圾回收影响的LBA从主机100提供的高速缓存的PA被处理为必然的无效值，此后，存储装置250使用从闪存250新加载的第二PA信息来访问数据区域252。
图14是用于解释根据本公开的实施例的主机和存储装置的操作的框图。参照图14，如在图12的实施例中那样，当对存储装置250的数据区域252的整个区域或部分区域执行垃圾回收，并且垃圾回收模块270改变第一元区域签名信息SGN_D1的值或第二元区域签名信息SGN_D2的值时，可能发生溢出。
例如，当第一元区域签名信息SGN_D1的值由n位表示时，第一元区域签名信息SGN_D1可具有的值在0到2n-1的范围内。当n为4时，第一元区域签名信息SGN_D1可具有的值在0到7的范围内。
当垃圾回收模块270增加1，以改变第一元区域签名信息SGN_D1的值时，如果该值是超出范围的值2n，则该值可能无法由n位表示。因此，当第一元区域签名信息SGN_D1的值或第二元区域签名信息SGN_D2的值被改变，并且发生溢出情况时，作为响应，垃圾回收模块270将改变的第一元区域签名信息SGN_D1的值或改变的第二元区域签名信息SGN_D2的值重置为，例如，0。此外，当第一元区域签名信息SGN_D1的值或第二元区域签名信息SGN_D2的值被改变，并且发生溢出时，垃圾回收模块270将全局签名信息GSGN的值改变为另一个值。例如，如图14所示，全局签名信息GSGN的值从10变为50，在此情况下，垃圾回收模块270将改变的第一元区域签名信息SGN_D1的值或改变的第二元区域签名信息SGN_D2的值重置。
因此，如上所述，并根据本公开的各种实施例，可以在主机进行操作以高速缓存存储装置的PA的架构中，以简单且高效的方式检查由主机提供的高速缓存的PA的有效性。
总结具体实施方式，本领域的技术人员将理解，在实质上不脱离本公开的原理的情况下，可对优选实施例进行各种变形和修改。因此，本公开的公开的优选实施例仅被一般性和描述性地使用，而非为了限制的目的被使用。

Claims (5)

1.一种存储装置，包括：
解扰模块，从外部装置接收读取命令，并被配置为：将包括逻辑区块地址信息和第一元信息的读取命令的至少部分解扰为第一签名信息和用于访问存储器的第一物理地址信息；
比较模块，与所述解扰模块连接，并被配置为：比较第一签名信息与存储的签名信息，从而确定第一签名信息与存储的签名信息之间相等还是不等；
访问模块，与所述比较模块连接，并被配置为：在所述比较模块确定相等时，使用第一物理地址信息来访问存储器的数据区域；以及
垃圾回收模块，与元区域连接，并被配置为：在对数据区域的至少部分执行垃圾回收时，改变第一元区域签名信息的值或第二元区域签名信息的值，
其中，存储器是闪存；
其中，存储的签名信息是第二签名信息；
其中，闪存包括存储第二签名信息的元区域；
其中，元区域包括：第一元区域和第二元区域；
其中，第一元区域存储关于第一逻辑区块地址集合的第一元区域签名信息，第二元区域存储关于与第一逻辑区块地址集合不同的第二逻辑区块地址集合的第二元区域签名信息；
其中，根据逻辑区块地址信息的值，第二签名信息等于第一元区域签名信息或第二元区域签名信息；
其中，闪存还包括：存储全局签名信息的全局签名信息存储区域；并且
其中，所述垃圾回收模块还被配置为：当(ⅰ)第一元区域签名信息的值或第二元区域签名信息的值被改变且发生溢出以及(ⅱ)所述垃圾回收模块将全局签名信息的值改变为另外的值时，将改变的第一元区域签名信息的值或改变的第二元区域签名信息的值重置。
2.根据权利要求1所述的存储装置，其中，所述访问模块还被配置为：在所述比较模块确定不等时，从存储器加载第二物理地址信息，并使用第二物理地址信息来访问数据区域。
3.根据权利要求1所述的存储装置，其中，所述解扰模块使用全局签名信息对第一元信息进行解扰。
4.根据权利要求1所述的存储装置，还包括：
加扰模块，与元区域连接，并被配置为：使用全局签名信息来对第二签名信息和与第二签名信息相关联的第二物理地址信息进行加扰，从而生成第二元信息。
5.根据权利要求1所述的存储装置，还包括：
写映射缓存管理模块，从外部装置接收写入命令，并被配置为：当从主机接收到写入命令时，使用写映射缓存表来管理与包括在写入命令中的逻辑区块地址信息相关联的物理地址信息和签名信息。
CN201811454417.XA 2018-02-20 2018-11-30 支持高速缓存的物理地址验证的存储装置及操作其的方法 Active CN110175138B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180019784 2018-02-20
KR10-2018-0019784 2018-02-20
KR1020180064106A KR102651408B1 (ko) 2018-02-20 2018-06-04 스토리지 디바이스 및 스토리지 디바이스의 동작 방법
KR10-2018-0064106 2018-06-04

Publications (2)

Publication Number Publication Date
CN110175138A CN110175138A (zh) 2019-08-27
CN110175138B true CN110175138B (zh) 2023-07-21

Family

ID=63683671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811454417.XA Active CN110175138B (zh) 2018-02-20 2018-11-30 支持高速缓存的物理地址验证的存储装置及操作其的方法

Country Status (3)

Country Link
US (2) US10997066B2 (zh)
EP (1) EP3528129B1 (zh)
CN (1) CN110175138B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923202B2 (en) 2018-08-03 2021-02-16 Micron Technology, Inc. Host-resident translation layer triggered host refresh
US11263124B2 (en) * 2018-08-03 2022-03-01 Micron Technology, Inc. Host-resident translation layer validity check
US10795828B2 (en) * 2018-08-10 2020-10-06 Micron Technology, Inc. Data validity tracking in a non-volatile memory
US10852964B2 (en) * 2018-09-25 2020-12-01 Micron Technology, Inc. Host-resident translation layer validity check techniques
US11226907B2 (en) 2018-12-19 2022-01-18 Micron Technology, Inc. Host-resident translation layer validity check techniques
US11226894B2 (en) 2018-12-21 2022-01-18 Micron Technology, Inc. Host-based flash memory maintenance techniques

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101149707A (zh) * 2006-08-15 2008-03-26 英特尔公司 将翻译后援缓冲器同步到扩充的分页表
CN103026346A (zh) * 2010-07-27 2013-04-03 国际商业机器公司 包括固态存储器设备的存储系统中的逻辑到物理地址映射
JP2013196605A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 半導体記憶装置を検証する装置及び方法
CN105353989A (zh) * 2015-11-19 2016-02-24 华为技术有限公司 存储数据访问方法及相关的控制器、设备、主机和系统
CN106528322A (zh) * 2015-09-10 2017-03-22 三星电子株式会社 检测数据的无记载损坏的方法和设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7103684B2 (en) * 2003-12-02 2006-09-05 Super Talent Electronics, Inc. Single-chip USB controller reading power-on boot code from integrated flash memory for user storage
US8041878B2 (en) 2003-03-19 2011-10-18 Samsung Electronics Co., Ltd. Flash file system
US7340652B2 (en) 2004-04-30 2008-03-04 International Business Machines Corporation Invalidation of storage control unit cache metadata
KR100684887B1 (ko) 2005-02-04 2007-02-20 삼성전자주식회사 플래시 메모리를 포함한 데이터 저장 장치 및 그것의 머지방법
US8161353B2 (en) 2007-12-06 2012-04-17 Fusion-Io, Inc. Apparatus, system, and method for validating that a correct data segment is read from a data storage device
KR100823171B1 (ko) 2007-02-01 2008-04-18 삼성전자주식회사 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
KR100881597B1 (ko) 2007-02-02 2009-02-03 지인정보기술 주식회사 읽기 요청 처리 시스템 및 방법
US20080276124A1 (en) 2007-05-04 2008-11-06 Hetzler Steven R Incomplete write protection for disk array
US7873878B2 (en) 2007-09-24 2011-01-18 International Business Machines Corporation Data integrity validation in storage systems
US7930588B2 (en) 2009-01-28 2011-04-19 International Business Machines Corporation Deferred volume metadata invalidation
US8566511B2 (en) * 2009-07-23 2013-10-22 Stec, Inc. Solid-state storage device with multi-level addressing
US20110191522A1 (en) 2010-02-02 2011-08-04 Condict Michael N Managing Metadata and Page Replacement in a Persistent Cache in Flash Memory
US8397101B2 (en) 2010-06-03 2013-03-12 Seagate Technology Llc Ensuring a most recent version of data is recovered from a memory
US8635430B2 (en) 2010-06-23 2014-01-21 International Business Machines Corporation Translation of input/output addresses to memory addresses
TWI521343B (zh) * 2011-08-01 2016-02-11 Toshiba Kk An information processing device, a semiconductor memory device, and a semiconductor memory device
US10146545B2 (en) * 2012-03-13 2018-12-04 Nvidia Corporation Translation address cache for a microprocessor
US8938645B2 (en) 2012-09-19 2015-01-20 Sap Se Invalidation of metadata buffers
KR102185245B1 (ko) * 2014-03-04 2020-12-01 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 해시 기반 블록 매칭을 위한 해시 테이블 구성 및 이용가능성 검사
US9817752B2 (en) 2014-11-21 2017-11-14 Sandisk Technologies Llc Data integrity enhancement to protect against returning old versions of data
US9749319B2 (en) * 2015-05-20 2017-08-29 Google Inc. Address validation using signatures
CN108139902A (zh) 2015-10-16 2018-06-08 科内克斯实验室公司 用于提供混合模式来访问ssd驱动器的方法和装置
US10229051B2 (en) 2015-12-30 2019-03-12 Samsung Electronics Co., Ltd. Storage device including nonvolatile memory device and controller, operating method of storage device, and method for accessing storage device
US10599333B2 (en) * 2016-03-09 2020-03-24 Toshiba Memory Corporation Storage device having dual access procedures
US20180024751A1 (en) 2016-07-19 2018-01-25 Western Digital Technologies, Inc. Metadata management on a storage device
KR20180109142A (ko) * 2017-03-27 2018-10-08 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10430117B2 (en) * 2017-10-23 2019-10-01 Micron Technology, Inc. Host accelerated operations in managed NAND devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101149707A (zh) * 2006-08-15 2008-03-26 英特尔公司 将翻译后援缓冲器同步到扩充的分页表
CN103026346A (zh) * 2010-07-27 2013-04-03 国际商业机器公司 包括固态存储器设备的存储系统中的逻辑到物理地址映射
JP2013196605A (ja) * 2012-03-22 2013-09-30 Toshiba Corp 半導体記憶装置を検証する装置及び方法
CN106528322A (zh) * 2015-09-10 2017-03-22 三星电子株式会社 检测数据的无记载损坏的方法和设备
CN105353989A (zh) * 2015-11-19 2016-02-24 华为技术有限公司 存储数据访问方法及相关的控制器、设备、主机和系统

Also Published As

Publication number Publication date
US20190258567A1 (en) 2019-08-22
EP3528129A1 (en) 2019-08-21
EP3528129B1 (en) 2020-12-16
CN110175138A (zh) 2019-08-27
US20210240610A1 (en) 2021-08-05
US10997066B2 (en) 2021-05-04
US11775423B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
CN110175138B (zh) 支持高速缓存的物理地址验证的存储装置及操作其的方法
US10983722B2 (en) Data storage device using host memory buffer and method of operating the same
CN108804023B (zh) 数据存储装置及其操作方法
US8904090B2 (en) Non-volatile memory device, devices having the same, and method of operating the same
US20140129761A1 (en) Non-volatile memory device and host device configured to communication with the same
US11573733B2 (en) Data storage device and data storage system
US9195579B2 (en) Page replacement method and memory system using the same
CN108932107B (zh) 数据存储装置及其操作方法
US9436594B2 (en) Write operation with immediate local destruction of old content in non-volatile memory
US10067819B2 (en) Data storage device and operating method thereof
US8886963B2 (en) Secure relocation of encrypted files
CN111008156A (zh) 存储设备和操作存储设备的方法
US20140208044A1 (en) Semiconductor device and method of operating the same
CN110389907B (zh) 电子装置
US8521946B2 (en) Semiconductor disk devices and related methods of randomly accessing data
US11403011B1 (en) Host memory buffer allocation management
KR102651408B1 (ko) 스토리지 디바이스 및 스토리지 디바이스의 동작 방법
US11003580B1 (en) Managing overlapping reads and writes in a data cache
US20240176747A1 (en) Storage device for loading map segment and sending map segment to external device, and operating method thereof
US20240097885A1 (en) Memory controller and storage device including same
US11263127B2 (en) Data storage device, method of operating the same, and controller for the same
US11657000B2 (en) Controller and memory system including the same
KR20240039284A (ko) 스토리지 장치, 호스트 장치 및 전자 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant