CN109451098A

CN109451098A - Fpga加速卡mac地址配置方法、装置及加速卡

Info

Publication number: CN109451098A
Application number: CN201910041079.5A
Authority: CN
Inventors: 王彦伟; 阚宏伟; 宿栋栋
Original assignee: Zhengzhou Yunhai Information Technology Co Ltd
Current assignee: Zhengzhou Yunhai Information Technology Co Ltd
Priority date: 2019-01-16
Filing date: 2019-01-16
Publication date: 2019-03-08

Abstract

本申请公开了一种FPGA加速卡MAC地址配置方法、装置、系统及一种加速卡和计算机可读存储介质，该方法包括：接收MAC地址配置指令；其中，MAC地址配置指令中包括目标MAC地址；根据MAC地址配置指令将目标MAC地址写入预设存储空间内，以使FPGA加速卡通过读取预设存储空间加载目标MAC地址。本申请将待配置的MAC地址保存至预设存储空间内，在需要配置MAC地址FPGA加速卡读取预设存储空间实现目标MAC地址的加载，也即，本申请将MAC地址的配置和加载过程分离，在配置时无需依赖加速卡相关工程，保证对加速卡工程重新编译不会影响MAC地址的配置，实现MAC地址的动态配置，便于对MAC地址进行重配置。

Description

FPGA加速卡MAC地址配置方法、装置及加速卡

技术领域

本申请涉及计算机技术领域，更具体地说，涉及一种FPGA加速卡MAC地址配置方法、装置、系统及一种FPGA加速卡和一种计算机可读存储介质。

背景技术

FPGA异构加速卡板载两个10G光模块、PCIE接口，在研发和生产的过程中，为满足不同客户的多元化需求，会依据客户的需求提供多样性的方案。其可作为单纯的硬件加速平台，通过PCIE进行数据交互，也可将FPGA异构加速卡作为智能网卡使用，此时数据通过10G的光模块与外部数据进行交互，之后通过PCIE将数据传输给主机。而其作为智能网卡使用时，需要对FPGA加速卡配置MAC地址。MAC(Media AccessControl，介质访问控制)地址也叫硬件地址、物理地址或者链路地址，长度为48比特，前24位为组织唯一标识符，由IEEE的注册管理机构给不同厂家分配，区分了不同的厂家，后24位是由厂家自主分配，称为扩展标识符，一般由网络设备制造商生产时写在硬件内部，其出厂时MAC地址已固定。网络设备依靠MAC地址在网络通信中得到身份识别，故具有全球唯一性。

现有技术中，一般在FPGA工程综合时将MAC地址烧录进去，或者通过工厂软件出厂时通过写MAC相关寄存器完成MAC地址的烧录。然而，将MAC地址写在FPGA工程里进行综合的方式极其不灵活，每次配置MAC工程时，需要更新FPGA工程并进行长时间的编译，该方法基本只适用于开发调试的环节或者小批量生产的情况，需要在出厂时将MAC地址配置完成，而FPGA加速卡作为通用的硬件平台，不同用户会根据不同需求对FPGA的工程进行重新编译加载，这就造成已配置完成的MAC地址失效。而且若客户需要配置其他的MAC地址时，还需要重新返回工厂进行配置。

因此，如何解决上述问题是本领域技术人员需要重点关注的。

发明内容

本申请的目的在于提供一种FPGA加速卡MAC地址配置方法、装置、系统及一种FPGA加速卡和一种计算机可读存储介质，实现了MAC地址的动态配置。

为实现上述目的，本申请提供了一种FPGA加速卡MAC地址配置方法，包括：

接收MAC地址配置指令；其中，所述MAC地址配置指令中包括目标MAC地址；

根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内，以使所述FPGA加速卡通过读取所述预设存储空间加载所述目标MAC地址。

可选的，所述根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内之前，还包括：

确定所述预设存储空间中存储的当前MAC地址，并判断所述当前MAC地址和所述目标MAC地址是否一致；

如果否，则启动所述根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内的步骤。

检测所述目标MAC地址是否为合法地址；

如果是，则启动所述根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内的步骤。

为实现上述目的，本申请提供了一种FPGA加速卡MAC地址配置装置，包括：

指令接收模块，用于接收MAC地址配置指令；其中，所述MAC地址配置指令中包括目标MAC地址；

地址写入模块，用于根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内，以使所述FPGA加速卡通过读取所述预设存储空间加载所述目标MAC地址。

可选的，还包括：

地址判断模块，用于在根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内之前，确定所述预设存储空间中存储的当前MAC地址，并判断所述当前MAC地址和所述目标MAC地址是否一致。

可选的，还包括：

地址检测模块，用于在根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内之前，检测所述目标MAC地址是否为合法地址。

为实现上述目的，本申请提供了一种FPGA加速卡MAC地址配置系统，包括：

BMC以及FPGA加速卡；

所述FPGA加速卡，用于接收所述BMC发送的MAC地址配置指令，并根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内；

接收到MAC地址加载指令后，通过读取所述预设存储空间完成所述目标MAC地址的加载。

可选的，所述BMC与所述FPGA加速卡通过SMBUS总线进行连接，以实现所述FPGA加速卡与所述BMC的通信。

为实现上述目的，本申请提供了一种FPGA加速卡，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现前述公开的任一项所述FPGA加速卡MAC地址配置方法的步骤。

为实现上述目的，本申请提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现前述公开的任一项所述FPGA加速卡MAC地址配置方法的步骤。

通过以上方案可知，本申请提供的一种FPGA加速卡MAC地址配置方法，包括：接收MAC地址配置指令；其中，所述MAC地址配置指令中包括目标MAC地址；根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内，以使所述FPGA加速卡通过读取所述预设存储空间加载所述目标MAC地址。本申请将待配置的MAC地址保存至预设存储空间内，在需要配置MAC地址FPGA加速卡读取预设存储空间实现目标MAC地址的加载，也即，本申请将MAC地址的配置和加载过程分离，在配置时无需依赖FPGA加速卡的相关工程，保证对FPGA加速卡工程的重新编译不会影响到MAC地址的配置，实现了MAC地址的动态配置，便于根据需要对MAC地址进行重配置。

本申请还公开了一种FPGA加速卡MAC地址配置装置、系统及一种FPGA加速卡和一种计算机可读存储介质，同样能实现上述技术效果。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例公开的一种FPGA加速卡MAC地址配置方法的流程图；

图2为本申请实施例公开的另一种FPGA加速卡MAC地址配置方法的流程图；

图3为本申请实施例公开的一种FPGA加速卡MAC地址配置装置的结构图；

图4为本申请实施例公开的一种FPGA加速卡的结构图；

图5为本申请实施例公开的另一种FPGA加速卡的结构图；

图6为本申请实施例公开的一种具体的FPGA加速卡MAC地址配置系统的结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在现有技术中，一般在FPGA工程综合时将MAC地址烧录进去，或者通过工厂软件出厂时通过写MAC相关寄存器完成MAC地址的烧录。然而，将MAC地址写在FPGA工程里进行综合的方式极其不灵活，每次配置MAC工程时，需要更新FPGA工程并进行长时间的编译，而FPGA加速卡作为通用的硬件平台，不同用户会根据不同需求对FPGA的工程进行重新编译加载，这就造成已配置完成的MAC地址失效。而且若客户需要配置其他的MAC地址时，还需要重新返回工厂进行配置。

因此，本申请实施例公开了一种FPGA加速卡MAC地址配置方法，实现了MAC地址的动态配置。

参见图1，本申请实施例公开的一种FPGA加速卡MAC地址配置方法的流程图，如图1所示，包括：

S101：接收MAC地址配置指令；其中，所述MAC地址配置指令中包括目标MAC地址；

本步骤中，接收包含需要配置的目标MAC地址的MAC地址配置指令。具体地，利用FPGA加速卡的MCU(Microcontroller Unit，微控制单元)接收服务器主板BMC发送的MAC地址配置指令。

S102：根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内，以使所述FPGA加速卡通过读取所述预设存储空间加载所述目标MAC地址。

进一步地，将目标MAC地址根据MAC地址配置指令写入预设存储空间内的指定位置进行保存，从而在需要配置目标MAC地址时从预设存储空间内指定位置读取并加载目标MAC地址。其中，预设存储空间可以为FPGA加速卡板载的EEPROM(Electrically ErasableProgrammable Read Only Memory，带电可擦可编程只读存储器)。

本申请实施例公开了另一种FPGA加速卡MAC地址配置方法，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：

参见图2，本申请实施例提供的另一种FPGA加速卡MAC地址配置方法的流程图，如图2所示，包括：

S201：接收MAC地址配置指令；其中，所述MAC地址配置指令中包括目标MAC地址；

S202：确定所述预设存储空间中存储的当前MAC地址，并判断所述当前MAC地址和所述目标MAC地址是否一致；

S203：如果否，则根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内，以使所述FPGA加速卡通过读取所述预设存储空间加载所述目标MAC地址。

在本实施例中，根据MAC地址配置指令将目标MAC地址写入预设存储空间内之前，还将确定预设存储空间中存储的当前MAC地址，并判断当前MAC地址和目标MAC地址是否一致，若当前MAC地址和目标MAC地址一致，则无需重复写入地址，节省了工作时间。

进一步地，作为一种优选实施方式，在上述任一实施例的基础上，本实施例提供的一种FPGA加速卡MAC地址配置方法还进一步包括：

检测所述目标MAC地址是否为合法地址。

可以理解的是，本实施例在根据MAC地址配置指令将目标MAC地址写入预设存储空间内之前，进一步检测目标MAC地址是否合法，若目标MAC地址为合法地址，则允许根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内，保证了MAC地址的安全性。

下面对本申请实施例提供的一种FPGA加速卡MAC地址配置装置进行介绍，下文描述的一种FPGA加速卡MAC地址配置装置与上文描述的一种FPGA加速卡MAC地址配置方法可以相互参照。

参见图3，本申请实施例提供的一种FPGA加速卡MAC地址配置装置的结构图，如图3所示，包括：

指令接收模块100，用于接收MAC地址配置指令；其中，所述MAC地址配置指令中包括目标MAC地址；

地址写入模块200，用于根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内，以使所述FPGA加速卡通过读取所述预设存储空间加载所述目标MAC地址。

在一种具体实施过程中，本申请提供的FPGA加速卡MAC地址配置装置还可以进一步包括：

进一步地，在上述实施例的基础上，作为一种优选上述方式，本申请提供的FPGA加速卡MAC地址配置装置还可以进一步包括：

本申请还提供了一种FPGA加速卡，参见图4，本申请实施例提供的一种FPGA加速卡的结构图，如图4所示，包括：

存储器11，用于存储计算机程序；

处理器12，用于执行所述计算机程序时可以实现上述实施例所提供的步骤。

具体的，存储器11包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机可读指令，该内存储器为非易失性存储介质中的操作系统和计算机可读指令的运行提供环境。处理器12在一些实施例中可以是一中央处理器(CentralProcessing Unit，CPU)、控制器、微控制器、微处理器或其他数据处理芯片，为电子设备提供计算和控制能力。

在上述实施例的基础上，作为优选实施方式，参见图5，所述FPGA加速卡还可以包括：

输入接口13，与处理器12相连，用于获取外部导入的计算机程序、参数和指令，经处理器12控制保存至存储器11中。该输入接口13可以与输入装置相连，接收用户手动输入的参数或指令。该输入装置可以是显示屏上覆盖的触摸层，也可以是终端外壳上设置的按键、轨迹球或触控板，也可以是键盘、触控板或鼠标等。

网络端口14，与处理器12相连，用于与外部各终端设备进行通信连接。该通信连接所采用的通信技术可以为有线通信技术或无线通信技术，如移动高清链接技术(MHL)、通用串行总线(USB)、高清多媒体接口(HDMI)、无线保真技术(WiFi)、蓝牙通信技术、低功耗蓝牙通信技术、基于IEEE802.11s的通信技术等。

图5仅示出了具有组件11-14的FPGA加速卡，本领域技术人员可以理解的是，图5示出的结构并不构成对FPGA加速卡的限定，可以包括比图示更少或者更多的部件，或者组合某些部件，或者不同的部件布置。

BMC以及FPGA加速卡；

在本实施例中，所述BMC与所述FPGA加速卡通过SMBUS总线进行连接，以实现所述FPGA加速卡与所述BMC的通信。

图6为本申请实施例提供的一种具体的FPGA加速卡MAC地址配置系统，如图6所示，服务器主板BMC经过SMBUS总线向FPGA加速卡的MCU发送用于配置MAC地址的MAC地址配置指令，其中包含具体的目标MAC地址，此时MCU作为Slave(从端，如图6中I2Cs模块)，主板BMC作为Master(主端)。主板BMC通过I2C总线与MCU的I2C Slave端相连，MCU的I2C slave模块，用于接收主板BMC的读写请求。MCU独立运行于FPGA加速卡的加速业务，不受FPGA加载工程的影响。

在FPGA加速卡的MCU接收指令后，解析来自主板的命令，当收到需要配置MAC地址的指令时，MCU首先对比当前EEPROM中MAC地址是否与要配置的MAC地址信息一致，若一致则放弃配置，或不一致且为合法的MAC地址，其通过与EEPROM连接的I2C总线，向EEPROM发送写命令，将MAC地址写入到指定地址，此时MCU作为I2C的Master端(如图6中I2Cm模块)。MCU的I2C master模块用于向EEPROM，发送读写指令。本实施例中，MAC地址信息将一直存取在EEPROM中，掉电后信息也不会擦除，直到MAC地址被重新配置。

可以理解的是，当FPGA工程需要MAC地址的信息时，可以通过I2C master模块向约定的EEPROM地址中进行读取。另外，企业用户也可通过主板BMC的IP地址，登录到BMC的配置界面进行MAC地址的配置。

本申请还提供了一种计算机可读存储介质，该存储介质可以包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。该存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现前述公开的任一项所述FPGA加速卡MAC地址配置方法的步骤。

说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims

1.一种FPGA加速卡MAC地址配置方法，其特征在于，包括：

2.根据权利要求1所述的FPGA加速卡MAC地址配置方法，其特征在于，所述根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内之前，还包括：

3.根据权利要求1或2所述的FPGA加速卡MAC地址配置方法，其特征在于，所述根据所述MAC地址配置指令将所述目标MAC地址写入预设存储空间内之前，还包括：

检测所述目标MAC地址是否为合法地址；

4.一种FPGA加速卡MAC地址配置装置，其特征在于，包括：

5.根据权利要求4所述的FPGA加速卡MAC地址配置装置，其特征在于，还包括：

6.根据权利要求4或5所述的FPGA加速卡MAC地址配置装置，其特征在于，还包括：

7.一种FPGA加速卡MAC地址配置系统，其特征在于，包括：

BMC以及FPGA加速卡；

8.根据权利要求7所述的FPGA加速卡MAC地址配置系统，其特征在于，所述BMC与所述FPGA加速卡通过SMBUS总线进行连接，以实现所述FPGA加速卡与所述BMC的通信。

9.一种FPGA加速卡，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求1至3任一项所述FPGA加速卡MAC地址配置方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至3任一项所述FPGA加速卡MAC地址配置方法的步骤。