CN114756488A - 一种eMMC总线调度方法、系统、装置及存储介质 - Google Patents
一种eMMC总线调度方法、系统、装置及存储介质 Download PDFInfo
- Publication number
- CN114756488A CN114756488A CN202210673150.3A CN202210673150A CN114756488A CN 114756488 A CN114756488 A CN 114756488A CN 202210673150 A CN202210673150 A CN 202210673150A CN 114756488 A CN114756488 A CN 114756488A
- Authority
- CN
- China
- Prior art keywords
- host
- access information
- access
- array
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000013507 mapping Methods 0.000 claims abstract description 29
- 238000012545 processing Methods 0.000 claims description 4
- 230000006870 function Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种eMMC总线调度方法、系统、装置及存储介质。eMMC总线调度方法通过对第一主机发送的第一访问信息携带的地址信号进行译码，并根据译码得到的地址映射将第一访问信息发送至目标寄存器，在多条访问信息遭遇时，经过目标寄存器的访问仲裁后将优先级较高的访问信息发送给目标从机，实现了不受最大从机挂载数量限制的eMMC总线调度，通过划分更多的从机提高了eMMC存储设备的读写性能，并降低了eMMC存储设备的功耗。本发明可以广泛应用于存储设备技术领域。
Description
技术领域
本申请涉及存储设备技术领域，尤其是一种eMMC总线调度方法、系统、装置及存储介质。
背景技术
在信息化时代的背景下，在移动设备领域，市场对数据存储设备的性能要求不断提高，即要求存储设备的读写速度越快越好并且功耗越低越好。其中，嵌入式多媒体卡（embed Multi Media Card, eMMC）为了达到性能要求，需要用总容量达到几百KB的SRAM去处理的数据通路的数据，该SRAM占据了eMMC总线调度器大部分的面积，并且功耗高。因此对于eMMC总线调度器而言，降低SRAM的功耗意义较大。传统的降低SRAM功耗的方法是将大容量的SRAM分成多个独立的小容量的SRAM，根据地址译码出对应的片选信号，并将片选信号作为该小容量SRAM的时钟门控信号，随后采用时钟门控技术将未被访问到的SRAM的地址段对应的时钟关闭，从而降低SRAM的功耗。此外，通过将大容量的SRAM划分为小块的SRAM实现了对时序的优化，从而提高了eMMC存储设备的读写性能。
通常eMMC总线调度器中包含多个可以访问SRAM的AHB主机，如DMA、CPU或是硬件加速器等。对于使用ARM CPU IP的eMMC总线调度器，传统的SRAM功耗降低方案采用ARM CPUIP配套的AHB总线矩阵，该总线矩阵最多只能挂载16个从机，即大容量的SRAM最多只能划分为16份独立的小容量的SRAM，从而限制了时钟门控技术的功耗优化效果。
发明内容
本发明的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此，本发明实施例的一个目的在于提供一种eMMC总线调度方法、系统、装置及存储介质，不受从机挂载数量的限制，提高了 eMMC存储设备的读写性能，并降低了eMMC存储设备的功耗。
为了达到上述技术目的，本发明实施例所采取的技术方案包括：
第一方面，本发明实施例提供了一种eMMC总线调度方法，所述片上网络包括多个路由节点，所述方法包括以下步骤：
获取第一主机发送的第一访问信息，所述第一访问信息中包括第一主机标识和地址信号，所述第一主机为主机阵列中的任意主机；
对所述地址信号进行译码，得到地址映射；
根据所述地址映射通过总线将所述第一访问信息发送给目标寄存器，所述目标寄存器为寄存器阵列中与所述地址映射对应的目标从机连接的寄存器，所述目标从机为从机阵列中的从机；
确认所述目标寄存器同时接收到所述第一访问信息和第二访问信息，对所述第一访问信息和所述第二访问信息进行访问仲裁，得到仲裁结果，所述第二访问信息为第二主机发送的访问信息，所述第二主机为所述主机阵列中除所述第一主机外的任意主机；
根据所述仲裁结果对所述第一访问信息和所述第二访问信息进行调度处理。
本发明实施例的一种eMMC总线调度方法，通过对第一主机发送的第一访问信息携带的地址信号进行译码，并根据译码得到的地址映射将第一访问信息发送至目标寄存器，在多条访问信息遭遇时，经过目标寄存器的访问仲裁后将优先级较高的访问信息发送给目标从机，实现了不受最大从机挂载数量限制的eMMC总线调度，通过划分更多的从机提高了eMMC存储设备的读写性能，并降低了eMMC存储设备的功耗。
另外，根据本发明上述实施例的一种eMMC总线调度方法，还可以具有以下附加的技术特征：
进一步地，本发明实施例的一种eMMC总线调度方法中，在所述根据所述地址映射通过总线将所述第一访问信息发送给目标寄存器这一步骤之前，还包括：
根据数据通路的带宽要求计算从机内存；
根据所述从机内存进行内存划分，得到所述从机阵列；
根据所述从机阵列在所述总线中设置所述寄存器阵列，所述寄存器阵列中的寄存器与所述从机阵列中的从机一对一连接。
进一步地，在本发明的一个实施例中，所述根据所述从机阵列在所述总线中设置所述寄存器阵列，包括：
根据业务需求配置所述主机阵列中各个主机的访问权重，生成第一访问权重信息；
根据所述第一访问权重信息和所述从机阵列的从机数量在所述总线中设置所述寄存器阵列。
进一步地，在本发明的一个实施例中，所述第二访问信息包括第二主机标识；
所述确认所述目标寄存器同时接收到所述第一访问信息和第二访问信息，对所述第一访问信息和所述第二访问信息进行访问仲裁，得到仲裁结果，包括：
根据所述第一主机标识、所述第二主机标识和所述第一访问权重信息得到第一主机访问权重和第二主机访问权重；
比较所述第一主机访问权重和所述第二主机访问权重，生成所述仲裁结果。
进一步地，在本发明的一个实施例中，所述根据所述仲裁结果对所述第一访问信息和所述第二访问信息进行调度处理，包括：
当所述第一主机访问权重大于所述第二主机访问权重时，根据所述仲裁结果将所述第一访问信息发送给所述目标从机；
当所述第一主机访问权重小于所述第二主机访问权重时，根据所述仲裁结果将所述第二访问信息发送给所述目标从机。
进一步地，在本发明的一个实施例中，所述根据所述仲裁结果对所述第一访问信息和所述第二访问信息进行调度处理，还包括：
根据所述仲裁结果设置所述第一主机和所述第二主机的访问时长。
进一步地，在本发明的一个实施例中，所述的一种eMMC总线调度方法还包括以下步骤：
确认所述目标寄存器只接收到所述第一访问信息，将所述第一访问信息发送给所述目标从机。
第二方面，本发明实施例提出了一种eMMC总线调度系统，包括：
访问信息获取模块，用于获取第一主机发送的第一访问信息，所述第一访问信息中包括第一主机标识和地址信号，所述第一主机为主机阵列中的任意主机；
译码模块，用于对所述地址信号进行译码，得到地址映射；
访问信息发送模块，用于根据所述地址映射通过总线将所述第一访问信息发送给目标寄存器，所述目标寄存器为寄存器阵列中与所述地址映射对应的目标从机连接的寄存器，所述目标从机为从机阵列中的从机；
访问仲裁模块，用于确认所述目标寄存器同时接收到所述第一访问信息和第二访问信息，对所述第一访问信息和所述第二访问信息进行访问仲裁，得到仲裁结果，所述第二访问信息为第二主机发送的访问信息，所述第二主机为所述主机阵列中除所述第一主机外的任意主机；
调度处理模块，用于根据所述仲裁结果对所述第一访问信息和所述第二访问信息进行调度处理。
第三方面，本发明实施例提供了一种eMMC总线调度装置，包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行时，使得所述至少一个处理器实现第一方面所述的一种eMMC总线调度方法。
第四方面，本发明实施例提供了一种存储介质，其中存储有处理器可执行的程序，所述处理器可执行的程序在由处理器执行时用于实现第一方面所述的一种eMMC总线调度方法。
本发明的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：
本发明实施例通过对第一主机发送的第一访问信息携带的地址信号进行译码，并根据译码得到的地址映射将第一访问信息发送至目标寄存器，在多条访问信息遭遇时，经过目标寄存器的访问仲裁后将优先级较高的访问信息发送给目标从机，实现了不受最大从机挂载数量限制的eMMC总线调度，通过划分更多的从机提高了 eMMC存储设备的读写性能，并降低了eMMC存储设备的功耗。
附图说明
为了更清楚地说明本申请实施例或者现有技术中的技术方案，下面对本申请实施例或者现有技术中的相关技术方案附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本申请的技术方案中的部分实施例，对于本领域的技术人员来说，在无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。
图1为传统的eMMC总线调度的架构示意图；
图2为本发明一种eMMC总线调度方法具体实施例的流程示意图；
图3为本发明一种eMMC总线调度方法具体实施例的eMMC总线调度的架构示意图；
图4为本发明一种eMMC总线调度方法具体实施例的访问仲裁示意图；
图5为本发明一种eMMC总线调度系统具体实施例的结构示意图；
图6为本发明一种eMMC总线调度系统具体实施例的架构示意图；
图7为本发明一种eMMC总线调度装置具体实施例的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
本发明的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
在信息化时代的背景下，在移动设备领域，市场对数据存储设备的性能要求不断提高，即要求存储设备的读写速度越快越好并且功耗越低越好。其中，嵌入式多媒体卡（embed Multi Media Card, eMMC）为了达到性能要求，需要用总容量达到几百KB的SRAM去处理的数据通路的数据，该SRAM占据了eMMC总线调度器大部分的面积，并且功耗高。因此对于eMMC总线调度器而言，降低SRAM的功耗意义较大。传统的降低SRAM功耗的方法是将大容量的SRAM分成多个独立的小容量的SRAM，根据地址译码出对应的片选信号，并将片选信号作为该小容量SRAM的时钟门控信号，随后采用时钟门控技术将未被访问到的SRAM的地址段对应的时钟关闭，从而降低SRAM的功耗。此外，通过将大容量的SRAM划分为小块的SRAM实现了对时序的优化，从而提高了eMMC存储设备的读写性能。
参照图1，通常eMMC总线调度器中包含多个可以访问SRAM的AHB主机，如DMA、CPU或是硬件加速器等。对于使用ARM CPU IP的eMMC总线调度器，传统的SRAM功耗降低方案采用ARM CPU IP配套的AHB总线矩阵，该总线矩阵最多只能挂载16个从机，即大容量的SRAM最多只能划分为16份独立的小容量的SRAM，从而限制了时钟门控技术的功耗优化效果。
为此，本发明提出了一种eMMC总线调度方法和系统。本发明通过对第一主机发送的第一访问信息携带的地址信号进行译码，并根据译码得到的地址映射将第一访问信息发送至目标寄存器，在多条访问信息遭遇时，经过目标寄存器的访问仲裁后将优先级较高的访问信息发送给目标从机，实现了不受最大从机挂载数量限制的eMMC总线调度，通过划分更多的从机提高了 eMMC存储设备的读写性能，并降低了eMMC存储设备的功耗。
下面参照附图详细描述根据本发明实施例提出的一种eMMC总线调度方法和系统，首先将参照附图描述根据本发明实施例提出的一种eMMC总线调度方法。
参照图2，本发明实施例中提供一种eMMC总线调度方法，本发明实施例中的一种eMMC总线调度方法，可应用于终端中，也可应用于服务器中，还可以是运行于终端或服务器中的软件等。终端可以是平板电脑、笔记本电脑、台式计算机等，但并不局限于此。服务器可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、内容分发网络（CDN）、以及大数据和人工智能平台等基础云计算服务的云服务器。本发明实施例中的一种eMMC总线调度方法主要包括以下步骤：
S201、获取第一主机发送的第一访问信息；
其中，所述第一访问信息中包括第一主机标识和地址信号，所述第一主机为主机阵列中的任意主机。
图3为本发明实施例的eMMC总线调度的架构示意图。具体地，参照图3，在本发明的实施例中，第一主机（如MASTER X）申请访问目标从机（如SLAVE 5）时生成第一访问信息，其中包括第一主机自身的标识（即第一主机标识）以及用于访问目标从机的地址信号（HADDR_M）。
S202、对所述地址信号进行译码，得到地址映射；
具体地，在本发明的实施例中，通过BUS_MUX X根据预设的地址映射方式对地址信号进行译码，得到对应的地址映射。
S203、根据所述地址映射通过总线将所述第一访问信息发送给目标寄存器；
其中，所述目标寄存器为寄存器阵列中与所述地址映射对应的目标从机连接的寄存器，所述目标从机为从机阵列中的从机。
继续参照图3，具体地，在本发明的实施例中，MASTER X发送的申请访问目标从机SLAVE 5的第一访问信息，根据步骤S102得到的地址映射，通过MASTER_BUS_X_0发送至目标寄存器（ARBITER 5）。
本发明实施例的从机阵列和寄存器阵列通过以下步骤进行配置：
（1）根据数据通路的带宽要求计算从机内存；
（2）根据所述从机内存进行内存划分，得到所述从机阵列；
（3）根据所述从机阵列在所述总线中设置所述寄存器阵列，所述寄存器阵列中的寄存器与所述从机阵列中的从机一对一连接。
可以理解的是，本发明实施例中主机通过地址映射的方式申请访问从机，使得划分得到的从机数量不受最大从机挂载数量的限制，从而能够通过划分更多的从机提高了eMMC存储设备的读写性能，并降低了eMMC存储设备的功耗。
具体地，步骤（3）中根据所述从机阵列在所述总线中设置所述寄存器阵列具体包括以下步骤：
a.根据业务需求配置所述主机阵列中各个主机的访问权重，生成第一访问权重信息；
b.根据所述第一访问权重信息和所述从机阵列的从机数量在所述总线中设置所述寄存器阵列。
在本发明的一个实施例中，根据业务需求动态更新主机阵列中各个主机的访问权重。可选地，在数据传输期间，调高负责数据传输的主机的访问权重，而在数据传输初始化期间可以降低负责数据传输的主机的访问权重。可选地，若调高某个主机（如MASTER X）的访问权重后数据通路的带宽降低，则通过实时的访问权重配置降低MASTER X的访问权重。
本发明实施例中通过实时配置及动态更新主机阵列中各个主机的访问权重，进一步提升了eMMC存储设备的性能。
S204、确认所述目标寄存器同时接收到所述第一访问信息和第二访问信息，对所述第一访问信息和所述第二访问信息进行访问仲裁，得到仲裁结果；
其中，所述第二访问信息为第二主机发送的访问信息，所述第二主机为所述主机阵列中除所述第一主机外的任意主机。可以理解的是，第二主机可以是一个申请访问目标从机的主机，也可以是多个申请访问目标从机的主机。所述第二访问信息包括第二主机标识。
具体地，参照图4，在本发明的实施例中，当目标寄存器（ARBITER 5）同时接收到一条以上访问信息时，即同时接收到通过MASTER_BUS_X_0发送的第一访问信息和MASTER_BUS_3_0发送的第二访问信息时，根据目标寄存器（ARBITER 5）中的第一访问权重信息进行访问仲裁，得到仲裁结果。
S204可以进一步划分为以下步骤S2041-S2042：
步骤S2041、根据所述第一主机标识、所述第二主机标识和所述第一访问权重信息得到第一主机访问权重和第二主机访问权重；
具体地，在本发明的实施例中，根据第一主机标识从第一访问权重信息中获取第一主机访问权重，根据第二主机标识从第一访问权重信息中获取第二主机访问权重。
步骤S2042、比较所述第一主机访问权重和所述第二主机访问权重，生成所述仲裁结果。
具体地，在本发明的实施例中，当第一主机访问权重大于第二主机访问权重时，仲裁结果先授权第一主机（MASTER X）的访问；当第一主机访问权重小于第二主机访问权重时，仲裁结果先授权第二主机（MASTER 3）的访问。
可以理解的是，当确认所述目标寄存器只接收到所述第一访问信息时，无需进行访问仲裁，直接将所述第一访问信息发送给所述目标从机。
S205、根据所述仲裁结果对所述第一访问信息和所述第二访问信息进行调度处理。
具体地，根据步骤S2042所述可知，当所述第一主机访问权重大于所述第二主机访问权重时，根据所述仲裁结果将所述第一访问信息发送给所述目标从机；当所述第一主机访问权重小于所述第二主机访问权重时，根据所述仲裁结果将所述第二访问信息发送给所述目标从机。
在本发明的实施例中，访问仲裁采用公平轮询与访问权重结合的方式进行，根据所述仲裁结果设置（授权）所述第一主机和所述第二主机的访问时长。
根据步骤S201-S205所述可知，本发明实施例的一种eMMC总线调度方法，通过对第一主机发送的第一访问信息携带的地址信号进行译码，并根据译码得到的地址映射将第一访问信息发送至目标寄存器，在多条访问信息遭遇时，经过目标寄存器的访问仲裁后将优先级较高的访问信息发送给目标从机，实现了不受最大从机挂载数量限制的eMMC总线调度，通过划分更多的从机提高了 eMMC存储设备的读写性能，并降低了eMMC存储设备的功耗。另一方面，通过实时配置及动态更新主机阵列中各个主机的访问权重，进一步提升了eMMC存储设备的性能。
其次，参照附图描述根据本申请实施例提出的一种eMMC总线调度系统。
图5是本申请一个实施例的一种eMMC总线调度系统结构示意图。
所述系统具体包括：
访问信息获取模块501，用于获取第一主机发送的第一访问信息，所述第一访问信息中包括第一主机标识和地址信号，所述第一主机为主机阵列中的任意主机；
译码模块502，用于对所述地址信号进行译码，得到地址映射；
访问信息发送模块503，用于根据所述地址映射通过总线将所述第一访问信息发送给目标寄存器，所述目标寄存器为寄存器阵列中与所述地址映射对应的目标从机连接的寄存器，所述目标从机为从机阵列中的从机；
访问仲裁模块504，用于确认所述目标寄存器同时接收到所述第一访问信息和第二访问信息，对所述第一访问信息和所述第二访问信息进行访问仲裁，得到仲裁结果，所述第二访问信息为第二主机发送的访问信息，所述第二主机为所述主机阵列中除所述第一主机外的任意主机；
调度处理模块505，用于根据所述仲裁结果对所述第一访问信息和所述第二访问信息进行调度处理。
图6为本发明实施例的一种eMMC总线调度系统的架构示意图（不包括SOC）。本发明实施例的一种eMMC总线调度系统设计了ATM总线矩阵架构，并在ATM总线矩阵架构基础上配置eMMC设备控制器，与NAND FLASH构成一种eMMC总线调度系统的架构。
可见，上述方法实施例中的内容均适用于本系统实施例中，本系统实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
参照图7，本申请实施例提供了一种eMMC总线调度装置，包括：
至少一个处理器701；
至少一个存储器702，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器701执行时，使得所述至少一个处理器701实现步骤S201-S205所述的一种eMMC总线调度方法。
同理，上述方法实施例中的内容均适用于本装置实施例中，本装置实施例所具体实现的功能与上述方法实施例相同，并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本申请的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外，虽然在功能性模块的背景下描述了本申请，但应当理解的是，除非另有相反说明，功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本申请的范围，本申请的范围由所附权利要求书及其等同方案的全部范围来决定。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干程序用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行程序的定序列表，可以具体实现在任何计算机可读介质中，以供程序执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从程序执行系统、装置或设备取程序并执行程序的系统）使用，或结合这些程序执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供程序执行系统、装置或设备或结合这些程序执行系统、装置或设备而使用的装置。
计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的程序执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明，但本申请并不限于所述实施例，熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (10)
1.一种eMMC总线调度方法，其特征在于，包括以下步骤：
获取第一主机发送的第一访问信息，所述第一访问信息中包括第一主机标识和地址信号，所述第一主机为主机阵列中的任意主机；
对所述地址信号进行译码，得到地址映射；
根据所述地址映射通过总线将所述第一访问信息发送给目标寄存器，所述目标寄存器为寄存器阵列中与所述地址映射对应的目标从机连接的寄存器，所述目标从机为从机阵列中的从机；
确认所述目标寄存器同时接收到所述第一访问信息和第二访问信息，对所述第一访问信息和所述第二访问信息进行访问仲裁，得到仲裁结果，所述第二访问信息为第二主机发送的访问信息，所述第二主机为所述主机阵列中除所述第一主机外的任意主机；
根据所述仲裁结果对所述第一访问信息和所述第二访问信息进行调度处理。
2.根据权利要求1所述的一种eMMC总线调度方法，其特征在于，在所述根据所述地址映射通过总线将所述第一访问信息发送给目标寄存器这一步骤之前，所述方法还包括：
根据数据通路的带宽要求计算从机内存；
根据所述从机内存进行内存划分，得到所述从机阵列；
根据所述从机阵列在所述总线中设置所述寄存器阵列，所述寄存器阵列中的寄存器与所述从机阵列中的从机一对一连接。
3.根据权利要求2所述的一种eMMC总线调度方法，其特征在于，所述根据所述从机阵列在所述总线中设置所述寄存器阵列，包括：
根据业务需求配置所述主机阵列中各个主机的访问权重，生成第一访问权重信息；
根据所述第一访问权重信息和所述从机阵列的从机数量在所述总线中设置所述寄存器阵列。
4.根据权利要求3所述的一种eMMC总线调度方法，其特征在于，所述第二访问信息包括第二主机标识；
所述确认所述目标寄存器同时接收到所述第一访问信息和第二访问信息，对所述第一访问信息和所述第二访问信息进行访问仲裁，得到仲裁结果，包括：
根据所述第一主机标识、所述第二主机标识和所述第一访问权重信息得到第一主机访问权重和第二主机访问权重；
比较所述第一主机访问权重和所述第二主机访问权重，生成所述仲裁结果。
5.根据权利要求4所述的一种eMMC总线调度方法，其特征在于，所述根据所述仲裁结果对所述第一访问信息和所述第二访问信息进行调度处理，包括：
当所述第一主机访问权重大于所述第二主机访问权重时，根据所述仲裁结果将所述第一访问信息发送给所述目标从机；
当所述第一主机访问权重小于所述第二主机访问权重时，根据所述仲裁结果将所述第二访问信息发送给所述目标从机。
6.根据权利要求5所述的一种eMMC总线调度方法，其特征在于，所述根据所述仲裁结果对所述第一访问信息和所述第二访问信息进行调度处理，还包括：
根据所述仲裁结果设置所述第一主机和所述第二主机的访问时长。
7.根据权利要求1所述的一种eMMC总线调度方法，其特征在于，还包括以下步骤：
确认所述目标寄存器只接收到所述第一访问信息，将所述第一访问信息发送给所述目标从机。
8.一种eMMC总线调度系统，其特征在于，包括：
访问信息获取模块，用于获取第一主机发送的第一访问信息，所述第一访问信息中包括第一主机标识和地址信号，所述第一主机为主机阵列中的任意主机；
译码模块，用于对所述地址信号进行译码，得到地址映射；
访问信息发送模块，用于根据所述地址映射通过总线将所述第一访问信息发送给目标寄存器，所述目标寄存器为寄存器阵列中与所述地址映射对应的目标从机连接的寄存器，所述目标从机为从机阵列中的从机；
访问仲裁模块，用于确认所述目标寄存器同时接收到所述第一访问信息和第二访问信息，对所述第一访问信息和所述第二访问信息进行访问仲裁，得到仲裁结果，所述第二访问信息为第二主机发送的访问信息，所述第二主机为所述主机阵列中除所述第一主机外的任意主机；
调度处理模块，用于根据所述仲裁结果对所述第一访问信息和所述第二访问信息进行调度处理。
9.一种eMMC总线调度装置，其特征在于，包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现如权利要求1-7中任一项所述的一种eMMC总线调度方法。
10.一种存储介质，其中存储有处理器可执行的程序，其特征在于，所述处理器可执行的程序在由处理器执行时用于实现如权利要求1-7中任一项所述的一种eMMC总线调度方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210673150.3A CN114756488A (zh) | 2022-06-15 | 2022-06-15 | 一种eMMC总线调度方法、系统、装置及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210673150.3A CN114756488A (zh) | 2022-06-15 | 2022-06-15 | 一种eMMC总线调度方法、系统、装置及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114756488A true CN114756488A (zh) | 2022-07-15 |
Family
ID=82336710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210673150.3A Pending CN114756488A (zh) | 2022-06-15 | 2022-06-15 | 一种eMMC总线调度方法、系统、装置及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114756488A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116225995A (zh) * | 2023-05-08 | 2023-06-06 | 苏州浪潮智能科技有限公司 | 一种总线系统及芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105353989A (zh) * | 2015-11-19 | 2016-02-24 | 华为技术有限公司 | 存储数据访问方法及相关的控制器、设备、主机和系统 |
| CN110088723A (zh) * | 2017-03-24 | 2019-08-02 | 西部数据技术公司 | 用于对提交队列和完成队列进行处理并且做出仲裁的系统和方法 |
| CN112231254A (zh) * | 2020-09-22 | 2021-01-15 | 深圳云天励飞技术股份有限公司 | 存储器仲裁方法及存储器控制器 |
-
2022
- 2022-06-15 CN CN202210673150.3A patent/CN114756488A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105353989A (zh) * | 2015-11-19 | 2016-02-24 | 华为技术有限公司 | 存储数据访问方法及相关的控制器、设备、主机和系统 |
| CN110088723A (zh) * | 2017-03-24 | 2019-08-02 | 西部数据技术公司 | 用于对提交队列和完成队列进行处理并且做出仲裁的系统和方法 |
| CN112231254A (zh) * | 2020-09-22 | 2021-01-15 | 深圳云天励飞技术股份有限公司 | 存储器仲裁方法及存储器控制器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116225995A (zh) * | 2023-05-08 | 2023-06-06 | 苏州浪潮智能科技有限公司 | 一种总线系统及芯片 |
| CN116225995B (zh) * | 2023-05-08 | 2023-08-04 | 苏州浪潮智能科技有限公司 | 一种总线系统及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10476670B2 (en) | Technologies for providing remote access to a shared memory pool | |
| EP3748510A1 (en) | Network interface for data transport in heterogeneous computing environments | |
| US10324832B2 (en) | Address based multi-stream storage device access | |
| KR102137761B1 (ko) | 이종 통합 메모리부 및 그것의 확장 통합 메모리 스페이스 관리 방법 | |
| CN112988632A (zh) | 设备之间的共享存储器空间 | |
| US8549231B2 (en) | Performing high granularity prefetch from remote memory into a cache on a device without change in address | |
| US10402124B2 (en) | Dynamically composable computing system, a data center, and method for dynamically composing a computing system | |
| CN114780458A (zh) | 数据处理的方法和存储系统 | |
| US10552936B2 (en) | Solid state storage local image processing system and method | |
| US20120331187A1 (en) | Bandwidth control for a direct memory access unit within a data processing system | |
| US20140040541A1 (en) | Method of managing dynamic memory reallocation and device performing the method | |
| US20140068125A1 (en) | Memory throughput improvement using address interleaving | |
| US10346317B2 (en) | Determining cores to assign to cache hostile tasks | |
| CN103595720B (zh) | 卸载数据传输方法、装置和客户端 | |
| CN114756488A (zh) | 一种eMMC总线调度方法、系统、装置及存储介质 | |
| CN115840620A (zh) | 一种数据通路构建方法、设备及介质 | |
| CN109478171A (zh) | 提高openfabrics环境中的吞吐量 | |
| US8316207B2 (en) | Assigning efficiently referenced globally unique identifiers in a multi-core environment | |
| CN110737607A (zh) | 管理hmb内存的方法、装置、计算机设备及存储介质 | |
| CN107608806A (zh) | 一种虚拟机间快速访问传输数据的系统及方法 | |
| CN113918087A (zh) | 存储装置以及用于管理存储装置中的命名空间的方法 | |
| CN114265791A (zh) | 一种数据调度方法、芯片以及电子设备 | |
| CN115963977A (zh) | 一种固态硬盘及其数据操作方法、装置及电子设备 | |
| CN108153489B (zh) | 一种nand闪存控制器的虚拟数据缓存管理系统与方法 | |
| US20230050808A1 (en) | Systems, methods, and apparatus for memory access in storage devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220715 |