CN111949213B - 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法 - Google Patents

内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法 Download PDF

Info

Publication number
CN111949213B
CN111949213B CN202010735690.0A CN202010735690A CN111949213B CN 111949213 B CN111949213 B CN 111949213B CN 202010735690 A CN202010735690 A CN 202010735690A CN 111949213 B CN111949213 B CN 111949213B
Authority
CN
China
Prior art keywords
memory
granule
controller
mapping logic
logic controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010735690.0A
Other languages
English (en)
Other versions
CN111949213A (zh
Inventor
张喆鹏
迟志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New H3C Semiconductor Technology Co Ltd
Original Assignee
New H3C Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New H3C Semiconductor Technology Co Ltd filed Critical New H3C Semiconductor Technology Co Ltd
Priority to CN202010735690.0A priority Critical patent/CN111949213B/zh
Publication of CN111949213A publication Critical patent/CN111949213A/zh
Application granted granted Critical
Publication of CN111949213B publication Critical patent/CN111949213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Memory System (AREA)

Abstract

本申请提供了一种内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法，所述芯片包括至少两个存储控制器和映射逻辑控制器，映射逻辑控制器分别与各个存储控制器相连，以及映射逻辑控制器还与各个内存颗粒相连，其中：映射逻辑控制器，用于配置各个存储控制器与各个内存颗粒的连接关系；每个存储控制器，用于在需要访问内存颗粒时，向映射逻辑控制器发送内存颗粒访问请求；映射逻辑控制器，用于在接收到该存储控制器发送的内存颗粒访问请求时，根据为该存储控制器配置的连接关系，对为该存储控制器配置的连接关系中的内存颗粒执行所述内存颗粒访问请求所请求的操作。由此，实现了存储控制器对各个内存颗粒的灵活访问。

Description

内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法
技术领域
本申请涉及集成电路技术领域，尤其涉及一种内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法。
背景技术
现代计算机系统中，动态存储器的容量越来越大，所需的内存颗粒也越来越多。而单颗粒内存的容量也是随着工艺进步逐渐增长。在计算机系统中，存储器的管理需要存储控制器，比如常见的各种双倍速率同步动态随机存储器(Double Data Rate SynchronousDynamic Random Access Memory，DDR SDRAM)的控制器，简称DDR控制器，还有近几年推出的高带宽存储器(High Bandwidth Memory，HBM)的控制器，简称HBM控制器等。众所周知存储器的效率将会极大的影响系统性能，即，通过有效提高存储器的利用率就能极大的改善计算机系统的性能。
而双通道存储控制器的出现，相比如单通道存储器在同一时间只能读，或者只能写，有效提高了存储器的利用率。双通道存储器是指内存的读、写使用不同的通道，可以同时读和写，内存带宽翻倍。为实现系统性能的最大化，三通道、多通道的内存管理技术均有助于提升存储器的利用率。
然而随着多通道技术的出现，单个控制器无法满足多通道的应用需求，即，多个通道可能需要多个存储控制器进行控制及管理，但是现有技术中多个控制器是独立工作的，每个控制器仅能控制1个通道及1个通道内的内存颗粒，灵活性较差。
因此，如何实现内存颗粒的灵活访问，及存储控制器的协同工作是值得考虑的技术问题之一。
发明内容
有鉴于此，本申请提供一种内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法，用以实现内存颗粒的灵活访问，及存储控制器的协同工作。
具体地，本申请是通过如下技术方案实现的：
根据本申请的第一方面，提供一种内存颗粒访问控制芯片，包括至少两个存储控制器和映射逻辑控制器，所述映射逻辑控制器分别与各个存储控制器相连，以及所述映射逻辑控制器还与各个内存颗粒相连，其中：
所述映射逻辑控制器，用于配置各个存储控制器与各个内存颗粒的连接关系；
每个存储控制器，用于在需要访问内存颗粒时，向所述映射逻辑控制器发送内存颗粒访问请求；
所述映射逻辑控制器，用于在接收到该存储控制器发送的内存颗粒访问请求时，根据为该存储控制器配置的连接关系，对为该存储控制器配置的连接关系中的内存颗粒执行所述内存颗粒访问请求所请求的操作。
根据本申请的第二方面，提供一种内存颗粒的访问控制系统，包括多个本申请第一方面提供的内存颗粒访问控制芯片和多个内存颗粒，各个内存颗粒访问控制芯片中的映射逻辑控制器相连，且，各个映射逻辑控制器连接的内存颗粒不同；其中：
每个映射逻辑控制器，用于配置与其连接的存储控制器与各个内存颗粒之间的连接关系；
任一内存颗粒访问控制芯片中的存储控制器，用于在需要访问内存颗粒时，向该内存颗粒访问控制芯片中的映射逻辑控制器发送内存颗粒访问请求；
该内存颗粒访问控制芯片中的映射逻辑控制器，用于在接收到该存储控制器发送的内存颗粒访问请求时，若确认为该存储控制器配置的连接关系中的内存颗粒与其他映射逻辑控制器相连，则将所述内存颗粒访问请求发送给所述其他映射逻辑控制器，由所述其他映射逻辑控制器对为该存储控制器配置的连接关系中的内存颗粒执行所述内存颗粒访问请求所请求的操作。
根据本申请的第三方面，提供一种内存颗粒的访问控制方法，应用于内存颗粒访问控制芯片中的映射逻辑控制器中，所述内存颗粒访问控制芯片还包括至少两个存储控制器，所述映射逻辑控制器分别与各个存储控制器相连，以及所述映射逻辑控制器还与各个内存颗粒相连，其中：
接收存储控制器发送的内存颗粒访问请求；
根据为该存储控制器配置的连接关系，对为该存储控制器配置的连接关系中的内存颗粒执行所述内存颗粒访问请求所请求的操作。
根据本申请的第四方面，提供一种网络芯片，所述网络芯片集成有本申请第一方面提供的内存颗粒访问控制芯片。
本申请实施例的有益效果：
本申请实施例提供的内存颗粒访问控制芯片，内存颗粒是接入到内存颗粒访问控制芯片中的映射逻辑控制器的，而映射逻辑控制器分别与内存颗粒访问控制芯片中的各个存储控制器相连，通过映射逻辑控制器控制存储控制器对各个内存颗粒的访问。由于映射逻辑控制器可以实现存储控制器与各个内存颗粒之间的通信连接，这样相比于现有技术中存储控制器仅能控制固定的若干个内存颗粒的方案，本申请提供的方案实现了存储控制器对各个内存颗粒的灵活访问，及由于设置了映射逻辑控制器，实现了各个存储控制器之间的协同工作。
附图说明
图1是本申请实施例提供的一种内存颗粒访问控制芯片的结构示意图；
图2是本申请实施例提供的包括2个存储控制器的内存颗粒访问控制芯片的结构示意图；
图3是本申请实施例提供的内存颗粒的访问控制系统的结构示意图；
图4是本申请实施例提供的包括2个内存颗粒访问控制芯片的内存颗粒的访问控制系统的结构示意图；
图5是本申请实施例提供的内存颗粒的访问控制方法的流程示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相对应的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
请参考图1所示，为本申请实施例提供的内存颗粒访问控制芯片的结构示意图，包括至少两个存储控制器(存储控制器10-1～存储控制器10-n)和映射逻辑控制器11，映射逻辑控制器11分别与各个存储控制器相连，以及映射逻辑控制器11还与各个内存颗粒相连，其中：
映射逻辑控制器11，用于配置各个存储控制器与各个内存颗粒的连接关系；
每个存储控制器，用于在需要访问内存颗粒时，向映射逻辑控制器11发送内存颗粒访问请求；
映射逻辑控制器11，用于在接收到该存储控制器发送的内存颗粒访问请求时，根据为该存储控制器配置的连接关系，对为该存储控制器配置的连接关系中的内存颗粒执行所述内存颗粒访问请求所请求的操作。
具体实施时，映射逻辑控制器11可以采用均衡的方式为各个存储控制器配置其与内存颗粒的连接关系，例如，各个存储控制器可以访问的内存颗粒的数量相同；当然映射逻辑控制器11也可以根据存储控制器的处理任务来配置其所能访问的内存颗粒，如存储控制器10-1的处理任务比较多，则可以为存储控制器10-1分配较多的内存颗粒，即配置存储控制器10-1与较多的内存颗粒之间的连接关系，以使存储控制器10-1有足够的内存资源来处理任务。
具体地，本申请中的内存颗粒访问请求可以但不限于为内存颗粒读访问请求和内存颗粒写访问请求等等。相应地，内存颗粒访问请求所请求的操作也可以包括读操作和写操作等等。
可选地，映射逻辑控制器11在为各个存储控制器配置内存颗粒时，针对任一存储控制器，可以根据内存颗粒与存储控制器之间的距离，将距离该存储控制器较近的内存颗粒配置给该存储控制器，即配置该存储控制器与距离小于预设距离阈值的内存颗粒之间的连接关系。这样，可以提高存储控制器访问内存颗粒的速度。
至此，本申请中的内存颗粒是接入到内存颗粒访问控制芯片中的映射逻辑控制器11的，而映射逻辑控制器11分别与内存颗粒访问控制芯片中的各个存储控制器相连，通过映射逻辑控制器11控制存储控制器对各个内存颗粒的访问。由于映射逻辑控制器11可以实现存储控制器与各个内存颗粒之间的通信连接，这样相比于现有技术中存储控制器仅能控制固定的若干个内存颗粒的方案，本申请提供的方案实现了存储控制器对各个内存颗粒的灵活访问，及通过设置了映射逻辑控制器，实现了各个存储控制器之间的协同工作。
可选地，当映射逻辑控制器11配置完连接关系后，映射逻辑控制器11可以将为每个存储控制器配置的连接关系发送给对应存储控制器，这样方便存储控制器正确访问对应的内存颗粒。
具体地，映射逻辑控制器11在配置连接关系时，实际上是记录存储控制器的标识与内存颗粒的标识之间的对应关系。
可选地，每个存储控制器包括至少一个接口，每个内存颗粒具有一个端口；
映射逻辑控制器11，具体用于基于每个存储控制器的各个接口和各个内存颗粒的端口，配置该存储控制器与各个内存颗粒的连接关系。
具体地，上述存储控制器的标识可以为接口标识，不同的接口对应的接口标识不一样，相应地，内存颗粒的标识可以为内存颗粒的端口标识，不同的内存颗粒其对应的端口标识不同。此外，接口标识可以都不限于为接口名称，端口标识可以但不限于为端口号等。
具体实施时，当存储控制器通过接口连接到映射逻辑控制器11后，映射逻辑控制器11便可获知连接到映射逻辑控制器11的该存储控制器的接口的接口标识，相应地，当内存颗粒通过端口连接到映射逻辑控制器11时，映射逻辑控制器11也会获知与其连接的各个内存颗粒的端口的端口标识。
当任一存储控制器包括一个接口时，则映射逻辑控制器11通过记录该接口标识与分配的内存颗粒的端口标识之间的对应关系来配置对应存储控制器与内存颗粒的连接关系。基于此，该存储控制器在访问为其分配的内存颗粒时，均需要通过该接口将内存颗粒访问请求发送给映射逻辑控制器11，为了便于区分需要访问的具体内存颗粒，可以在内存颗粒访问请求中携带需要访问的内存颗粒的端口标识，这样，映射逻辑控制器11在接收到该内存颗粒访问请求后，可以从该内存颗粒访问请求中解析出所请求访问的内存颗粒的端口标识，然后将根据携带内存颗粒的端口标识，对相应的内存颗粒执行内存颗粒访问请求所请求的操作。
而当存储控制器包括多个接口时，为存储控制器配置的内存颗粒可以均分到各个接口上，当然也可以不采用均分的方式。则映射逻辑控制器11会记录每个接口的接口标识与该接口对应的内存颗粒的端口标识之间的对应关系，由此也即配置了接口所属存储控制器与内存颗粒之间的连接关系。例如，参考图2所示的内存颗粒访问控制芯片，该芯片中包括映射逻辑控制器和2个存储控制器(0和1)，存储控制器0包括4个接口，分别为接口1、接口2、接口3和接口4，存储控制器1包括4个接口，分别为接口5、接口6、接口7和接口8，映射逻辑控制器11连接有16个内存颗粒，为2个存储控制器分别分配8个内存颗粒，则可以将内存颗粒0～1配置给存储控制器0的接口1，将内存颗粒2～3配置给存储控制器0的接口2，将内存颗粒4～5分配给存储控制器0的接口3，以及将内存颗粒6～7分配给存储控制器0的接口4；则可以记录接口1的接口标识与内存颗粒0～1的端口标识之间的对应关系，以及记录接口2的接口标识与内存颗粒2～3的端口标识之间的对应关系，以及记录接口3的接口标识与内存颗粒4～5的端口标识之间的对应关系，以及记录接口4的接口标识与内存颗粒6～7的端口标识之间的对应关系。而存储控制器1的接口对应的内存颗粒分配可以参考图2所示，以及映射逻辑控制器对存储控制器0的描述过程与对存储控制器0的描述过程类似，此处不再详细说明。需要说明的是，一般情况下，映射控制器连接的各个内存颗粒的容量一般都相同。
在此基础之上，该存储控制器欲访问内存颗粒时，一般是针对处理任务来说的，如处理同一个处理任务过程中，可以访问同一个内存颗粒，基于此目的，可以将内存颗粒访问请求中携带所要访问的内存颗粒的端口标识，然后通过端口标识对应的接口发送给映射逻辑控制器11，映射逻辑控制器11接收到该内存颗粒访问请求后，可以解析出携带的端口标识，然后对携带的端口标识执行接收到的内存颗粒访问请求所请求的操作。
可选地，存储控制器在发送内存颗粒访问请求时，如若不需要保持数据在内存中的连续性，也可以从其内的任一接口发送给映射逻辑控制器11，然后由映射逻辑控制器11根据该接口的接口标识对应的内存颗粒的端口标识，选择一个内存颗粒来执行内存颗粒访问请求所请求的操作。例如，该方案可以应该到内存颗粒之间若存在备份，即不同接口之间对应的内存颗粒之间的数据相互备份的场景。或者，也可以应用到首次触发内存颗粒写访问请求的场景。
可选地，各个存储控制器允许访问的内存颗粒的数量可以相同也可以不同，具体可以根据实际情况而定。
可选地，基于上述任一实施例，本实施例中的映射逻辑控制器11，还用于在确定任一内存颗粒故障时，则重新配置除故障的内存颗粒之外的其他内存颗粒与各个存储控制器之间的连接关系。
在此基础上，每个存储控制器，用于在需要访问内存颗粒时，向映射逻辑控制器11发送内存颗粒访问请求；
映射逻辑控制器11，具体用于在接收到存储控制器的内存颗粒访问请求时，根据为上述存储控制器配置的连接关系，对该连接关系中的内存颗粒执行内存颗粒访问请求所请求的操作。
具体地，映射逻辑控制器11某一内存颗粒故障时，在重新配置连接关系时，可以将原来配置的连接关系的基础上更改连接关系，以尽可能的保证各个存储控制器对应的连接关系与故障前配置的连接关系部分相同。这样，可以保证重新配置连接关系后，存储控制器连续访问无故障的同一内存颗粒，进而保证了内存数据的连续性。例如，还以图2所示内存颗粒访问控制芯片为例，映射逻辑控制器在确认内存颗粒2故障时，则可以配置剩下的15个内存颗粒与存储控制器0、存储控制器1的连接关系，如，还将内存颗粒0～1对应存储控制器0的接口1、内存颗粒3对应存储控制器0的接口2、内存颗粒4～5对应存储控制器0的接口3、内存颗粒6～7对应存储控制器0的接口4，内存颗粒9对应存储控制器1的接口5、内存颗粒10～11对应存储控制器1的接口6、内存颗粒12～13对应存储控制器1的接口7、内存颗粒14～15对应存储控制器1的接口8；而内存颗粒8对应存储控制器0的接口2以及存储控制器1的接口15，即存储控制器0和存储控制器1共用内存颗粒8，重新配置的连接关系未在图2中示出。当然了也可以由其他连接方式，此处不再一一列举。
可选地，基于上述任一实施例，本申请中的内存颗粒可以以颗粒组的形式存在，每个颗粒组包括至少一个内存颗粒，具体地，各个颗粒组一般均分所有内存颗粒。而颗粒组的数量与映射逻辑控制器11与内存颗粒连接的通道数量相关，若通道数量为1，即单通道，则对应1个颗粒组，相应地，该颗粒组中包括预先配置的所有内存颗粒；而当通道数量为2时，即双通道，则对应2个颗粒组，2个颗粒组分担所有内存颗粒；当通道数量为3时，即三通道，则对应3个颗粒组，且3个颗粒组分担所有内存颗粒；当通过数量为4时，即四通道，则对应3个颗粒组，且4个内存颗粒组分担所有内存颗粒。一般可以采用均分的方式，但具体应用中还需要根据实际情况而定。具体地，颗粒组包括的内存颗粒的数量可以但不限于为2、4、8等。
在此基础之上，本申请中的映射逻辑控制器11，还用于在确认任一内存颗粒故障时，确认该内存颗粒所在的颗粒组；并重新配置除该颗粒组之外的其他颗粒组的内存颗粒与各个存储控制器之间的连接关系；
每个存储控制器，用于在需要访问内存颗粒时，向映射逻辑控制器11发送内存颗粒访问请求；
映射逻辑控制器11，还用于在接收到该存储控制器发送的内存颗粒访问请求时，根据为该存储控制器重新配置的连接关系，对为该存储控制器重新配置的连接关系中的内存颗粒执行内存颗粒访问请求所请求的操作。
具体实施时，当内存颗粒以颗粒组的形式存在时，则当任一颗粒组内的内存颗粒故障时，可能会导致故障的内存颗粒所在的颗粒组内的所有内存颗粒无法使用，则此时为了避免存储控制器依然访问该颗粒组内的其他内存颗粒的情况发生，本申请中提出，在确定某一内控颗粒故障时，确定发生故障的内控颗粒所在的颗粒组，然后重新配置除该颗粒组之外的其他颗粒组内的内存颗粒与各个存储控制器之间的连接关系。这样一来，存储控制器即使发送内存颗粒访问请求，映射逻辑控制器由于重新配置的连接关系中去除了故障的内存颗粒所在的颗粒组，则会基于重新配置的连接关系和内存颗粒访问请求操作对应的内存颗粒，也就不会存在操作故障的内存颗粒所在的颗粒组中其他内存颗粒的情况。还请参考图2所示内存颗粒访问控制芯片，映射逻辑控制器当确认内存颗粒2故障时，而当内存颗粒2和内存颗粒3属于一条颗粒组时，则重新配置余下的14个内存颗粒与存储控制器0、存储控制器1之间的连接关系，例如，将内存颗粒0～1依然分配给存储控制器0的接口1、将内存颗粒4～5分配给存储控制器0的接口3、将内存颗粒6～7依然分配给存储控制器0的接口4，将内存颗粒8分配给存储控制器0的接口2；将内存颗粒9分配给存储控制器1的接口5、将内存颗粒10～11对应存储控制器1的接口6、内存颗粒12～13对应存储控制器1的接口7、内存颗粒14～15对应存储控制器1的接口8，重新配置的连接关系未在图2中示出。当然也可以有其他的分配方式，此处不再逐一列举。
可选地，在重新配置连接关系时，也可以尽可能的保证重新配置的连接关系与配置前的连接关系部分相同，这样，可以保证存储控制器在重新配置连接关系后还可以访问到之前的无故障的内存颗粒。
通过提供本申请提供的内存颗粒访问控制芯片，在存储控制器与内存颗粒之间配置了映射逻辑控制器，由映射逻辑控制器来配置芯片内各个存储控制器与各个内存颗粒之间的连接关系，不仅实现了各个存储控制器的协同工作，而且也实现了存储控制器可以灵活访问各个内存颗粒。
基于同一发明构思，本申请还提供了一种网络芯片，该网络芯片中集成了基于上述任一实施例所述的内存颗粒访问控制芯片。通过在网络芯片中集成内存颗粒访问控制芯片，而内存颗粒访问控制芯片可以极大提高内存颗粒的访问效率，因此，可以有效提高网络芯片的数据处理带宽，同时提高网络芯片的网络处理能力。
基于同一发明构思，本申请实施例还提供了一种内存颗粒的访问控制系统，请参考图3所示，该访问控制系统包括多个上述任一实施例描述的内存颗粒访问控制芯片(1～m)和多个内存颗粒，其中，各个内存颗粒访问控制芯片中的映射逻辑控制器相连，且，各个映射逻辑控制器连接的内存颗粒不同；则：
每个映射逻辑控制器，用于配置与其连接的存储控制器与各个内存颗粒之间的连接关系；
任一内存颗粒访问控制芯片中的存储控制器，用于在需要访问内存颗粒时，向该内存颗粒访问控制芯片中的映射逻辑控制器发送内存颗粒访问请求；
该内存颗粒访问控制芯片中的映射逻辑控制器，用于在接收到该存储控制器发送的内存颗粒访问请求时，若确认为该存储控制器配置的连接关系中的内存颗粒与其他映射逻辑控制器相连，则将所述内存颗粒访问请求发送给所述其他映射逻辑控制器，由所述其他映射逻辑控制器对为该存储控制器配置的连接关系中的内存颗粒执行所述内存颗粒访问请求所请求的操作。
具体实施时，各个映射逻辑控制器可以互相同步各自的映射逻辑控制器标识及各自连接的内存颗粒的端口标识，这样映射逻辑控制器可以配置与其连接的存储控制器与所有内存颗粒之间的连接关系。
具体地，映射逻辑控制器在配置连接关系时，可以配置一个存储控制器与多个内存颗粒之间的连接关系。以及映射逻辑控制器与存储控制器的实施过程可以参考上述任一实施例所描述的内存颗粒访问控制芯片中关于映射逻辑控制器和存储控制器的实施过程，此处不再一一详细描述。
可选地，每个映射逻辑控制器具有通信接口；每个映射逻辑控制器通过该通信接口与其他映射逻辑控制器建立通信连接。
为了更好地理解本申请实施例提供的内存颗粒的访问控制系统，请参考图4所示的包括2个内存颗粒访问控制芯片的系统，其中，内存颗粒访问控制芯片1包括存储控制器100、存储控制器101和映射逻辑控制器102，映射逻辑控制器102分别连接内存颗粒1、内存颗粒2、内存颗粒3和内存颗粒4，而内存颗粒访问控制芯片2包括存储控制器200、存储控制器201和映射逻辑控制器202，映射逻辑控制器202分别连接内存颗粒5、内存颗粒6、内存颗粒7和内存颗粒8。
映射逻辑控制器102可以配置存储控制器101与内存颗粒5之间的连接关系，以及配置存储控制器102与内存颗粒1之间的连接关系，即记录存储控制器101的接口标识与内存颗粒5的端口标识之间的对应关系，以及记录存储控制器102的接口标识与内存颗粒1的端口标识之间的对应关系，同时映射逻辑控制器可以将前述对应关系同步给各个存储控制器，这样，当存储控制器101需要访问内存颗粒时，可以通过其与映射逻辑控制器102连接的接口向映射逻辑控制器102发送内存颗粒访问请求，这样，映射逻辑控制器102接收到该内存颗粒访问请求后，可以基于记录的对应关系确定接口标识对应的内存颗粒的端口标识，即内存颗粒5的端口标识，然后发现内存颗粒5的端口标识与映射逻辑控制器202连接，即将内存颗粒访问请求转发给映射逻辑控制器202，由内存颗粒202对该端口标识对应的内存颗粒5执行内存颗粒访问请求所请求的操作。
而当存储控制器102欲访问内存颗粒1时，通过其与映射逻辑控制器102连的接口向映射逻辑控制器102发送内存颗粒访问请求，这样映射逻辑控制器102接收到该内存颗粒访问请求后，可以获取接口标识，则基于记录的连接关系确认接口标识对应的内存颗粒的端口标识，即内存颗粒1的端口标识，然后可以进一步确认端口标识对应的内存颗粒1与自身连接，则可以直接对内存颗粒1执行内存颗粒访问请求所请求的操作。
同理，映射逻辑控制器202也可以配置与其连接的存储控制器200、存储控制器201分别与内存颗粒1～8之间的连接关系，然后为存储控制器200和/或存储控制器201提供访问任一内存颗粒的通信连接，具体过程与映射存储控制器102的执行过程类似，此处不再详细描述。
通过实施本申请提供的内存颗粒的访问控制系统，不仅实现了存储控制器对内存颗粒的灵活访问，而且实现了存储控制器的协同工作，以及实现了多个内存颗粒访问控制芯片的协同控制。
基于同一发明构思，本申请实施例还提供了一种内存颗粒的访问控制方法，请参考图5所示的内存颗粒的访问控制方法的流程图，该方法应用于图1～图3中任一内存颗粒访问控制芯片中，该方法可包括如下所示步骤：
S501、接收存储控制器发送的内存颗粒访问请求。
S502、根据为该存储控制器配置的连接关系，对为该存储控制器配置的连接关系中的内存颗粒执行所述内存颗粒访问请求所请求的操作。
具体地，步骤S501～S502的实施，可以参考图1～图4任一实施例中的描述，此处不再重复赘述。
可选地，本申请实施例提供的内存颗粒的访问控制方法，还可以包括下述过程：在确定任一内存颗粒故障时，则重新配置除故障的内存颗粒之外的其他内存颗粒与各个存储控制器之间的连接关系。具体地，本实施例的实施过程可以参考映射逻辑控制器的相关描述，此处不再重复赘述。
可选地，本申请实施例提供的多个内存颗粒以颗粒组的形式存在；在此基础上，本实施例中的内存颗粒的访问控制方法，还可以包括下述过程：在确认任一内存颗粒故障时，确认该内存颗粒所在的颗粒组；重新配置除该颗粒组之外的其他颗粒组的内存颗粒与各个存储控制器之间的连接关系。具体地，本实施例的实施过程可以参考映射逻辑控制器的相关描述，此处不再重复赘述。
通过实施本申请提供的内存颗粒的访问控制方法，通过在存储控制器与内存颗粒之间增加映射逻辑控制器，由映射逻辑控制器实现存储控制器灵活的操作内存颗粒，同时也实现了存储控制器之间的协同工作。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种内存颗粒访问控制芯片，其特征在于，包括至少两个存储控制器和映射逻辑控制器，所述映射逻辑控制器分别与各个存储控制器相连，以及所述映射逻辑控制器还与各个内存颗粒相连，其中：
所述映射逻辑控制器，用于配置各个存储控制器与各个内存颗粒的连接关系；
每个存储控制器，用于在需要访问内存颗粒时，向所述映射逻辑控制器发送内存颗粒访问请求；
所述映射逻辑控制器，用于在接收到该存储控制器发送的内存颗粒访问请求时，根据为该存储控制器配置的连接关系，对为该存储控制器配置的连接关系中的内存颗粒执行所述内存颗粒访问请求所请求的操作。
2.根据权利要求1所述的内存颗粒访问控制芯片，其特征在于，
所述映射逻辑控制器，还用于在确定任一内存颗粒故障时，则重新配置除故障的内存颗粒之外的其他内存颗粒与各个存储控制器之间的连接关系。
3.根据权利要求1所述的内存颗粒访问控制芯片，其特征在于，多个内存颗粒以颗粒组的形式存在；
所述映射逻辑控制器，还用于在确认任一内存颗粒故障时，确认该内存颗粒所在的颗粒组；并重新配置除该颗粒组之外的其他颗粒组的内存颗粒与各个存储控制器之间的连接关系。
4.根据权利要求1所述的内存颗粒访问控制芯片，其特征在于，每个存储控制器包括至少一个接口，每个内存颗粒具有一个端口；
所述映射逻辑控制器，具体用于基于每个存储控制器的各个接口和各个内存颗粒的端口，配置该存储控制器与各个内存颗粒的连接关系。
5.根据权利要求1所述的内存颗粒访问控制芯片，其特征在于，各个存储控制器允许访问的内存颗粒的数量相同。
6.一种内存颗粒的访问控制系统，其特征在于，包括多个如权利要求1～5任一所述的内存颗粒访问控制芯片和多个内存颗粒，各个内存颗粒访问控制芯片中的映射逻辑控制器相连，且，各个映射逻辑控制器连接的内存颗粒不同；其中：
每个映射逻辑控制器，用于配置与其连接的存储控制器与各个内存颗粒之间的连接关系；
任一内存颗粒访问控制芯片中的存储控制器，用于在需要访问内存颗粒时，向该内存颗粒访问控制芯片中的映射逻辑控制器发送内存颗粒访问请求；
该内存颗粒访问控制芯片中的映射逻辑控制器，用于在接收到该存储控制器发送的内存颗粒访问请求时，若确认为该存储控制器配置的连接关系中的内存颗粒与其他映射逻辑控制器相连，则将所述内存颗粒访问请求发送给所述其他映射逻辑控制器，由所述其他映射逻辑控制器对为该存储控制器配置的连接关系中的内存颗粒执行所述内存颗粒访问请求所请求的操作。
7.根据权利要求6所述的内存颗粒的访问控制系统，其特征在于，每个映射逻辑控制器具有通信接口；每个映射逻辑控制器通过所述通信接口与其他映射逻辑控制器建立通信连接。
8.一种内存颗粒的访问控制方法，其特征在于，应用于内存颗粒访问控制芯片中的映射逻辑控制器中，所述内存颗粒访问控制芯片还包括至少两个存储控制器，所述映射逻辑控制器分别与各个存储控制器相连，以及所述映射逻辑控制器还与各个内存颗粒相连，其中：
接收存储控制器发送的内存颗粒访问请求；
根据为该存储控制器配置的连接关系，对为该存储控制器配置的连接关系中的内存颗粒执行所述内存颗粒访问请求所请求的操作。
9.根据权利要求8所述的内存颗粒的访问控制方法，其特征在于，还包括：
在确定任一内存颗粒故障时，则重新配置除故障的内存颗粒之外的其他内存颗粒与各个存储控制器之间的连接关系。
10.一种网络芯片，其特征在于，所述网络芯片集成有权利要求1～5任一所述的内存颗粒访问控制芯片。
CN202010735690.0A 2020-07-28 2020-07-28 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法 Active CN111949213B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010735690.0A CN111949213B (zh) 2020-07-28 2020-07-28 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010735690.0A CN111949213B (zh) 2020-07-28 2020-07-28 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法

Publications (2)

Publication Number Publication Date
CN111949213A CN111949213A (zh) 2020-11-17
CN111949213B true CN111949213B (zh) 2022-08-30

Family

ID=73339682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010735690.0A Active CN111949213B (zh) 2020-07-28 2020-07-28 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法

Country Status (1)

Country Link
CN (1) CN111949213B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101699560A (zh) * 2009-09-30 2010-04-28 曙光信息产业(北京)有限公司 一种内存控制器及多内存系统
CN102043729A (zh) * 2009-10-20 2011-05-04 杭州华三通信技术有限公司 动态随机访问存储器的内存管理方法及系统
CN102298561A (zh) * 2011-08-10 2011-12-28 北京百度网讯科技有限公司 一种对存储设备进行多通道数据处理的方法、系统和装置
CN104461727A (zh) * 2013-09-16 2015-03-25 华为技术有限公司 内存模组访问方法及装置
CN104917793A (zh) * 2014-03-13 2015-09-16 中国移动通信集团河北有限公司 一种访问控制方法、装置及系统
CN105353989A (zh) * 2015-11-19 2016-02-24 华为技术有限公司 存储数据访问方法及相关的控制器、设备、主机和系统
CN105677519A (zh) * 2016-02-25 2016-06-15 浙江宇视科技有限公司 一种资源的访问方法和装置
CN107239407A (zh) * 2016-03-29 2017-10-10 华为技术有限公司 一种内存的无线访问方法和装置
CN109240603A (zh) * 2018-08-10 2019-01-18 微网云（深圳）技术有限公司 全闪存服务器
CN110134662A (zh) * 2018-02-08 2019-08-16 中国移动通信有限公司研究院 Sdn分布式存储系统、数据处理方法及存储介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8886910B2 (en) * 2011-09-12 2014-11-11 Microsoft Corporation Storage device drivers and cluster participation
US9472248B2 (en) * 2014-03-28 2016-10-18 Intel Corporation Method and apparatus for implementing a heterogeneous memory subsystem

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101699560A (zh) * 2009-09-30 2010-04-28 曙光信息产业(北京)有限公司 一种内存控制器及多内存系统
CN102043729A (zh) * 2009-10-20 2011-05-04 杭州华三通信技术有限公司 动态随机访问存储器的内存管理方法及系统
CN102298561A (zh) * 2011-08-10 2011-12-28 北京百度网讯科技有限公司 一种对存储设备进行多通道数据处理的方法、系统和装置
CN104461727A (zh) * 2013-09-16 2015-03-25 华为技术有限公司 内存模组访问方法及装置
CN104917793A (zh) * 2014-03-13 2015-09-16 中国移动通信集团河北有限公司 一种访问控制方法、装置及系统
CN105353989A (zh) * 2015-11-19 2016-02-24 华为技术有限公司 存储数据访问方法及相关的控制器、设备、主机和系统
CN105677519A (zh) * 2016-02-25 2016-06-15 浙江宇视科技有限公司 一种资源的访问方法和装置
CN107239407A (zh) * 2016-03-29 2017-10-10 华为技术有限公司 一种内存的无线访问方法和装置
CN110134662A (zh) * 2018-02-08 2019-08-16 中国移动通信有限公司研究院 Sdn分布式存储系统、数据处理方法及存储介质
CN109240603A (zh) * 2018-08-10 2019-01-18 微网云（深圳）技术有限公司 全闪存服务器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于SystemC的多通道DDR控制器建模设计;沈鹏程;《中国优秀博硕士学位论文全文数据库(硕士)》;20180815;I140-338 *

Also Published As

Publication number Publication date
CN111949213A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
US8856392B2 (en) Dividing a port into smaller ports
US11137940B2 (en) Storage system and control method thereof
US20190310925A1 (en) Information processing system and path management method
US9338228B1 (en) I/O scheduling and load balancing across the multiple nodes of a clustered environment utilizing data volume based scheduling priorities
US11698873B2 (en) Interleaving in multi-level data cache on memory bus
US7836204B2 (en) Apparatus, system, and method for accessing a preferred path through a storage controller
US10534541B2 (en) Asynchronous discovery of initiators and targets in a storage fabric
US20030005220A1 (en) Storage control unit and storage system
JP2016508276A (ja) ソリッドステートメモリにおける動作のモードを構成するシステム及び方法
CN113590528B (zh) 基于hp接口的多通道数据采集存储回放卡、系统及方法
CN112035381A (zh) 一种存储系统及存储数据处理方法
US8151079B2 (en) Computer system, storage area allocation method, and management computer
US11635901B2 (en) Data storage device, and non-volatile memory control method
US20200244533A1 (en) Single management connection automatic device stack configuration system
US11740816B1 (en) Initial cache segmentation recommendation engine using customer-specific historical workload analysis
US20150120993A1 (en) Information processing apparatus, storage device control circuit, and storage device control method
CN117632808B (zh) 多控存储阵列、存储系统、数据处理方法以及存储介质
CN111949213B (zh) 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法
WO2024098907A1 (zh) 固态硬盘访问控制方法、装置、计算机设备和存储介质
US8164936B2 (en) Switched memory devices
US7111088B2 (en) Computer system, management device, and logical device selecting method and program
US12105977B2 (en) Multi-node storage system and cooperation method for performing input output
US20080301366A1 (en) Raid system and data transfer method in raid system
US8386580B1 (en) Shared buffer for data communications routed through hub
WO2013084562A1 (ja) 電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant