CN109240603A - 全闪存服务器 - Google Patents
全闪存服务器 Download PDFInfo
- Publication number
- CN109240603A CN109240603A CN201810912024.2A CN201810912024A CN109240603A CN 109240603 A CN109240603 A CN 109240603A CN 201810912024 A CN201810912024 A CN 201810912024A CN 109240603 A CN109240603 A CN 109240603A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- memory
- flash
- interface
- mould group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002245 particle Substances 0.000 claims abstract description 30
- CXOXHMZGEKVPMT-UHFFFAOYSA-N clobazam Chemical compound O=C1CC(=O)N(C)C2=CC=C(Cl)C=C2N1C1=CC=CC=C1 CXOXHMZGEKVPMT-UHFFFAOYSA-N 0.000 claims description 6
- 229940044442 onfi Drugs 0.000 claims description 6
- 210000003205 muscle Anatomy 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011067 equilibration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明揭示了一种全闪存服务器，包括多核CPU、内存控制器、内存模组、PCIe总线、插接到PCIe总线的闪存控制器模组和可以插接到闪存控制模组的闪存模组，多核CPU通过内存控制器连接内存模组，多核CPU包括多个CPU内核，PCIe总线所述内存控制器连接多核CPU和内存模组，闪存控制器模组包括闪存控制器、连接PCIe总线的第一接口和连接闪存模组的第二接口，闪存模组包括若干闪存颗粒和连接到闪存控制器的第三接口。本发明增加了相同电路板面积下的闪存颗粒数量，而且降低了功耗，当闪存颗粒出现故障或者达到使用寿命后，只需要更换有问题的闪存颗粒，节约了成本，同时，能提高服务器CPU的利用率，减少时延，提高性能。
Description
技术领域
本发明涉及到计算机技术领域，特别是涉及到一种全闪存服务器。
背景技术
对IOPS要求很高、时延要求很低的应用场景，需要高性能企业级存储系统。这类高性能企业级存储系统原先是采用大量2.5吋SAS接口、高转速(10,000或15,000转/分)的HDD和控制器组成的磁盘阵列所构建的SAN存储系统来实现的。在SSD特别是采用NVMe接口的SSD出现后，全部存储介质均采用SSD的全闪存阵列或全闪存服务器正在取代传统的SAN存储系统作为企业级高性能存储系统。
一块SSD由SSD控制器(主控)芯片、作为缓存的DRAM芯片以及NAND闪存颗粒(芯片)等三个部分组成，NAND闪存颗粒是一种非易失性(在断电情况下仍能保持所存储数据信息)半导体存储器，SSD用户的数据全部存储于闪存颗粒里，它是SSD的存储媒介，也是SSD中最容易损坏的部件，特别是TLC闪存颗粒的寿命远远低于SSD控制器芯片和缓存芯片的寿命。
如图1所示，SSD连接到服务器，一方面服务器主机本身就有CPU和作为内存的DRAM，连接到服务器主机上的每一块SSD也有CPU和作为缓存的DRAM。在服务器CPU的路数和内核数越来越多、每台服务器连接的SSD也越来越多的情况下，SSD内部的CPU和DRAM不仅会使得有大量SSD的全闪存服务器的功耗与成本急剧增加，而且由于SSD内部的控制器芯片和DRAM芯片占据了电路板上的空间，使得在相同电路板面积下可以布置的闪存颗粒减少，降低了SSD的存储密度。同时闪存颗粒特别是目前大量使用的TLC闪存颗粒的寿命远低于控制器芯片和DRAM芯片的寿命，在高性能重载全闪存服务器中SSD的闪存颗粒会很快达到其使用寿命，需要频繁更换包括控制器和缓存芯片在内的整块SSD，使得维护成本大大增加。这些问题不仅增加了用户的TCO(总体拥有成本)，也不符合绿色环保的要求。
另一方面，服务器CPU的内核数不断增加，如Intel的铂金8180 CPU为28核，AMD的霄龙7601为32核，高通的Centriq 2460为48核，即便是最低端的服务器CPU如Intel的E3-1230也有4核。在绝大多数情况下，由于负载不均匀、软件和应用无法实现分布式处理以及硬件瓶颈产生的阻塞等原因，不可避免地造成多核服务器CPU中的不少核处于闲置状态，无法有效利用。
发明内容
本发明的主要目的为提供一种全闪存服务器，增加了相同电路板面积下的闪存颗粒数量，而且降低了功耗，当闪存颗粒出现故障或者达到使用寿命后，只需要更换有问题的闪存颗粒，节约了成本，同时，能提高服务器CPU的利用率，减少时延，提高性能。
本发明提出一种全闪存服务器，包括多核CPU、内存控制器、内存模组、PCIe总线、插接到PCIe总线的闪存控制器模组和可以插接到闪存控制模组的闪存模组，多核CPU通过内存控制器连接内存模组，多核CPU包括多个CPU内核，PCIe总线通过内存控制器连接多核CPU和内存模组，闪存控制器模组包括闪存控制器、连接PCIe总线的第一接口和连接闪存模组的第二接口，闪存模组包括若干闪存颗粒和连接到闪存控制器的第三接口。
进一步地，第一接口为PCIe接口。
进一步地，第二接口为闪存接口，闪存接口支持ToggleDDR和ONFI两种闪存接口标准。
进一步地，第三接口支持ToggleDDR或ONFI接口标准。
进一步地，内存模组采用SCM和/或DRAM。
进一步地，SCM是PCM、ReRAM、MRAM或NRAM。
本发明全闪存服务器的有益效果为：利用服务器多核CPU的部分CPU内核、内存和软件来取代SSD控制器芯片、缓存芯片和固件，直接对SSD的颗粒进行读写和删除操作，由于SSD中只有闪存颗粒，不仅增加了相同电路板面积下的闪存颗粒数量，而且没有控制器芯片和缓存芯片，可以降低功耗，节约成本，特别是当闪存颗粒出现故障或者达到使用寿命后，只需要更换有问题的闪存颗粒，不需要像传统的SSD那样连带更换没有问题的主控芯片和缓存芯片，可大大减低更换SSD的成本，同时能提高服务器CPU的利用率，减少时延，提高性能。
附图说明
图1为背景技术中SSD连接到服务器的示意图；
图2为本发明全闪存服务器的结构示意图；
图3为本发明全闪存服务器一实施例的结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变，所述的连接可以是直接连接，也可以是间接连接。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
参照图2和图3，一种全闪存服务器，包括多核CPU 1(Central Processing Unit，中央处理器)、内存控制器2、内存模组3、PCIe总线4(PCI Expres，计算机总线的一种通用规格，)、插接到PCIe总线4的闪存控制器模组5和可以插接到闪存控制模组的闪存模组6，多核CPU 1通过内存控制器2连接内存模组3，多核CPU 1包括多个CPU内核11，PCIe总线4通过内存控制器2连接多核CPU1和内存模组3，闪存控制器模组5中包括闪存控制器51、连接PCIe总线4的第一接口和连接闪存模组6的第二接口，闪存模组6包括若干闪存颗粒61和连接到闪存控制器51的第三接口。
本发明将传统SSD(Solid State Drives，固态硬盘)控制器芯片的闪存控制器51独立出来，做成单独的闪存控制器模组5，闪存控制器模组5中包括闪存控制器51、连接PCIe总线4的第一接口和连接闪存模组6的第二接口，第一接口为PCIe接口，闪存控制器模组5中的第二接口为闪存接口，闪存接口支持ToggleDDR(三星与东芝联合推出的闪存接口标准)和ONFI(Open NAND Flash Interface，开放NAND闪存接口，NAND即与非门)两种闪存接口标准，闪存控制器模组5通过PCIe接口连接到PCIe总线4的RC(Root Complex，根组件，是PCIe总线4的最顶层与CPU、内存连接并且是所有下行端口的PCIe设备连接的接口)上，闪存模组6插接到闪存控制器模组5的闪存接口上，闪存模组6包括若干闪存颗粒61和连接到闪存控制器51的第三接口，闪存模组6中连接到闪存控制器51的第三接口支持ToggleDDR或ONFI接口标准，原来在SSD控制器芯片中的CPU可以通过系统软件来指定服务器主机上的多核CPU1中的一部分CPU内核11来承担，一般NUMA(Non Uniform Memory Access Architecture，非统一内存访问架构)架构的服务器就可实现此功能，控制器芯片中的主机接口控制器、缓存控制器以及ECC(Error Checking and Correcting，错误检查和纠正)等均通过软件来实现，采用服务器的内存模组3作为闪存模组6的缓存，这样在服务器上构成虚拟SSD，在一些实施例中，多核CPU 1与内存控制器2之间还可以设置有Cache(Cache Memory，高速缓冲存储器)，加快CPU读取速度，CPU内核11分别通过内存控制器2连接内存模组3，CPU内核11和内存控制器2之间也可以设置有Cache，在一些实施例中，全闪存服务器还包括内部互联模块7，内存控制器2通过内部互联模块7连接和信息交互，使得每个CPU内核11通过与其连接的内存控制器2访问本地内存模组3，也可以通过内部互联模块7和其它内核的内存控制器2访问远端的内存模组3，内存模组3可采用SCM(Storage Class Memory，存储级内存)和/或DRAM(Dynamic Random Access Memory，动态随机存取存储器)，即内存可以部分采用DRAM，部分采用SCM，也可以全部均采用DRAM或SCM，优选采用SCM，由于SCM内存具有非易失性(断电后数据不会丢失)，不需要像RAM(Random Access Memory，随机存储器)作为SSD的缓存那样在掉电时需要用UPS(Uninterruptible Power Supply，不间断电源)或大容量电容供电将存储在缓存中的数据和映射表刷到闪存颗粒61中，这不仅简化了系统的结构，而且降低了功耗，提高了性能，SCM可以是PCM(Phase-change Memory，相变存储器)、ReRAM(Resistive Random-access Memory，阻抗随机存储器)、MRAM(Magnetic Random AccessMemory，磁性随机存储器)或NRAM(Nantero’s CNT Random Access Memory，碳纳米管随机存储器)等，如果内存全部由DRAM构成，需要配置足够大的UPS或者大容量电容以保证在断电时可将缓存在DRAM中数据和逻辑地址到物理地址的映射表、状态表等全部写入到闪存模组6中，由于闪存模组6中没有控制器芯片和缓存芯片，可以降低能耗，减少尺寸并降低用户的采购成本。如果闪存颗粒61损坏，只需要更换闪存模组6，不需要如传统SSD那样会连带更换控制器芯片和缓存芯片，大大降低了用户的总体拥有成本，由运行在服务器主机CPU内核11上的软件来实现原先由SSD内部的控制器芯片和固件来实现的ECC、RAID(RedundantArrays of Independent Disks，磁盘阵列)、垃圾回收、错误处理、坏块管理以及FTL(FlashTranslation Layer，闪存转换层)等功能；可以根据系统配置的闪存控制器模组5以及闪存模组6的数量和容量以及应用的要求进行全局配置和处理，达到提高性能、减少时延、优化垃圾回收以及磨损平衡，增加闪存模组6的有效存储空间和寿命。更重要的是可以根据应用的要求来实现RAID和FTL，将全部闪存模组6组成一个大的虚拟SSD或阵列。由于FTL可以不断修改，可以与上层软件深度融合，减少重复处理和写放大，既能提升性能、降低功耗，还可以增加闪存模组6的寿命。
参照图3，在一实施例中，采用了4核CPU，即CPU包括4个CPU内核11，NUMA架构的服务器，每个CPU内核11对应一个内存控制器2和一个内存模组3，CPU内核11分别通过内存控制器2连接内存模块3，CPU内核11和内存控制器2之间也可以设置有Cache，内存控制器通过内部互联模块7连接和信息交互，其中两颗CPU内核11被指定作为虚拟SSD控制器的CPU，通过内存控制器2与这两颗CPU内核11连接的内存模组3作为虚拟SSD的缓存，内存模组3采用SCM，闪存控制器模组5的PCIe接口插接到服务器的PCIe接口上，闪存模组6插接到闪存控制器模组5的闪存接口上，运行在指定作为虚拟SSD控制器CPU内核11上的软件接受服务器主机发送的读写和删除请求，并根据这些请求执行请求所要求的操作，从实际读取和写入数据到ECC、执行垃圾回收、耗损均衡算法等，在操作过程中，一是合理调配数据在各个闪存颗粒61的负荷，二是承担全部数据的中转，在CPU内核11上运行的软件实现所需要的功能，调度SCM内存模组3和闪存控制器模组5等硬件完成数据从主机到闪存模组6的写入、读取和删除。
本发明适用于具备2核以上的CPU并且有PCIe总线4的通用服务器，服务器系统架构除了NUMA结构外，本发明也适用于SMP(Symmetrical Multi-Processing Architecture，对称多处理架构)结构和MPP(Massively Parallel Processing Architecture，大规模并行处理架构)结构。
本发明全闪存服务器的有益效果为：利用服务器多核CPU的部分CPU内核、内存和软件来取代SSD控制器芯片、缓存芯片和固件，直接对SSD的颗粒进行读写和删除操作，由于SSD中只有闪存颗粒，不仅增加了相同电路板面积下的闪存颗粒数量，而且没有控制器芯片和缓存芯片，可以降低功耗，节约成本，特别是当闪存颗粒出现故障或者达到使用寿命后，只需要更换有问题的闪存颗粒，不需要像传统的SSD那样连带更换没有问题的主控芯片和缓存芯片，可大大减低更换SSD的成本，同时能提高服务器CPU的利用率，减少时延，提高性能。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (6)
1.一种全闪存服务器，其特征在于，包括多核CPU、内存控制器、内存模组、PCIe总线、插接到PCIe总线的闪存控制器模组和可以插接到闪存控制模组的闪存模组，所述多核CPU通过所述内存控制器连接所述内存模组，所述多核CPU包括多个CPU内核，所述PCIe总线通过所述内存控制器连接所述多核CPU和所述内存模组，所述闪存控制器模组包括闪存控制器、连接所述PCIe总线的第一接口和连接所述闪存模组的第二接口，所述闪存模组包括若干闪存颗粒和连接到所述闪存控制器的第三接口。
2.根据权利要求1所述的全闪存服务器，其特征在于，所述第一接口为PCIe接口。
3.根据权利要求1所述的全闪存服务器，其特征在于，所述第二接口为闪存接口，所述闪存接口支持ToggleDDR和ONFI两种闪存接口标准。
4.根据权利要求1所述的全闪存服务器，其特征在于，所述第三接口支持ToggleDDR或ONFI接口标准。
5.根据权利要求1所述的全闪存服务器，其特征在于，所述内存模组采用SCM和/或DRAM。
6.根据权利要求5所述的全闪存服务器，其特征在于，所述SCM是PCM、ReRAM、MRAM或NRAM。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810912024.2A CN109240603A (zh) | 2018-08-10 | 2018-08-10 | 全闪存服务器 |
| PCT/CN2018/101109 WO2020029319A1 (zh) | 2018-08-10 | 2018-08-17 | 全闪存服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810912024.2A CN109240603A (zh) | 2018-08-10 | 2018-08-10 | 全闪存服务器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109240603A true CN109240603A (zh) | 2019-01-18 |
Family
ID=65071192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810912024.2A Pending CN109240603A (zh) | 2018-08-10 | 2018-08-10 | 全闪存服务器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109240603A (zh) |
| WO (1) | WO2020029319A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110309078A (zh) * | 2019-07-02 | 2019-10-08 | 北京计算机技术及应用研究所 | 一种全闪存储阵列的主机与固态盘协同垃圾回收方法 |
| CN111949213A (zh) * | 2020-07-28 | 2020-11-17 | 新华三半导体技术有限公司 | 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法 |
| CN113485768A (zh) * | 2021-07-13 | 2021-10-08 | 湖南国科微电子股份有限公司 | 一种phy参数配置装置及ssd |
| WO2023012595A1 (en) * | 2021-08-04 | 2023-02-09 | International Business Machines Corporation | Accessing topological mapping of cores |
| US11928345B1 (en) | 2022-08-17 | 2024-03-12 | Beijing Superstring Academy Of Memory Technology | Method for efficiently processing instructions in a computational storage device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102012791A (zh) * | 2010-10-15 | 2011-04-13 | 中国人民解放军国防科学技术大学 | 基于Flash的数据存储PCIE板卡 |
| US20130124932A1 (en) * | 2011-11-14 | 2013-05-16 | Lsi Corporation | Solid-State Disk Manufacturing Self Test |
| CN208622084U (zh) * | 2018-08-10 | 2019-03-19 | 微网云（深圳）技术有限公司 | 全闪存服务器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130086311A1 (en) * | 2007-12-10 | 2013-04-04 | Ming Huang | METHOD OF DIRECT CONNECTING AHCI OR NVMe BASED SSD SYSTEM TO COMPUTER SYSTEM MEMORY BUS |
| US8700834B2 (en) * | 2011-09-06 | 2014-04-15 | Western Digital Technologies, Inc. | Systems and methods for an enhanced controller architecture in data storage systems |
| CN107704344A (zh) * | 2017-09-14 | 2018-02-16 | 郑州云海信息技术有限公司 | 一种基于NVMe的双控全闪存系统 |
-
2018
- 2018-08-10 CN CN201810912024.2A patent/CN109240603A/zh active Pending
- 2018-08-17 WO PCT/CN2018/101109 patent/WO2020029319A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102012791A (zh) * | 2010-10-15 | 2011-04-13 | 中国人民解放军国防科学技术大学 | 基于Flash的数据存储PCIE板卡 |
| US20130124932A1 (en) * | 2011-11-14 | 2013-05-16 | Lsi Corporation | Solid-State Disk Manufacturing Self Test |
| CN208622084U (zh) * | 2018-08-10 | 2019-03-19 | 微网云（深圳）技术有限公司 | 全闪存服务器 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110309078A (zh) * | 2019-07-02 | 2019-10-08 | 北京计算机技术及应用研究所 | 一种全闪存储阵列的主机与固态盘协同垃圾回收方法 |
| CN110309078B (zh) * | 2019-07-02 | 2021-07-02 | 北京计算机技术及应用研究所 | 一种全闪存储阵列的主机与固态盘协同垃圾回收方法 |
| CN111949213A (zh) * | 2020-07-28 | 2020-11-17 | 新华三半导体技术有限公司 | 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法 |
| CN111949213B (zh) * | 2020-07-28 | 2022-08-30 | 新华三半导体技术有限公司 | 内存颗粒访问控制芯片、内存颗粒的访问控制系统及方法 |
| CN113485768A (zh) * | 2021-07-13 | 2021-10-08 | 湖南国科微电子股份有限公司 | 一种phy参数配置装置及ssd |
| WO2023012595A1 (en) * | 2021-08-04 | 2023-02-09 | International Business Machines Corporation | Accessing topological mapping of cores |
| TWI806603B (zh) * | 2021-08-04 | 2023-06-21 | 美商萬國商業機器公司 | 用於存取核心之拓樸映射之電腦實施方法、電腦程式產品及電腦系統 |
| US11928345B1 (en) | 2022-08-17 | 2024-03-12 | Beijing Superstring Academy Of Memory Technology | Method for efficiently processing instructions in a computational storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020029319A1 (zh) | 2020-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109240603A (zh) | 全闪存服务器 | |
| US11340794B2 (en) | Multiprocessor system with independent direct access to bulk solid state memory resources | |
| US10860477B2 (en) | Apparatus and method for low power low latency high capacity storage class memory | |
| US10191662B2 (en) | Dynamic allocation of segments in a flash storage system | |
| Agrawal et al. | Design tradeoffs for {SSD} performance | |
| Caulfield et al. | Gordon: using flash memory to build fast, power-efficient clusters for data-intensive applications | |
| KR101692417B1 (ko) | 다이렉트 액세스를 갖는 다중-레벨 메모리 | |
| US8725946B2 (en) | Mass storage system and method of using hard disk, solid-state media, PCIe edge connector, and raid controller | |
| CN102012791B (zh) | 基于Flash的数据存储PCIE板卡 | |
| US20110035540A1 (en) | Flash blade system architecture and method | |
| CN106066890B (zh) | 一种分布式高性能数据库一体机系统 | |
| US11599304B2 (en) | Data aggregation in ZNS drive | |
| WO2015134941A1 (en) | Multiprocessor system with independent direct access to bulk solid state memory resources | |
| WO2012050934A2 (en) | Apparatus, system, and method for a direct interface between a memory controller and non-volatile memory using a command protocol | |
| EP3696680A1 (en) | Method and apparatus to efficiently track locations of dirty cache lines in a cache in a two level main memory | |
| US20170060436A1 (en) | Technologies for managing a reserved high-performance memory region of a solid state drive | |
| CN108228473A (zh) | 通过动态地传送存储器范围分配的负载平衡 | |
| US20210373804A1 (en) | Rate Limit On The Transitions Of Streams To Open | |
| CN108062201A (zh) | 用于固态驱动器的自虚拟化闪速存储器 | |
| CN102929813A (zh) | 一种pci-e接口固态硬盘控制器的设计方法 | |
| CN208622084U (zh) | 全闪存服务器 | |
| CN101539894B (zh) | 一种将计算机外部设备接入计算机系统的方法和装置 | |
| Zhang et al. | Revamping storage class memory with hardware automated memory-over-storage solution | |
| Kim et al. | IPL-P: In-page logging with PCRAM | |
| Ware et al. | Architecting a hardware-managed hybrid DIMM optimized for cost/performance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191118 Address after: 518000 e shop, phase V, Xinghai City, No. 3101 Qianhai Road, Xinghai city community, Nantou street, Nanshan District, Shenzhen City, Guangdong Province Applicant after: Microgrid cloud (Shenzhen) Technology Co., Ltd Address before: 518000 No. 39-2 Jinhu First Street, Yinhu Road, Qingshuihe Street, Luohu District, Shenzhen City, Guangdong Province Applicant before: Micronet Cloud (Shenzhen) Technology Co., Ltd. |
|
| TA01 | Transfer of patent application right |